JPS6030136A - パタ−ンの形成方法 - Google Patents
パタ−ンの形成方法Info
- Publication number
- JPS6030136A JPS6030136A JP58138304A JP13830483A JPS6030136A JP S6030136 A JPS6030136 A JP S6030136A JP 58138304 A JP58138304 A JP 58138304A JP 13830483 A JP13830483 A JP 13830483A JP S6030136 A JPS6030136 A JP S6030136A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- auxiliary
- main
- wafer
- main pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、縮小投影総光装置によるパターンの形成方法
に関する。
に関する。
従来、縮小投影ｉＩＩ元装置を用いてウェハにパターン
を露光する際、主パターン内に相対位置精度マーカーを
配置し、主パターンの霧光後、ウェハ全面に形成された
数ケ所の相対位置精度マーカーを検出して精度評価を行
っている。なお、この評価に除しては、ウェハの各チッ
プのリピートｓ度を得るために、全チップの相対位置精
度のマーカを全て測定しなければならない。
を露光する際、主パターン内に相対位置精度マーカーを
配置し、主パターンの霧光後、ウェハ全面に形成された
数ケ所の相対位置精度マーカーを検出して精度評価を行
っている。なお、この評価に除しては、ウェハの各チッ
プのリピートｓ度を得るために、全チップの相対位置精
度のマーカを全て測定しなければならない。
しかしながら、従来技術によれば、ウェハに第１層目の
主パターンを露光した時、縮小投影露光でリピートされ
たパターンのリピート精度を確認できない。
主パターンを露光した時、縮小投影露光でリピートされ
たパターンのリピート精度を確認できない。
また、リピート精度が確認されない才ま第２層目の主パ
ターンを重ねで露光した場合、第１゜第２層目の主パタ
ーンのいずれのリピート精度が患いか判断できず、重ね
合せ不良として扱われている。
ターンを重ねで露光した場合、第１゜第２層目の主パタ
ーンのいずれのリピート精度が患いか判断できず、重ね
合せ不良として扱われている。
更に、ウェーハステップアンドリピータと１：１プロジ
ェクションアライナ−を混用して、重ね合せ精度が悲く
なった場合、その原因がどちらであるかの判断をするこ
とが困難である。
ェクションアライナ−を混用して、重ね合せ精度が悲く
なった場合、その原因がどちらであるかの判断をするこ
とが困難である。
本発明は、上記事情に鑑みてなされたもので、主パター
ンの露光の前後に互いに対をなす補助パターンを露光す
ることによって、これら一対の補助パターン相互の位置
関係を検出し、もって主パターンのリピート精度を測定
可能にする管種々の効果を得られるパターンの形成方法
を提供することを目的とするものである。
ンの露光の前後に互いに対をなす補助パターンを露光す
ることによって、これら一対の補助パターン相互の位置
関係を検出し、もって主パターンのリピート精度を測定
可能にする管種々の効果を得られるパターンの形成方法
を提供することを目的とするものである。
本発明は、ウェハの主パターン形成予定領域外に少なく
とも１つの第１の補助パターンを露光により形成した後
、同ウェハに主パターンを露光により形成し、しかる後
同ウェハの主パターン形成仙域外に前記第１０） ｑ’
＋’Ａ助パターンと対をなす第２の補助パターンを露光
により形成することにより、主パターンのリピート精＋
１（７）測定を可能にする管種々の効果を得ることを骨
子とする。
とも１つの第１の補助パターンを露光により形成した後
、同ウェハに主パターンを露光により形成し、しかる後
同ウェハの主パターン形成仙域外に前記第１０） ｑ’
＋’Ａ助パターンと対をなす第２の補助パターンを露光
により形成することにより、主パターンのリピート精＋
１（７）測定を可能にする管種々の効果を得ることを骨
子とする。
以下、本発明を第１図〜第５図を参押して説明する。
まず、第１図に示すウェハとしての８１基板１の主パタ
ーン形成予定領域外に、縮小投影露光装置用レティクル
の主パターン外に予め配置された第２図図示の第１の補
助パターン２を例えば３個露光した。つついで、呈パタ
ーンを、前記基板Ｉの各チップ３・・・にａ元し主パタ
ーン領域４を形成した。なお、この主パターン領域、４
は、第３図に示す如く第１の補助パターン２をマスク５
により被覆した状態で行なった。次いで、第１の補助パ
ターン２及び主パターンをマスキングしながら、旧基板
１の主パターン領域４の外にｍｌの補助パターン２と対
をなす第４図図示の第２の補助パターン５を３個露光し
た。
ーン形成予定領域外に、縮小投影露光装置用レティクル
の主パターン外に予め配置された第２図図示の第１の補
助パターン２を例えば３個露光した。つついで、呈パタ
ーンを、前記基板Ｉの各チップ３・・・にａ元し主パタ
ーン領域４を形成した。なお、この主パターン領域、４
は、第３図に示す如く第１の補助パターン２をマスク５
により被覆した状態で行なった。次いで、第１の補助パ
ターン２及び主パターンをマスキングしながら、旧基板
１の主パターン領域４の外にｍｌの補助パターン２と対
をなす第４図図示の第２の補助パターン５を３個露光し
た。
しかして、本発明によれば、主パターンの露光の前後に
互いに対をなす補助パターン２，５を露光するため、こ
れら一対の補助パターン２゜５の相互の位置関係を検出
することによって、露光のスループットを現状のま才で
各層個々の主パターン及び縮小投影露光装置のリピート
精匪を測定することができる。
互いに対をなす補助パターン２，５を露光するため、こ
れら一対の補助パターン２゜５の相互の位置関係を検出
することによって、露光のスループットを現状のま才で
各層個々の主パターン及び縮小投影露光装置のリピート
精匪を測定することができる。
才た、上記と同様な理由により、各層間の精ンのｗｒ党
をする手間を省くことができる。
をする手間を省くことができる。
更に、ウェーハステップアンドリピータと１＝１プロジ
ェクションアライナ−を混用して、重ね合せ精度が悪く
なった場合、その原因がどちらであるか容易化判断する
ことができる。
ェクションアライナ−を混用して、重ね合せ精度が悪く
なった場合、その原因がどちらであるか容易化判断する
ことができる。
なお、本発明に係る補助パターンは、第２図及び第４図
図示の形状のものに限らず、第１゜第２の補助パターン
が互いに対をなす形状のものであれば伺でもよい。
図示の形状のものに限らず、第１゜第２の補助パターン
が互いに対をなす形状のものであれば伺でもよい。
以上詳述した如く本発明によれば、主パターン及び縮小
投影露光装置のリピート精度を測定可能にする等ｆｉな
の効果を有するパターンの形成方法を提供できるもので
ある。
投影露光装置のリピート精度を測定可能にする等ｆｉな
の効果を有するパターンの形成方法を提供できるもので
ある。
第１図は主パターン領域及び補助パターンを形成した８
１基板の平面図、第２図は第１図図示の８１基版に露
光された第１の補助パターンの平面図、第３図は第１図
図示のＳｉ基板のチップの平面図、第４図は第１図図示
のＳｉ基板に露光された第２の補助パターンの平１面図
、第５図は第１、第２の補助パターンが一対となって露
光された状シーを示す平面図である。 １・・・Ｓｉ基板（ウェハ）、２．５・・・補助パター
ン、３・・・チップ、４・・・主パターン領域。 出願人代理人 弁理士 鈴 江 武 彦第 １ｖｌＪ 第４図 ／ 第５ｖｌＪ
１基板の平面図、第２図は第１図図示の８１基版に露
光された第１の補助パターンの平面図、第３図は第１図
図示のＳｉ基板のチップの平面図、第４図は第１図図示
のＳｉ基板に露光された第２の補助パターンの平１面図
、第５図は第１、第２の補助パターンが一対となって露
光された状シーを示す平面図である。 １・・・Ｓｉ基板（ウェハ）、２．５・・・補助パター
ン、３・・・チップ、４・・・主パターン領域。 出願人代理人 弁理士 鈴 江 武 彦第 １ｖｌＪ 第４図 ／ 第５ｖｌＪ
Claims (1)
- ウェハの主パターン形成予定領域外に少なくとも１つの
第１の補助パターンを露光により形成する工程と、同ウ
ェハに主パターンを露光により形成する工程と、同ウェ
ハの主パターン形成領域外に前記第１の補助パターンと
対をなす第２の補助パターンを６元により形成すること
を特徴とするパターンの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58138304A JPS6030136A (ja) | 1983-07-28 | 1983-07-28 | パタ−ンの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58138304A JPS6030136A (ja) | 1983-07-28 | 1983-07-28 | パタ−ンの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6030136A true JPS6030136A (ja) | 1985-02-15 |
Family
ID=15218742
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58138304A Pending JPS6030136A (ja) | 1983-07-28 | 1983-07-28 | パタ−ンの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6030136A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008133100A (ja) * | 2006-11-28 | 2008-06-12 | Kyocera Mita Corp | 用紙供給装置及びこれを搭載した画像形成装置 |
-
1983
- 1983-07-28 JP JP58138304A patent/JPS6030136A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008133100A (ja) * | 2006-11-28 | 2008-06-12 | Kyocera Mita Corp | 用紙供給装置及びこれを搭載した画像形成装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0061536B1 (en) | Method of manufacturing a semiconductor device having improved alignment marks and alignment marks for said method | |
| JP3042639B2 (ja) | 半導体装置製造用フォトレティクル | |
| JPH0444307A (ja) | 半導体装置の製造方法 | |
| JPS5968928A (ja) | 半導体装置の製造方法 | |
| JP2975872B2 (ja) | 合わせマークの位置ずれ検査方法 | |
| JPH03209711A (ja) | 半導体装置の製造方法 | |
| KR100457223B1 (ko) | 정렬 마크로 이용 가능한 중첩도 측정 패턴 형성방법 | |
| JP2748029B2 (ja) | 位置合わせマーク作成方法 | |
| US5373232A (en) | Method of and articles for accurately determining relative positions of lithographic artifacts | |
| JPH01196822A (ja) | 半導体集積回路装置 | |
| JPS622764Y2 (ja) | ||
| JPS5931852B2 (ja) | フォトレジスト露光用マスク | |
| JPS6254433A (ja) | 半導体基板の検査方法 | |
| JPS588132B2 (ja) | 集積回路製造方法 | |
| JPS6188525A (ja) | 集積回路の製造方法 | |
| JPS6111461B2 (ja) | ||
| KR20000043987A (ko) | 레이어 정렬 마크 | |
| JPS6215854B2 (ja) | ||
| JPH10185541A (ja) | 配置精度測定方法、フォトマスク及び半導体装置 | |
| JPS6331132A (ja) | パタ−ン描画精度検査方法 | |
| JPS5932893B2 (ja) | 特殊基準マ−クを用いたマスクのアライメント方法 | |
| JPH0758682B2 (ja) | 露光方法 | |
| JPH0644147B2 (ja) | フォトマスクの欠陥検査方法 | |
| JPH011232A (ja) | パタ−ン重ね合わせ精度測定方法 | |
| JPH03139646A (ja) | フォトマスク |