JPH05100864A - マイクロプログラムアセンブラ - Google Patents
マイクロプログラムアセンブラInfo
- Publication number
- JPH05100864A JPH05100864A JP3262463A JP26246391A JPH05100864A JP H05100864 A JPH05100864 A JP H05100864A JP 3262463 A JP3262463 A JP 3262463A JP 26246391 A JP26246391 A JP 26246391A JP H05100864 A JPH05100864 A JP H05100864A
- Authority
- JP
- Japan
- Prior art keywords
- label
- address
- microprogram
- assembler
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Devices For Executing Special Programs (AREA)
Abstract
(57)【要約】
【目的】プロセッサの実行時間に対する制御メモリの読
出し待ち時間を最小にできるマイクロプログラムアセン
ブラを提供する。 【構成】マイクロプログラムアセンブラにおいて、機械
語に翻訳しているフォーマットのラベル参照テーブルを
見て、ラベル参照テーブル上のフォーマットの、次に実
行すべき番地の「ラベル部」の内容を、最も優先度の高
いマイクロ命令の「ラベル部」の内容に変換する優先順
位決定部９を設けたことにより、ソースコードをアセン
ブルすると、翻訳された各マイクロ命令の次に実行すべ
き番地の「ラベル部」には、最も優先度の高いマイクロ
命令の制御メモリの物理アドレスがセットされる。これ
により、プロセッサの命令読出しの待ち時間が少なくな
り、実効的にプロセッサのサイクルタイムでプログラム
を実行し、データ処理装置のパフォーマンスを向上する
ことができる。
出し待ち時間を最小にできるマイクロプログラムアセン
ブラを提供する。 【構成】マイクロプログラムアセンブラにおいて、機械
語に翻訳しているフォーマットのラベル参照テーブルを
見て、ラベル参照テーブル上のフォーマットの、次に実
行すべき番地の「ラベル部」の内容を、最も優先度の高
いマイクロ命令の「ラベル部」の内容に変換する優先順
位決定部９を設けたことにより、ソースコードをアセン
ブルすると、翻訳された各マイクロ命令の次に実行すべ
き番地の「ラベル部」には、最も優先度の高いマイクロ
命令の制御メモリの物理アドレスがセットされる。これ
により、プロセッサの命令読出しの待ち時間が少なくな
り、実効的にプロセッサのサイクルタイムでプログラム
を実行し、データ処理装置のパフォーマンスを向上する
ことができる。
Description
【０００１】
【産業上の利用分野】本発明は、マイクロプログラムア
センブラ、特にそのマイクロ命令フォーマットの次に実
行すべき番地のラベル部を変換する手段に関するもので
ある。
センブラ、特にそのマイクロ命令フォーマットの次に実
行すべき番地のラベル部を変換する手段に関するもので
ある。
【０００２】
【従来の技術】以下、従来のマイクロプログラムアセン
ブラの一例について説明する。マイクロプログラムをマ
イクロアセンブラ言語で記述して、機械語にアセンブル
する場合、アセンブル言語で記述される各マイクロ命令
のフォーマットは、「第１ラベル部」、「第２ラベル
部」、「命令部」に区切られる。なお、「ラベル部」は
２つ以上になることもある。
ブラの一例について説明する。マイクロプログラムをマ
イクロアセンブラ言語で記述して、機械語にアセンブル
する場合、アセンブル言語で記述される各マイクロ命令
のフォーマットは、「第１ラベル部」、「第２ラベル
部」、「命令部」に区切られる。なお、「ラベル部」は
２つ以上になることもある。
【０００３】ここで、「第１ラベル部」：番地につける
名標、「第２ラベル部」：次に実行すべき番地のラベ
ル、「命令部」 ：処理内容を指定するコード、で
ある。
名標、「第２ラベル部」：次に実行すべき番地のラベ
ル、「命令部」 ：処理内容を指定するコード、で
ある。
【０００４】水平型マイクロプログラムに対するアセン
ブラは、上記形式で記述されたフォーマットを読み出
し、機械語に翻訳する。図２に従来のマイクロプログラ
ムアセンブラの構成図を示す。
ブラは、上記形式で記述されたフォーマットを読み出
し、機械語に翻訳する。図２に従来のマイクロプログラ
ムアセンブラの構成図を示す。
【０００５】図２において、１はマイクロプログラムの
ソースコードが格納されている入力記憶装置であり、こ
の入力記憶装置１からソースコードは入力部２を通じて
記憶部３に格納される。ソースコードは記憶部３に格納
されると、翻訳部４において、各マイクロ命令のフォー
マットを読み出し、「命令部」の命令ニーモニックを機
械語に変換し、リスト出力部７に出力すると共に、機械
語に翻訳しているフォーマットが、どのフォーマットの
「ラベル部」を指定しているかを示すラベル参照テーブ
ルを作成して記憶部３に格納する。次に、番地割付け部
５においては、各マイクロ命令に対して制御メモリ上の
物理番地を割り付け、リスト出力部７に出力すると共
に、割付け結果の番地を、各マイクロ命令の「アドレス
部」にセットする。
ソースコードが格納されている入力記憶装置であり、こ
の入力記憶装置１からソースコードは入力部２を通じて
記憶部３に格納される。ソースコードは記憶部３に格納
されると、翻訳部４において、各マイクロ命令のフォー
マットを読み出し、「命令部」の命令ニーモニックを機
械語に変換し、リスト出力部７に出力すると共に、機械
語に翻訳しているフォーマットが、どのフォーマットの
「ラベル部」を指定しているかを示すラベル参照テーブ
ルを作成して記憶部３に格納する。次に、番地割付け部
５においては、各マイクロ命令に対して制御メモリ上の
物理番地を割り付け、リスト出力部７に出力すると共
に、割付け結果の番地を、各マイクロ命令の「アドレス
部」にセットする。
【０００６】この様にして、ソースコードの各フォーマ
ットを「命令部」、「アドレス部」からなる機械語に翻
訳した結果は、出力部６を介して外部記憶装置８に出力
され、オブジェクトコードとして格納される。
ットを「命令部」、「アドレス部」からなる機械語に翻
訳した結果は、出力部６を介して外部記憶装置８に出力
され、オブジェクトコードとして格納される。
【０００７】実行に際して、機械語に翻訳されたマイク
ロプログラムは、外部記憶装置８から制御メモリに格納
され、制御メモリのアクセスタイムにしたがって読み出
され、実行される。
ロプログラムは、外部記憶装置８から制御メモリに格納
され、制御メモリのアクセスタイムにしたがって読み出
され、実行される。
【０００８】
【発明が解決しようとする課題】しかしながら上記の従
来の構成では、制御メモリのアクセスタイムがプロセッ
サのサイクルタイムより遅い場合、プロセッサの実行時
間に対して待ち時間が必要になり、プロセッサの処理能
力を低下させるという問題を有していた。
来の構成では、制御メモリのアクセスタイムがプロセッ
サのサイクルタイムより遅い場合、プロセッサの実行時
間に対して待ち時間が必要になり、プロセッサの処理能
力を低下させるという問題を有していた。
【０００９】本発明は上記問題を解決するものであり、
プロセッサ実行時間に対する待ち時間を最小にできるマ
イクロプログラムアセンブラを提供することを目的とす
るものである。
プロセッサ実行時間に対する待ち時間を最小にできるマ
イクロプログラムアセンブラを提供することを目的とす
るものである。
【００１０】
【課題を解決するための手段】上記問題を解決するため
本発明のマイクロプログラムアセンブラは、ラベル部の
内、次に実行すべき番地のラベル部の内容を、優先度の
高いマイクロ命令のラベル内容に変換する手段を備えた
構成を有している。
本発明のマイクロプログラムアセンブラは、ラベル部の
内、次に実行すべき番地のラベル部の内容を、優先度の
高いマイクロ命令のラベル内容に変換する手段を備えた
構成を有している。
【００１１】
【作用】上記構成により、翻訳された各マイクロ命令の
次に実行すべき番地のラベル部には、最も優先度の高い
マイクロ命令の制御メモリの物理アドレスがセットさ
れ、高速にアクセスされる。よって、命令読みだしのた
めの待ち時間が少なくなり、実効的にプロセッサのサイ
クルタイムでプログラムを実行することが可能になる。
次に実行すべき番地のラベル部には、最も優先度の高い
マイクロ命令の制御メモリの物理アドレスがセットさ
れ、高速にアクセスされる。よって、命令読みだしのた
めの待ち時間が少なくなり、実効的にプロセッサのサイ
クルタイムでプログラムを実行することが可能になる。
【００１２】
【実施例】以下、本発明の一実施例を図面に基づいて説
明する。なお、従来例の図２と同一の構成には同一の符
号を付して説明を省略する。
明する。なお、従来例の図２と同一の構成には同一の符
号を付して説明を省略する。
【００１３】図１において、９は予めラベルの順位が設
定された優先順位決定部であり、機械語に翻訳している
フォーマットのラベル参照テーブルを見て、ラベル参照
テーブル上のフォーマットの「第２ラベル部」の内容
を、最も優先度の高いマイクロ命令の「ラベル部」の内
容に変換する。
定された優先順位決定部であり、機械語に翻訳している
フォーマットのラベル参照テーブルを見て、ラベル参照
テーブル上のフォーマットの「第２ラベル部」の内容
を、最も優先度の高いマイクロ命令の「ラベル部」の内
容に変換する。
【００１４】以上のように構成されたマイクロプログラ
ムアセンブラについて、以下その動作について説明す
る。まず、ソースコードが入力記憶装置１から入力部２
を通じて記憶部３に格納される。ソースコードが記憶部
３に格納されると、翻訳部４において、各フォーマット
を読み出し、「命令部」の命令ニーモニックを機械語に
変換し、リスト出力部７に出力すると共に、ラベル参照
テーブルを作成して記憶部３に格納する。
ムアセンブラについて、以下その動作について説明す
る。まず、ソースコードが入力記憶装置１から入力部２
を通じて記憶部３に格納される。ソースコードが記憶部
３に格納されると、翻訳部４において、各フォーマット
を読み出し、「命令部」の命令ニーモニックを機械語に
変換し、リスト出力部７に出力すると共に、ラベル参照
テーブルを作成して記憶部３に格納する。
【００１５】ここで優先順位決定部９を設けることによ
り、現在機械語に翻訳しているフォーマットが、どのフ
ォーマットの「ラベル部」を指定しているかを示すラベ
ル参照テーブルを見て、最も優先度の高いマイクロ命令
の「ラベル部」の内容を認識し、ラベル参照テーブル上
のフォーマットの「第２ラベル部」に挿入する事ができ
る。また、変換した「ラベル部」の内容はリスト出力部
７に出力される。
り、現在機械語に翻訳しているフォーマットが、どのフ
ォーマットの「ラベル部」を指定しているかを示すラベ
ル参照テーブルを見て、最も優先度の高いマイクロ命令
の「ラベル部」の内容を認識し、ラベル参照テーブル上
のフォーマットの「第２ラベル部」に挿入する事ができ
る。また、変換した「ラベル部」の内容はリスト出力部
７に出力される。
【００１６】次に、番地割付け部５においては、各マイ
クロ命令に対して制御メモリ上の物理番地を割り付け、
リスト出力部７に出力すると共に、割付け結果の番地
を、各マイクロ命令の「アドレス部」にセットする。
クロ命令に対して制御メモリ上の物理番地を割り付け、
リスト出力部７に出力すると共に、割付け結果の番地
を、各マイクロ命令の「アドレス部」にセットする。
【００１７】このようにして、ソースコードの各フォー
マットを「命令部」、「アドレス部」からなる機械語に
翻訳した結果を外部記憶装置８に、オブジェクトコード
として格納する。
マットを「命令部」、「アドレス部」からなる機械語に
翻訳した結果を外部記憶装置８に、オブジェクトコード
として格納する。
【００１８】以上のように本実施例によれば、マイクロ
プログラムアセンブルにおいて、ソースコードをアセン
ブルすると、翻訳された各マイクロ命令の「第２ラベル
部」には、最も優先度の高いマイクロ命令の制御メモリ
の物理アドレスがセットされ、高速なアクセスを実行す
ることができ、命令読みだしのための待ち時間が少なく
なり、実効的にプロセッサのサイクルタイムでプログラ
ムを実行することできる。
プログラムアセンブルにおいて、ソースコードをアセン
ブルすると、翻訳された各マイクロ命令の「第２ラベル
部」には、最も優先度の高いマイクロ命令の制御メモリ
の物理アドレスがセットされ、高速なアクセスを実行す
ることができ、命令読みだしのための待ち時間が少なく
なり、実効的にプロセッサのサイクルタイムでプログラ
ムを実行することできる。
【００１９】
【発明の効果】以上のように本発明によれば、翻訳され
た各マイクロ命令の次に実行すべき番地のラベル部に
は、最も優先度の高いマイクロ命令の制御メモリの物理
アドレスがセットされることにより、高速にアクセスす
ることができ、命令読みだしのための待ち時間が少なく
なり、実効的にプロセッサのサイクルタイムでプログラ
ムを実行することでき、データ処理装置のパフォーマン
スを向上することができる優れたマイクロプログラムア
センブラを提供することができる。
た各マイクロ命令の次に実行すべき番地のラベル部に
は、最も優先度の高いマイクロ命令の制御メモリの物理
アドレスがセットされることにより、高速にアクセスす
ることができ、命令読みだしのための待ち時間が少なく
なり、実効的にプロセッサのサイクルタイムでプログラ
ムを実行することでき、データ処理装置のパフォーマン
スを向上することができる優れたマイクロプログラムア
センブラを提供することができる。
【図１】本発明の一実施例におけるマイクロプログラム
アセンブラの構成図である。
アセンブラの構成図である。
【図２】従来のマイクロプログラムアセンブラの構成図
である。
である。
１ 入力記憶装置 ２ 入力部 ３ 記憶部 ４ 翻訳部 ５ 番地割付け部 ６ 出力部 ７ リスト出力部 ８ 外部記憶装置 ９ 優先順位決定部
Claims (1)
- 【請求項１】 少なくとも２つ以上のラベル部と、命令
部とを備えたフォーマットで記述されたマイクロ命令を
機械語に変換するマイクロプログラムアセンブラであっ
て、 前記２つ以上のラベル部の内、次に実行すべき番地のラ
ベル部の内容を、優先度の高いマイクロ命令のラベル内
容に変換する手段を備えたことを特徴とするマイクロプ
ログラムアセンブラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3262463A JPH05100864A (ja) | 1991-10-11 | 1991-10-11 | マイクロプログラムアセンブラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3262463A JPH05100864A (ja) | 1991-10-11 | 1991-10-11 | マイクロプログラムアセンブラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05100864A true JPH05100864A (ja) | 1993-04-23 |
Family
ID=17376136
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3262463A Pending JPH05100864A (ja) | 1991-10-11 | 1991-10-11 | マイクロプログラムアセンブラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05100864A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6954926B1 (en) | 1999-02-19 | 2005-10-11 | Fujitsu Limited | Label address translating device |
-
1991
- 1991-10-11 JP JP3262463A patent/JPH05100864A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6954926B1 (en) | 1999-02-19 | 2005-10-11 | Fujitsu Limited | Label address translating device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7203933B2 (en) | Program code conversion | |
| US5490256A (en) | Method and mechanism for calling 32-bit functions from 16-bit functions | |
| US8464235B2 (en) | Adaptive production of assembler | |
| JPH05100864A (ja) | マイクロプログラムアセンブラ | |
| JPS6273347A (ja) | アドレス変換装置 | |
| CA1187200A (en) | Computer with automatic mapping of memory contents into machine registers | |
| JP2612173B2 (ja) | 仮想計算機 | |
| JP2743947B2 (ja) | マイクロプログラム制御方式 | |
| JP2588522B2 (ja) | 機械翻訳辞書アクセス方法 | |
| JPH0823823B2 (ja) | 言語処理プログラムの処理方式 | |
| JPS6165335A (ja) | マイクロプログラムアセンブラ | |
| JPS5853075A (ja) | 高速分離バツフアを備えた情報処理装置 | |
| JPH0512333A (ja) | 多言語サポート情報処理装置 | |
| JPH036624A (ja) | 複数コード系に対応する翻訳リスト出力処理方式 | |
| JPH10177577A (ja) | 言語変換システム及び言語変換方法 | |
| JPS6331816B2 (ja) | ||
| JPH04157542A (ja) | アドレス変換装置 | |
| JPS58159052U (ja) | 地域別訳語表示トランスレ−タ | |
| JPS59180743A (ja) | コンパイラにおけるデ−タ割付方式 | |
| JPS6162938A (ja) | マイクロプログラム制御方式 | |
| JP2000112767A (ja) | コンパイラ及びその変数割り付け方法及びそのプログラ ム記録媒体 | |
| JPH0358135A (ja) | 複数のオペランドを修飾するテキストの出力方法 | |
| JPS6167158A (ja) | 電子計算機におけるアドレス変換機構 | |
| JPH04282729A (ja) | プログラム変換装置 | |
| JPS61231670A (ja) | 自動論理設計システム |