JPH05100901A - マイクロコンピユータ - Google Patents
マイクロコンピユータInfo
- Publication number
- JPH05100901A JPH05100901A JP3259972A JP25997291A JPH05100901A JP H05100901 A JPH05100901 A JP H05100901A JP 3259972 A JP3259972 A JP 3259972A JP 25997291 A JP25997291 A JP 25997291A JP H05100901 A JPH05100901 A JP H05100901A
- Authority
- JP
- Japan
- Prior art keywords
- condition
- signal
- branch instruction
- satisfied
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012790 confirmation Methods 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 abstract 5
- 230000006870 function Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 1
Landscapes
- Advance Control (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【目的】マイクロコンピュータにおける分岐命令の実行
状態確認を、実行対象プログラムを変更することなくリ
アルタイムに実行する。 【構成】分岐命令を実行する時に、ＥＸＵ１１から発生
する分岐命令実行信号２４と、分岐命令の条件が成立す
る時に発生する分岐命令条件成立信号２５とが入力され
るメモリ書き込み制御回路１４から条件成立信号２６及
び条件不成立信号２７を出力する。その分岐命令実行状
態の信号を条件成立記憶用メモリ１５及び条件不成立記
憶用メモリ１６に保持するとともに、実行対象プログラ
ムをリアルタイムに実行した後、スーパバイザＣＰＵ２
による分岐命令の実行範囲において、実行状態読み出し
制御回路１７により前記条件成立記憶用メモリ１５、条
件不成立記憶用メモリ１６に記憶されている分岐命令実
行状態の信号を読み出し、データ・インタフェース制御
回路１０１から出力することで分岐命令実行状態を確認
する。
状態確認を、実行対象プログラムを変更することなくリ
アルタイムに実行する。 【構成】分岐命令を実行する時に、ＥＸＵ１１から発生
する分岐命令実行信号２４と、分岐命令の条件が成立す
る時に発生する分岐命令条件成立信号２５とが入力され
るメモリ書き込み制御回路１４から条件成立信号２６及
び条件不成立信号２７を出力する。その分岐命令実行状
態の信号を条件成立記憶用メモリ１５及び条件不成立記
憶用メモリ１６に保持するとともに、実行対象プログラ
ムをリアルタイムに実行した後、スーパバイザＣＰＵ２
による分岐命令の実行範囲において、実行状態読み出し
制御回路１７により前記条件成立記憶用メモリ１５、条
件不成立記憶用メモリ１６に記憶されている分岐命令実
行状態の信号を読み出し、データ・インタフェース制御
回路１０１から出力することで分岐命令実行状態を確認
する。
Description
【０００１】
【産業上の利用分野】本発明はマイクロコンピュータに
係り、特にマイクロコンピュータの開発支援装置内に用
いられる、半導体集積回路より成るマイクロコンピュー
タの分岐命令実行状態を確認する機能に関する。
係り、特にマイクロコンピュータの開発支援装置内に用
いられる、半導体集積回路より成るマイクロコンピュー
タの分岐命令実行状態を確認する機能に関する。
【０００２】
【従来の技術】従来のこの種のマイクロコンピュータは
開発支援装置内に置かれ、図３に示すように、第１の制
御端子４及び第２の制御端子５を有するエミュレーショ
ンの対象となる１個の半導体チップに形成されるマイク
ロコンピュータ７、外部のスーパバイザＣＰＵ２、実行
対象プログラムを格納するエミュレーション・メモリ３
で構成されている。
開発支援装置内に置かれ、図３に示すように、第１の制
御端子４及び第２の制御端子５を有するエミュレーショ
ンの対象となる１個の半導体チップに形成されるマイク
ロコンピュータ７、外部のスーパバイザＣＰＵ２、実行
対象プログラムを格納するエミュレーション・メモリ３
で構成されている。
【０００３】次に、従来の技術のマイクロコンピュータ
を用いて分岐命令の実行状態を確認する動作について説
明する。
を用いて分岐命令の実行状態を確認する動作について説
明する。
【０００４】分岐命令の実行状態を確認する機能は、図
２のような実行対象プログラムを実行するまえに、全て
の分岐命令について図４に示すように追加処理Ａ、追加
処理Ｂ、追加処理Ｃ及び追加処理Ｄの分岐命令実行確認
用のプログラム処理をスーパバイザＣＰＵ２により追加
する。すなわち図５に示すエミュレーション・メモリに
分岐命令実行確認プログラムＡ、Ｂ、Ｃ及びＤの領域を
確保する。また、各追加処理では同様にエミュレーショ
ン・メモリに追加メモリ領域Ａ、Ｂ、Ｃ及びＤを確保し
た上で、マイクロコンピュータ７において図４の実行対
象プログラムを実行する。その時追加処理Ａを実行すれ
ば、追加メモリ領域Ａに分岐Ａの条件成立信号が書き込
まれ、追加処理Ｂを実行すれば、追加メモリ領域Ｂに分
岐Ａの条件不成立信号が書き込まれる。また追加処理Ｃ
を実行すれば、追加メモリ領域Ｃに分岐Ｂの条件不成立
信号が書き込まれ、追加処理Ｄを実行すれば追加メモリ
領域Ｄに分岐Ｂの条件成立信号が書き込まれる。
２のような実行対象プログラムを実行するまえに、全て
の分岐命令について図４に示すように追加処理Ａ、追加
処理Ｂ、追加処理Ｃ及び追加処理Ｄの分岐命令実行確認
用のプログラム処理をスーパバイザＣＰＵ２により追加
する。すなわち図５に示すエミュレーション・メモリに
分岐命令実行確認プログラムＡ、Ｂ、Ｃ及びＤの領域を
確保する。また、各追加処理では同様にエミュレーショ
ン・メモリに追加メモリ領域Ａ、Ｂ、Ｃ及びＤを確保し
た上で、マイクロコンピュータ７において図４の実行対
象プログラムを実行する。その時追加処理Ａを実行すれ
ば、追加メモリ領域Ａに分岐Ａの条件成立信号が書き込
まれ、追加処理Ｂを実行すれば、追加メモリ領域Ｂに分
岐Ａの条件不成立信号が書き込まれる。また追加処理Ｃ
を実行すれば、追加メモリ領域Ｃに分岐Ｂの条件不成立
信号が書き込まれ、追加処理Ｄを実行すれば追加メモリ
領域Ｄに分岐Ｂの条件成立信号が書き込まれる。
【０００５】図３で示すスーパバイザＣＰＵ２により、
追加メモリ領域Ａ、Ｂ、Ｃ及びＤの値をエミュレーショ
ン・メモリ制御信号２０を用いて第２の入出力端子５に
接続される外部バス４１から読み込み、追加メモリ領域
Ａに分岐Ａの条件成立信号が書き込まれていて、追加メ
モリ領域Ｂの値が分岐Ａの条件不成立をを示す値でなけ
れば、分岐命令Ａを実行して分岐条件が成立する。従っ
て条件不成立の分岐は実行していないことが確認でき
る。また追加メモリ領域Ａの値が分岐Ａの条件成立を示
す値ではなく、且つ追加メモリ領域Ｂの値が分岐Ａの条
件不成立を示す値であれば、条件不成立の分岐を実行す
ることにより、条件成立の分岐を実行していないことが
確認できる。追加領域Ａの値が分岐Ａの条件成立を示す
値で、且つ追加メモリ領域Ｂの値が分岐Ａの条件不成立
を示す値ならば、条件分岐を両方とも実行したことを確
認できる。分岐Ｂも同様に追加プログラムＣ及びＤによ
り追加メモリ領域Ｃ及びＤの値を参照することによっ
て、分岐命令の実行状態を確認できる。
追加メモリ領域Ａ、Ｂ、Ｃ及びＤの値をエミュレーショ
ン・メモリ制御信号２０を用いて第２の入出力端子５に
接続される外部バス４１から読み込み、追加メモリ領域
Ａに分岐Ａの条件成立信号が書き込まれていて、追加メ
モリ領域Ｂの値が分岐Ａの条件不成立をを示す値でなけ
れば、分岐命令Ａを実行して分岐条件が成立する。従っ
て条件不成立の分岐は実行していないことが確認でき
る。また追加メモリ領域Ａの値が分岐Ａの条件成立を示
す値ではなく、且つ追加メモリ領域Ｂの値が分岐Ａの条
件不成立を示す値であれば、条件不成立の分岐を実行す
ることにより、条件成立の分岐を実行していないことが
確認できる。追加領域Ａの値が分岐Ａの条件成立を示す
値で、且つ追加メモリ領域Ｂの値が分岐Ａの条件不成立
を示す値ならば、条件分岐を両方とも実行したことを確
認できる。分岐Ｂも同様に追加プログラムＣ及びＤによ
り追加メモリ領域Ｃ及びＤの値を参照することによっ
て、分岐命令の実行状態を確認できる。
【０００６】以上のように分岐命令の実行状態を確認す
る機能は、スーパバイザＣＰＵ２により実行対象プログ
ラムを書き替えた後、分岐命令実行結果をエミュレーシ
ョン・メモリ３に書き込むことで機能を実現している。
る機能は、スーパバイザＣＰＵ２により実行対象プログ
ラムを書き替えた後、分岐命令実行結果をエミュレーシ
ョン・メモリ３に書き込むことで機能を実現している。
【０００７】
【発明が解決しようとする課題】上述した従来のマイク
ロコンピュータ７が、分岐命令の実行状態を確認する機
能を実現するためには、外部のスーパバイザＣＰＵ２に
より実行対象プログラムに特定のプログラムを追加する
ことが必要なため、実行対象プログラム以外の追加プロ
グラムの実行に時間がかかり、リアルタイム実行が不可
能になるという欠点を有している。
ロコンピュータ７が、分岐命令の実行状態を確認する機
能を実現するためには、外部のスーパバイザＣＰＵ２に
より実行対象プログラムに特定のプログラムを追加する
ことが必要なため、実行対象プログラム以外の追加プロ
グラムの実行に時間がかかり、リアルタイム実行が不可
能になるという欠点を有している。
【０００８】本発明の目的は、このような従来技術の欠
点を除去することにより、エミュレーション対象のプロ
グラムを実行することでリアルタイムのエミュレーショ
ンが可能となるマイクロコンピュータを提供することに
ある。
点を除去することにより、エミュレーション対象のプロ
グラムを実行することでリアルタイムのエミュレーショ
ンが可能となるマイクロコンピュータを提供することに
ある。
【０００９】
【課題を解決するための手段】本発明のマイクロコンピ
ュータは、分岐命令を実行する時に、条件成立及び不成
立に関係なく分岐命令実行信号を発生する手段と、前記
分岐命令の条件が成立する時に分岐命令条件成立信号を
発生する手段と、前記分岐命令条件成立信号が発生する
時は、条件成立信号及び書き込み信号を発生し、且つ条
件成立記憶用メモリに書き込み、前記分岐命令条件成立
信号が発生しない時は、条件不成立信号及び書き込み信
号を発生し、且つ条件不成立記憶用メモリに書き込む手
段と、前記条件成立記憶用メモリと条件不成立記憶用メ
モリから分岐命令実行状態の信号を読み出す手段とを備
えている。前記分岐命令実行状態の信号読み出し手段の
読み出し制御信号を外部から入力する手段を有すること
ができる。
ュータは、分岐命令を実行する時に、条件成立及び不成
立に関係なく分岐命令実行信号を発生する手段と、前記
分岐命令の条件が成立する時に分岐命令条件成立信号を
発生する手段と、前記分岐命令条件成立信号が発生する
時は、条件成立信号及び書き込み信号を発生し、且つ条
件成立記憶用メモリに書き込み、前記分岐命令条件成立
信号が発生しない時は、条件不成立信号及び書き込み信
号を発生し、且つ条件不成立記憶用メモリに書き込む手
段と、前記条件成立記憶用メモリと条件不成立記憶用メ
モリから分岐命令実行状態の信号を読み出す手段とを備
えている。前記分岐命令実行状態の信号読み出し手段の
読み出し制御信号を外部から入力する手段を有すること
ができる。
【００１０】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１１】図１は本発明のマイクロコンピュータの一
実施例を示すブロック図である。本実施例の１個の半導
体チップに形成されるマイクロコンピュータ１は、この
チップ周辺に配置されている第１の入出力端子４、第２
の入出力端子５、制御端子６、ＢＣＵ（バス・コントロ
ール・ユニット）１０、データ・インタフェース制御回
路１０１、バス制御回路１０２、ＰＦＵ（プリフェッチ
・ユニット）１２、ＩＤＵ（命令デコード・ユニット）
１３、ＥＸＵ（実行ユニト）１１、シーケンサ１１１、
ＡＬＵ（算術論理ユニット）１１２、ＲＥＧ（レジス
タ）１１３、メモリ書き込み制御回路１４、条件成立記
憶用メモリ１５、条件不成立記憶用メモリ１６、実行状
態読み出し制御回路１７、エミュレーション・メモリ制
御信号２０、実行状態読み出し制御信号２１、第１の実
行制御信号２２、第２の実行制御信号２３、分岐命令実
行信号２４、分岐命令条件成立信号２５、条件成立信号
２６、条件不成立信号２７、条件成立記憶用メモリ制御
信号２８、条件不成立記憶用メモリ制御信号２９、バス
制御信号３０、内部データ・バス４０〜４７、外部デー
タ・バス４０〜４１により構成される。前記マイクロコ
ンピュータ１は、外部のスーパバイザＣＰＵ２、エミュ
レーション・メモリ３とともにマイクロコンピュータ開
発支援装置を構成する。
実施例を示すブロック図である。本実施例の１個の半導
体チップに形成されるマイクロコンピュータ１は、この
チップ周辺に配置されている第１の入出力端子４、第２
の入出力端子５、制御端子６、ＢＣＵ（バス・コントロ
ール・ユニット）１０、データ・インタフェース制御回
路１０１、バス制御回路１０２、ＰＦＵ（プリフェッチ
・ユニット）１２、ＩＤＵ（命令デコード・ユニット）
１３、ＥＸＵ（実行ユニト）１１、シーケンサ１１１、
ＡＬＵ（算術論理ユニット）１１２、ＲＥＧ（レジス
タ）１１３、メモリ書き込み制御回路１４、条件成立記
憶用メモリ１５、条件不成立記憶用メモリ１６、実行状
態読み出し制御回路１７、エミュレーション・メモリ制
御信号２０、実行状態読み出し制御信号２１、第１の実
行制御信号２２、第２の実行制御信号２３、分岐命令実
行信号２４、分岐命令条件成立信号２５、条件成立信号
２６、条件不成立信号２７、条件成立記憶用メモリ制御
信号２８、条件不成立記憶用メモリ制御信号２９、バス
制御信号３０、内部データ・バス４０〜４７、外部デー
タ・バス４０〜４１により構成される。前記マイクロコ
ンピュータ１は、外部のスーパバイザＣＰＵ２、エミュ
レーション・メモリ３とともにマイクロコンピュータ開
発支援装置を構成する。
【００１２】次に、本実施例の動作について説明する。
【００１３】図１において、マイクロコンピュータ開発
支援装置内におけるマイクロコンピュータ１は、ＢＣＵ
１０内のバス制御回路１０２からアドレス・データを第
２の入出力端子５を通して外部バス４１に出力し、外部
のエミュレーション・メモリ３から外部バス１５及び第
１の入出力端子４を通してデータ・インタフェース制御
回路１０１にデータを読み込む。この動作時の、命令コ
ード読み込みサイクル時に読み込まれたデータは、デー
タ・インタフェース制御回路１０１を介してＰＦＵ１
２、ＩＤＵ１３、ＥＸＵ１１へと順次転送される。ＥＸ
Ｕ１１ではシーケンサ１１１により、命令の実行順序の
組み立て及び実行に必要な制御信号２２、２３を発生す
る。ＲＥＧ１１３の一時記憶装置のデータはデータ・バ
ス４５を介してＡＬＵ１１２へ送られる。ＡＬＵ１１２
では論理演算を行ない、一連の命令を実行する。その実
行結果の命令が分岐命令の時は、分岐命令実行信号２４
が発生する。また、その命令が条件成立により分岐が実
施される時は分岐命令条件成立信号２５が発生し、メモ
リ書き込み制御回路１４に入力される。メモリ書き込み
制御回路１４は、分岐命令実行信号２４と分岐命令条件
成立信号２５の両方が入力された時に条件成立信号２６
を発生する。また、分岐命令条件成立信号２５が入力さ
れ、且つ分岐命令条件成立信号２５が入力されない時は
条件不成立信号２７が発生する。
支援装置内におけるマイクロコンピュータ１は、ＢＣＵ
１０内のバス制御回路１０２からアドレス・データを第
２の入出力端子５を通して外部バス４１に出力し、外部
のエミュレーション・メモリ３から外部バス１５及び第
１の入出力端子４を通してデータ・インタフェース制御
回路１０１にデータを読み込む。この動作時の、命令コ
ード読み込みサイクル時に読み込まれたデータは、デー
タ・インタフェース制御回路１０１を介してＰＦＵ１
２、ＩＤＵ１３、ＥＸＵ１１へと順次転送される。ＥＸ
Ｕ１１ではシーケンサ１１１により、命令の実行順序の
組み立て及び実行に必要な制御信号２２、２３を発生す
る。ＲＥＧ１１３の一時記憶装置のデータはデータ・バ
ス４５を介してＡＬＵ１１２へ送られる。ＡＬＵ１１２
では論理演算を行ない、一連の命令を実行する。その実
行結果の命令が分岐命令の時は、分岐命令実行信号２４
が発生する。また、その命令が条件成立により分岐が実
施される時は分岐命令条件成立信号２５が発生し、メモ
リ書き込み制御回路１４に入力される。メモリ書き込み
制御回路１４は、分岐命令実行信号２４と分岐命令条件
成立信号２５の両方が入力された時に条件成立信号２６
を発生する。また、分岐命令条件成立信号２５が入力さ
れ、且つ分岐命令条件成立信号２５が入力されない時は
条件不成立信号２７が発生する。
【００１４】前記のどちらの状態においても、内部デー
タ・バス４６には書き込むアドレス・データが保持され
ている。条件成立信号２６が発生する時は、条件成立記
憶用メモリ１５から内部データ・バス４６に保持されて
いるアドレスのメモリに対して、条件成立状態が確認出
来るデータが書き込まれる。また、条件不成立信号２７
が発生した時は、条件不成立記憶用メモリ１６から内部
データ・バス４６に保持されているアドレスのメモリに
対して、条件成立状態が確認出来るデータが書き込まれ
る。これらの動作が外部のスーパバイザＣＰＵ２によっ
て、必要なアドレス範囲で実行される。実行が終了した
後、スーパバイザＣＰＵ２による分岐命令の実行状態読
み出しは、次のように実行する。
タ・バス４６には書き込むアドレス・データが保持され
ている。条件成立信号２６が発生する時は、条件成立記
憶用メモリ１５から内部データ・バス４６に保持されて
いるアドレスのメモリに対して、条件成立状態が確認出
来るデータが書き込まれる。また、条件不成立信号２７
が発生した時は、条件不成立記憶用メモリ１６から内部
データ・バス４６に保持されているアドレスのメモリに
対して、条件成立状態が確認出来るデータが書き込まれ
る。これらの動作が外部のスーパバイザＣＰＵ２によっ
て、必要なアドレス範囲で実行される。実行が終了した
後、スーパバイザＣＰＵ２による分岐命令の実行状態読
み出しは、次のように実行する。
【００１５】制御端子６に入力される実行状態読み出し
制御信号２１及び外部データ・バス４１の信号とによっ
て設定されるアドレス範囲において、実行状態読み出し
制御回路１７の条件成立記憶用メモリ制御信号２８と条
件不成立記憶用メモリ制御信号２９により、条件成立記
憶用メモリ１５、条件不成立記憶用メモリ１６に記憶さ
れている分岐命令実行状態の信号を読み出し、内部デー
タ・バス４７を経由してデータ・インタフェース制御回
路１０１から出力することで、分岐命令の実行状態を確
認する機能が実現できる。
制御信号２１及び外部データ・バス４１の信号とによっ
て設定されるアドレス範囲において、実行状態読み出し
制御回路１７の条件成立記憶用メモリ制御信号２８と条
件不成立記憶用メモリ制御信号２９により、条件成立記
憶用メモリ１５、条件不成立記憶用メモリ１６に記憶さ
れている分岐命令実行状態の信号を読み出し、内部デー
タ・バス４７を経由してデータ・インタフェース制御回
路１０１から出力することで、分岐命令の実行状態を確
認する機能が実現できる。
【００１６】
【発明の効果】以上説明したように、本発明のマイクロ
コンピュータは、内部に分岐命令の実行状態を記憶する
機能を備えているため、従来のマイクロコンピュータが
分岐命令の実行状態を確認する機能を実現する方法とし
て、外部のスーパバイザＣＰＵにより実行対象プログラ
ムに特定のプログラムを追加していたが、実行対象プロ
グラム以外に追加プログラムの実行時間がかかり、リア
ルタイム実行が不可能であった。その欠点を解決し、リ
アルタイム・シミュレーションの実行が可能であるとい
う効果を有している。
コンピュータは、内部に分岐命令の実行状態を記憶する
機能を備えているため、従来のマイクロコンピュータが
分岐命令の実行状態を確認する機能を実現する方法とし
て、外部のスーパバイザＣＰＵにより実行対象プログラ
ムに特定のプログラムを追加していたが、実行対象プロ
グラム以外に追加プログラムの実行時間がかかり、リア
ルタイム実行が不可能であった。その欠点を解決し、リ
アルタイム・シミュレーションの実行が可能であるとい
う効果を有している。
【図１】本発明のマイクロコンピュータの一実施例を示
すブロック図である。
すブロック図である。
【図２】本実施例のマイクロコンピュータにおける実行
対象プログラムのフローチャートの一例である。
対象プログラムのフローチャートの一例である。
【図３】従来のマイクロコンピュータの一実施例を示す
ブロック図である。
ブロック図である。
【図４】従来のマイクロコンピュータにおける実行対象
プログラムのフローチャートの一例である。
プログラムのフローチャートの一例である。
【図５】従来のマイクロコンピュータの一実施例におけ
るエミュレーション・メモリのメモリ・マップの図であ
る。
るエミュレーション・メモリのメモリ・マップの図であ
る。
１ マイクロコンピュータ ２ スーパバイザＣＰＵ ３ エミュレーション・メモリ ４ 第１の入出力端子 ５ 第２の入出力端子 ６ 制御端子 ７ 従来のマイクロコンピュータ １０ ＢＣＵ（バス・コントロール・ユニット） １１ ＥＸＵ（実行ユニット） １４ メモリ書き込み制御回路 １５ 条件成立記憶用メモリ １６ 条件不成立記憶用メモリ １７ 実行状態読み出し制御回路
Claims (2)
- 【請求項１】 分岐命令を実行する時に、条件成立及び
不成立に関係なく分岐命令実行信号を発生する手段と、
前記分岐命令の条件が成立する時に分岐命令条件成立信
号を発生する手段と、前記分岐命令条件成立信号が発生
する時は、条件成立信号及び書き込み信号を発生し、且
つ条件成立記憶用メモリに書き込み、前記分岐命令条件
成立信号が発生しない時は、条件不成立信号及び書き込
み信号を発生し、且つ条件不成立記憶用メモリに書き込
む手段と、前記条件成立記憶用メモリと条件不成立記憶
用メモリから分岐命令実行状態の信号を読み出す手段と
を備えることを特徴とするマイクロコンピュータ。 - 【請求項２】 前記分岐命令実行状態の信号を読み出す
手段の読み出し制御信号を外部から入力する手段を有す
る請求項１記載のマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3259972A JPH05100901A (ja) | 1991-10-08 | 1991-10-08 | マイクロコンピユータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3259972A JPH05100901A (ja) | 1991-10-08 | 1991-10-08 | マイクロコンピユータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05100901A true JPH05100901A (ja) | 1993-04-23 |
Family
ID=17341490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3259972A Pending JPH05100901A (ja) | 1991-10-08 | 1991-10-08 | マイクロコンピユータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05100901A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002236595A (ja) * | 2001-02-09 | 2002-08-23 | Fujitsu Ten Ltd | 電子機器ならびにそのデバッグ支援装置および方法 |
-
1991
- 1991-10-08 JP JP3259972A patent/JPH05100901A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002236595A (ja) * | 2001-02-09 | 2002-08-23 | Fujitsu Ten Ltd | 電子機器ならびにそのデバッグ支援装置および方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63291134A (ja) | 論理集積回路 | |
| EP0267613B1 (en) | Micro processor capable of being connected with coprocessor | |
| JPH03204737A (ja) | 信号処理プロセッサのデバッグ回路 | |
| JP2993975B2 (ja) | 中央演算処理装置 | |
| JPS6156822B2 (ja) | ||
| JPH05100901A (ja) | マイクロコンピユータ | |
| US5978925A (en) | System for improving processing efficiency in a pipeline by delaying a clock signal to a program counter and an instruction memory behind a system clock | |
| JPH03271829A (ja) | 情報処理装置 | |
| JPH0222413B2 (ja) | ||
| JP2525492B2 (ja) | プログラマブルコントロ―ラ | |
| JPS6355090B2 (ja) | ||
| JP2883488B2 (ja) | 命令処理装置 | |
| JPH0667896A (ja) | シングルチップマイクロコンピュータ | |
| JPH0233173B2 (ja) | ||
| JPS60129837A (ja) | 信号処理演算プロセツサ | |
| JPS619733A (ja) | テスト装置 | |
| JP2604203B2 (ja) | ワンチップデジタル信号処理装置のデバック装置 | |
| JP2883489B2 (ja) | 命令処理装置 | |
| JPH096641A (ja) | 情報処理装置 | |
| JPS6250855B2 (ja) | ||
| JPS6250854B2 (ja) | ||
| JPS61161509A (ja) | 高速シ−ケンス演算方式及びその装置 | |
| JPS6352237A (ja) | 演算方式 | |
| JPH02183332A (ja) | プログラムド制御方式 | |
| JPH0683986A (ja) | シングルチップ・マイクロコンピュータ |