JPH05100965A - 不揮発性メモリ制御方法及び装置 - Google Patents
不揮発性メモリ制御方法及び装置Info
- Publication number
- JPH05100965A JPH05100965A JP28565391A JP28565391A JPH05100965A JP H05100965 A JPH05100965 A JP H05100965A JP 28565391 A JP28565391 A JP 28565391A JP 28565391 A JP28565391 A JP 28565391A JP H05100965 A JPH05100965 A JP H05100965A
- Authority
- JP
- Japan
- Prior art keywords
- volatile memory
- address
- data
- volatile
- addresses
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】
【目的】 不揮発性メモリへの実効的なアクセス時間を
高速化する。 【構成】 揮発性メモリ１１〜１ｎの各０番地をメモリ
空間のアドレス０〜ｎー１番地に、揮発性メモリ１１〜
１ｎの各１番地をメモリ空間のアドレスｋ〜ｋ＋ｎ−１
番地に・・・というように対応づけ、一方、メモリ空間
のアドレス０〜ｋ−１を不揮発性メモリ２１に、メモリ
空間のアドレスｋ〜２ｋ−１を不揮発性メモリ２２に・
・・というように対応づける。こうして得られる揮発性
メモリと不揮発性メモリの対応づけに従って揮発性メモ
リの連続したアドレスを順次不揮発性メモリへ書き込
む。 【効果】 揮発性メモリの連続したアドレスのデータは
１つづつ別の不揮発性メモリへ順次書き込まれるから、
個々の不揮発性メモリへの書き込み動作完了を待たずに
次々と書き込みが行え、実効的書き込み速度が向上す
る。
高速化する。 【構成】 揮発性メモリ１１〜１ｎの各０番地をメモリ
空間のアドレス０〜ｎー１番地に、揮発性メモリ１１〜
１ｎの各１番地をメモリ空間のアドレスｋ〜ｋ＋ｎ−１
番地に・・・というように対応づけ、一方、メモリ空間
のアドレス０〜ｋ−１を不揮発性メモリ２１に、メモリ
空間のアドレスｋ〜２ｋ−１を不揮発性メモリ２２に・
・・というように対応づける。こうして得られる揮発性
メモリと不揮発性メモリの対応づけに従って揮発性メモ
リの連続したアドレスを順次不揮発性メモリへ書き込
む。 【効果】 揮発性メモリの連続したアドレスのデータは
１つづつ別の不揮発性メモリへ順次書き込まれるから、
個々の不揮発性メモリへの書き込み動作完了を待たずに
次々と書き込みが行え、実効的書き込み速度が向上す
る。
Description
【０００１】
【産業上の利用分野】本発明は、不揮発性メモリ制御方
法及び装置に関するものである
法及び装置に関するものである
【０００２】
【従来の技術】マイクロプロセッサが揮発性メモリ上の
プログラム及びデータを用いて処理を行っているとき、
電源がオフになると揮発性メモリの内容が失われてしま
うので、その内容が消えてしまう前に電気的に新たな情
報の書き込みが可能なＥＥＰＲＯＭを用意してバックア
ップが行われる。このための不揮発性メモリ制御回路の
従来例は、例えば特開平２−１８７９１号公報に示さた
ものがある。これはＥＥＰＲＯＭがバックアップ用バッ
テリ電源を必要としないという利点の反面、アクセス
（リード・ライト）を頻繁に行うと性能が劣化すると言
う問題を解決するために、電源のオンオフ時のみ上記ア
クセスを行うようにしたものである。
プログラム及びデータを用いて処理を行っているとき、
電源がオフになると揮発性メモリの内容が失われてしま
うので、その内容が消えてしまう前に電気的に新たな情
報の書き込みが可能なＥＥＰＲＯＭを用意してバックア
ップが行われる。このための不揮発性メモリ制御回路の
従来例は、例えば特開平２−１８７９１号公報に示さた
ものがある。これはＥＥＰＲＯＭがバックアップ用バッ
テリ電源を必要としないという利点の反面、アクセス
（リード・ライト）を頻繁に行うと性能が劣化すると言
う問題を解決するために、電源のオンオフ時のみ上記ア
クセスを行うようにしたものである。
【０００３】
【発明が解決しようとする課題】上記した従来技術で
は、電源オフ時にそのオフを検出する回路から不揮発性
メモリ制御回路へバックアップ開始を指示し、不揮発性
メモリ制御回路はこの信号を受けてすぐに不揮発性メモ
リへの書き込みを開始する。この制御回路の電源は、電
源オフ検出後の一定時間維持されるように構成されてい
る。一方、不揮発性メモリは、デ−タ書込み時にはデ−
タを一旦不揮発性メモリ内ラッチに書込んでから、不揮
発性メモリ内のメモリセルのデ−タを消去後、一括して
メモリセルへ書込む。そのため、ラッチに書込む時間
（ライトパルスタイム、数十ｎｓ）に比べてメモリセル
へ書込む時間（ライトタイム、約１０ｍｓ）が非常に長
くなり、このライトタイムの間は不揮発性メモリは処理
不能となってしまう。このため、バックアップデ−タの
量が多くなると不揮発性メモリのライトタイムが大きく
なり、その間上記した不揮発性メモリ制御回路の動作電
圧の維持ができなくなり、デ−タを退避しきれず消失し
てしまうという問題があった。
は、電源オフ時にそのオフを検出する回路から不揮発性
メモリ制御回路へバックアップ開始を指示し、不揮発性
メモリ制御回路はこの信号を受けてすぐに不揮発性メモ
リへの書き込みを開始する。この制御回路の電源は、電
源オフ検出後の一定時間維持されるように構成されてい
る。一方、不揮発性メモリは、デ−タ書込み時にはデ−
タを一旦不揮発性メモリ内ラッチに書込んでから、不揮
発性メモリ内のメモリセルのデ−タを消去後、一括して
メモリセルへ書込む。そのため、ラッチに書込む時間
（ライトパルスタイム、数十ｎｓ）に比べてメモリセル
へ書込む時間（ライトタイム、約１０ｍｓ）が非常に長
くなり、このライトタイムの間は不揮発性メモリは処理
不能となってしまう。このため、バックアップデ−タの
量が多くなると不揮発性メモリのライトタイムが大きく
なり、その間上記した不揮発性メモリ制御回路の動作電
圧の維持ができなくなり、デ−タを退避しきれず消失し
てしまうという問題があった。
【０００４】本発明の目的は、不揮発性メモリへのアク
セスを実効的に高速化することにより、バックアップデ
ータの消失を起こさないようにした不揮発性メモリ制御
方法及び装置を提供するにある。更に本発明の目的は、
バックアップデータを電源回復時に迅速にマイコン内へ
転送可能にした不揮発性メモリの制御方法及び装置を提
供するものである。
セスを実効的に高速化することにより、バックアップデ
ータの消失を起こさないようにした不揮発性メモリ制御
方法及び装置を提供するにある。更に本発明の目的は、
バックアップデータを電源回復時に迅速にマイコン内へ
転送可能にした不揮発性メモリの制御方法及び装置を提
供するものである。
【０００５】
【課題を解決するための手段】上記第１の目的は、揮発
性メモリの連続したアドレスを順次別の不揮発性メモリ
内のアドレスに対応づけるようにアドレス変換するアド
レス変換手段を設け、揮発性メモリの連続したアドレス
のデータを順次上記アドレス変換手段により定められる
別の不揮発性メモリへ書き込むことにより達成される。
更に、第２の目的は、不揮発性メモリに格納したバック
アップデータをアドレス変換手段を利用して不揮発性メ
モリから読み出し、これを揮発性メモリへ格納させるこ
とにより達成される。
性メモリの連続したアドレスを順次別の不揮発性メモリ
内のアドレスに対応づけるようにアドレス変換するアド
レス変換手段を設け、揮発性メモリの連続したアドレス
のデータを順次上記アドレス変換手段により定められる
別の不揮発性メモリへ書き込むことにより達成される。
更に、第２の目的は、不揮発性メモリに格納したバック
アップデータをアドレス変換手段を利用して不揮発性メ
モリから読み出し、これを揮発性メモリへ格納させるこ
とにより達成される。
【０００６】
【作用】揮発性メモリの連続したアドレスを順にアクセ
スすると、これらのアドレスは別の不揮発性メモリへ順
次対応づけられるから、１つのデータ書き込みをライト
パルスタイムで行い、次のデ−タもまた別の不揮発性メ
モリのライトパルスタイムで行い・・・という動作を各
不揮発性メモリに対して次々と実行でき、データ１つ毎
に１回の不揮発性メモリのライトタイムが終わるまで待
つ必要がなくなる。従って、不揮発性メモリへのデ−タ
書き込みを実効的に高速化できる。また、復電時の迅速
な揮発メモリへの転送書き込みが可能になる。
スすると、これらのアドレスは別の不揮発性メモリへ順
次対応づけられるから、１つのデータ書き込みをライト
パルスタイムで行い、次のデ−タもまた別の不揮発性メ
モリのライトパルスタイムで行い・・・という動作を各
不揮発性メモリに対して次々と実行でき、データ１つ毎
に１回の不揮発性メモリのライトタイムが終わるまで待
つ必要がなくなる。従って、不揮発性メモリへのデ−タ
書き込みを実効的に高速化できる。また、復電時の迅速
な揮発メモリへの転送書き込みが可能になる。
【０００７】
【実施例】図２は、本発明の不揮発性メモリ制御例を適
用した処理装置の一実施例を示すブロック図で、キ−ボ
−ド３、ＣＲＴ４などを備えたマイクロプロセッサ１
に、バックアップのための不揮発性メモリ２１〜２ｍ
と、電源動作検出回路５、メモリ退避信号発生回路６、
アドレス変換回路７などのバックアップのための制御回
路が設けられている。不揮発性メモリ２１〜２ｍはＥＥ
ＰＲＯＭであり、電源投入時にはリード／ライトが可能
で、電源切断時には記憶デ−タを継続して保存する。マ
イクロプロセッサ１はＲＡＭである揮発性メモリ１１〜
１ｎを内蔵し、電源投入後に不揮発性メモリ２１〜２ｍ
に格納された情報をアドレス信号ａと制御信号ｃを送信
して読出し、その読みだしたデ−タ信号ｂを揮発性メモ
リ１１〜１ｎへ書込み、その書き込んだ内容を用いて処
理を実行する。
用した処理装置の一実施例を示すブロック図で、キ−ボ
−ド３、ＣＲＴ４などを備えたマイクロプロセッサ１
に、バックアップのための不揮発性メモリ２１〜２ｍ
と、電源動作検出回路５、メモリ退避信号発生回路６、
アドレス変換回路７などのバックアップのための制御回
路が設けられている。不揮発性メモリ２１〜２ｍはＥＥ
ＰＲＯＭであり、電源投入時にはリード／ライトが可能
で、電源切断時には記憶デ−タを継続して保存する。マ
イクロプロセッサ１はＲＡＭである揮発性メモリ１１〜
１ｎを内蔵し、電源投入後に不揮発性メモリ２１〜２ｍ
に格納された情報をアドレス信号ａと制御信号ｃを送信
して読出し、その読みだしたデ−タ信号ｂを揮発性メモ
リ１１〜１ｎへ書込み、その書き込んだ内容を用いて処
理を実行する。
【０００８】電源動作検出回路５は、装置電源切断時の
定電圧Ｖｃｃの立ち下がりを素早く検出し、立ち下がり
動作を行う電源動作検出信号ｆ1をマイクロプロセッサ
１及びメモリ退避信号発生回路６に送る。メモリ退避信
号発生回路６は、装置電源切断時に、回路動作のために
供給されている定電圧ＶDDの立ち下がりに先行して、電
源動作検出信号ｆ1の立ち下がりによりメモリ退避信号
ｇ1を素早く立ち上げてこれをマイクロプロセッサ１及
びアドレス変換回路７へ送る。この電源動作検出回路５
及びメモリ退避信号発生回路６は従来技術と同様の回路
で実現できる。
定電圧Ｖｃｃの立ち下がりを素早く検出し、立ち下がり
動作を行う電源動作検出信号ｆ1をマイクロプロセッサ
１及びメモリ退避信号発生回路６に送る。メモリ退避信
号発生回路６は、装置電源切断時に、回路動作のために
供給されている定電圧ＶDDの立ち下がりに先行して、電
源動作検出信号ｆ1の立ち下がりによりメモリ退避信号
ｇ1を素早く立ち上げてこれをマイクロプロセッサ１及
びアドレス変換回路７へ送る。この電源動作検出回路５
及びメモリ退避信号発生回路６は従来技術と同様の回路
で実現できる。
【０００９】アドレス変換回路７の実施例を図３に示
す。アドレス変換回路７はＲＯＭで構成しており、入力
４ビットアドレスＡから出力４ビットアドレスＢへの変
換例を示している。入力アドレスＡは、図２の揮発性メ
モリ１１、１２、…の１つのアドレスであり、出力アド
レスＢは、図２の不揮発性メモリ２１、２２、…の１つ
のアドレスであり、揮発性メモリ１１、１２、…のアド
レスＡから不揮発性メモリ２１、２２、…のアドレスＢ
へのアドレス変換を行っている。図４の例では、Ａ＝０
０００→Ｂ＝１０００、Ａ＝０００１→Ｂ＝１００１、
Ａ＝００１０→Ｂ＝１０１０、…の例を示している。
Ａ、Ｂの４ビット例は一例であり、ビット数には限定は
ない。
す。アドレス変換回路７はＲＯＭで構成しており、入力
４ビットアドレスＡから出力４ビットアドレスＢへの変
換例を示している。入力アドレスＡは、図２の揮発性メ
モリ１１、１２、…の１つのアドレスであり、出力アド
レスＢは、図２の不揮発性メモリ２１、２２、…の１つ
のアドレスであり、揮発性メモリ１１、１２、…のアド
レスＡから不揮発性メモリ２１、２２、…のアドレスＢ
へのアドレス変換を行っている。図４の例では、Ａ＝０
０００→Ｂ＝１０００、Ａ＝０００１→Ｂ＝１００１、
Ａ＝００１０→Ｂ＝１０１０、…の例を示している。
Ａ、Ｂの４ビット例は一例であり、ビット数には限定は
ない。
【００１０】図６は、従来のメモリ空間の配置を示すも
ので、プロセッサ１内の揮発性メモリ１１〜１ｎがそれ
ぞれＮ個のアドレス０〜Ｎ−１番地からなっているとす
ると、まずメモリ空間の０〜Ｎ−１番地にメモリ１１の
０〜Ｎー１番地を割り当て、次にメモリ空間のＮ〜２Ｎ
ー１番地にメモリ１２の０〜Ｎー１番地を割り当てる・
・・というようにしてメモリ空間を揮発性メモリと対応
づけていた。一方、不揮発性メモリ２１、２２、…は、
メモリ空間のアドレス順位に従って対応ずけている。こ
の場合、バックアップ時の不揮発性メモリへの書き込み
は、メモリ空間の１つのデータと次のアドレスのデータ
はほとんどの場合同一の不揮発性メモリに書き込まれる
から、データ書き込み毎にライトタイムを要し、このた
め長い時間を必要とした。
ので、プロセッサ１内の揮発性メモリ１１〜１ｎがそれ
ぞれＮ個のアドレス０〜Ｎ−１番地からなっているとす
ると、まずメモリ空間の０〜Ｎ−１番地にメモリ１１の
０〜Ｎー１番地を割り当て、次にメモリ空間のＮ〜２Ｎ
ー１番地にメモリ１２の０〜Ｎー１番地を割り当てる・
・・というようにしてメモリ空間を揮発性メモリと対応
づけていた。一方、不揮発性メモリ２１、２２、…は、
メモリ空間のアドレス順位に従って対応ずけている。こ
の場合、バックアップ時の不揮発性メモリへの書き込み
は、メモリ空間の１つのデータと次のアドレスのデータ
はほとんどの場合同一の不揮発性メモリに書き込まれる
から、データ書き込み毎にライトタイムを要し、このた
め長い時間を必要とした。
【００１１】これに対して本発明では、図１の例に示す
ように揮発性メモリ１１〜１ｎのデータ１つ毎にメモリ
空間上の位置を分散させている。即ち本実施例では、揮
発性メモリ１１〜１ｎの０番地の各データをメモリ空間
の０番地からｎー１番地へ、１番地の各データをｋ番地
から２ｋー１番地へ・・・というように配置する。但し
ｋ≧ｎとする。一方、各不揮発性メモリとこのメモリ空
間との間では、メモリ空間の（ｊ−１）ｋ番地以降を不
揮発性メモリ２ｊの０番地以降に対応づける（ｊ＝１〜
ｍ）。このようにすれば、メモリ空間の０〜ｋ−１番地
は不揮発性メモリ２１へ、ｋ〜ｋ＋ｎ−１番地は不揮発
性メモリ２２へ等という対応になり、アドレス変換回路
７はこの対応づけを行うようにその内容を設定してお
く。
ように揮発性メモリ１１〜１ｎのデータ１つ毎にメモリ
空間上の位置を分散させている。即ち本実施例では、揮
発性メモリ１１〜１ｎの０番地の各データをメモリ空間
の０番地からｎー１番地へ、１番地の各データをｋ番地
から２ｋー１番地へ・・・というように配置する。但し
ｋ≧ｎとする。一方、各不揮発性メモリとこのメモリ空
間との間では、メモリ空間の（ｊ−１）ｋ番地以降を不
揮発性メモリ２ｊの０番地以降に対応づける（ｊ＝１〜
ｍ）。このようにすれば、メモリ空間の０〜ｋ−１番地
は不揮発性メモリ２１へ、ｋ〜ｋ＋ｎ−１番地は不揮発
性メモリ２２へ等という対応になり、アドレス変換回路
７はこの対応づけを行うようにその内容を設定してお
く。
【００１２】以上のようなメモリ空間を用いたときのバ
ックアップ動作は次のようになる。まず電源切断時に電
源動作検出回路５より電源動作検出信号ｆ1が送られる
と、これを受けたメモリ退避信号発生回路６は、メモリ
退避信号ｇ1をマイクロプロセッサ１へ送る。メモリ退
避信号ｇ1を受けたマイクロプロセッサ１が揮発性メモ
リ１１のデータ退避処理を始めると、まず揮発性メモリ
１１の０番地をアドレス変換回路７へ送る。これに対応
して、図１で示したように不揮発性メモリ２１のアドレ
スが変換回路７から出力され、不揮発性メモリ２１のラ
ッチへ当該退避データがライトパルスタイムの間にラッ
チされ、その後ライトタイムに入る。一方、マイクロプ
ロセッサ１は、上記ライトタイムの経過を待たずにすぐ
に揮発性メモリ１１の１番地のアドレスをアドレス変換
回路７へ送り、同回路７はこれに対するアドレスとして
不揮発性メモリ２２のアドレスを出力する。これによっ
て不揮発性メモリ２２の当該退避データのラッチとライ
ト動作が始められる。以下同様にして、退避データが順
に不揮発性メモリ２３、２４・・・へと１つづつ送られ
るから、複数の不揮発性メモリへの書き込み動作が並行
して行われ、従来のように１データづつ１つの不揮発性
メモリへシリアルに書き込むのと比べて大幅に退避処理
の時間を短縮できる。また、不揮発性メモリへの書き込
みを電源切断時のみとすれば、不揮発性メモリの寿命も
充分確保できる。
ックアップ動作は次のようになる。まず電源切断時に電
源動作検出回路５より電源動作検出信号ｆ1が送られる
と、これを受けたメモリ退避信号発生回路６は、メモリ
退避信号ｇ1をマイクロプロセッサ１へ送る。メモリ退
避信号ｇ1を受けたマイクロプロセッサ１が揮発性メモ
リ１１のデータ退避処理を始めると、まず揮発性メモリ
１１の０番地をアドレス変換回路７へ送る。これに対応
して、図１で示したように不揮発性メモリ２１のアドレ
スが変換回路７から出力され、不揮発性メモリ２１のラ
ッチへ当該退避データがライトパルスタイムの間にラッ
チされ、その後ライトタイムに入る。一方、マイクロプ
ロセッサ１は、上記ライトタイムの経過を待たずにすぐ
に揮発性メモリ１１の１番地のアドレスをアドレス変換
回路７へ送り、同回路７はこれに対するアドレスとして
不揮発性メモリ２２のアドレスを出力する。これによっ
て不揮発性メモリ２２の当該退避データのラッチとライ
ト動作が始められる。以下同様にして、退避データが順
に不揮発性メモリ２３、２４・・・へと１つづつ送られ
るから、複数の不揮発性メモリへの書き込み動作が並行
して行われ、従来のように１データづつ１つの不揮発性
メモリへシリアルに書き込むのと比べて大幅に退避処理
の時間を短縮できる。また、不揮発性メモリへの書き込
みを電源切断時のみとすれば、不揮発性メモリの寿命も
充分確保できる。
【００１３】図４は、アドレス変換回路７の具体的変換
対応図を示す。アドレス変換回路７のアドレス空間とは
マイクロプロセッサ（ＭＰＵ）１によって支配されるア
ドレス空間を意味する。簡単のため揮発性メモリ１１、
１２、…、１ｎは、それぞれＮ個アドレス＃０、＃１、
…、＃（Ｎ−１）を有し、不揮発性メモリ２１、２２、
…、Ｎは、それぞれｎ個のアドレス＃０、＃１、…、＃
（ｎ−１）を有するとする。更に、揮発性メモリの１ワ
ードのデータ長と不揮発性メモリの１ワードのデータ長
は同じとする。
対応図を示す。アドレス変換回路７のアドレス空間とは
マイクロプロセッサ（ＭＰＵ）１によって支配されるア
ドレス空間を意味する。簡単のため揮発性メモリ１１、
１２、…、１ｎは、それぞれＮ個アドレス＃０、＃１、
…、＃（Ｎ−１）を有し、不揮発性メモリ２１、２２、
…、Ｎは、それぞれｎ個のアドレス＃０、＃１、…、＃
（ｎ−１）を有するとする。更に、揮発性メモリの１ワ
ードのデータ長と不揮発性メモリの１ワードのデータ長
は同じとする。
【００１４】この条件下で、アドレス変換回路７でのＡ
とＢとの対応関係（ＲＯＭ内容）を以下に設定する。但
し、＃０（１１）との表現は、メモリ１１のアドレス＃
０を指示するものとする。
とＢとの対応関係（ＲＯＭ内容）を以下に設定する。但
し、＃０（１１）との表現は、メモリ１１のアドレス＃
０を指示するものとする。
【００１５】更に、アドレス変換７の変換出力Ｂは、上
位数ビットが不揮発性メモリ２１、２２、…、２Ｎの指
定ビットであり、下位数ビットが不揮発性メモリ２１、
２２、…、２Ｎのアドレス指定する。例えば、Ｎ＝８で
あれば、上位数ビットとは上位３ビットでよい。かくし
て、アドレス変換回路７の変換出力Ｂをみれば、どの不
揮発性メモリの、どのアドレスを指定した出力であるか
がわかる。
位数ビットが不揮発性メモリ２１、２２、…、２Ｎの指
定ビットであり、下位数ビットが不揮発性メモリ２１、
２２、…、２Ｎのアドレス指定する。例えば、Ｎ＝８で
あれば、上位数ビットとは上位３ビットでよい。かくし
て、アドレス変換回路７の変換出力Ｂをみれば、どの不
揮発性メモリの、どのアドレスを指定した出力であるか
がわかる。
【００１６】次に、動作を説明する。ＭＰＵ１は、揮発
性メモリ１１、１２、…、１ｎのアドレスＡを以下の順
序で次々に発生する。 ＃０（１１）→＃１（１１）→＃２（１１）…→＃Ｎ（１１） →＃０（１２）→＃１（１２）→＃２（１２）…→＃Ｎ（１２） …………………………………………………………………………… →＃０（１ｎ）→＃１（１ｎ）→＃２（１ｎ）…→＃Ｎ（１ｎ） この揮発性メモリのアドレスＡは不揮発性メモリへのア
クセスとは関係なく、次々に発生するものである。上記
ＭＰＵ１から発生したアドレスＡは、対応する揮発性メ
モリへ送られると共にアドレス変換回路７へも送られ
る。アドレスＡを受けた対応揮発性メモリは、対応する
アドレスのアクセスを行ってデータを読み出す。一方、
アドレス変換回路７は、アドレスＡを受けてＲＯＭ内容
に従ってアドレスＢを出力する。アドレスＢに従って対
応する不揮発性メモリの、対応するアドレスが指定さ
れ、前記アドレスＡで読み出されたデータを、一時的ラ
ッチ後この指定したアドレスに書き込む。
性メモリ１１、１２、…、１ｎのアドレスＡを以下の順
序で次々に発生する。 ＃０（１１）→＃１（１１）→＃２（１１）…→＃Ｎ（１１） →＃０（１２）→＃１（１２）→＃２（１２）…→＃Ｎ（１２） …………………………………………………………………………… →＃０（１ｎ）→＃１（１ｎ）→＃２（１ｎ）…→＃Ｎ（１ｎ） この揮発性メモリのアドレスＡは不揮発性メモリへのア
クセスとは関係なく、次々に発生するものである。上記
ＭＰＵ１から発生したアドレスＡは、対応する揮発性メ
モリへ送られると共にアドレス変換回路７へも送られ
る。アドレスＡを受けた対応揮発性メモリは、対応する
アドレスのアクセスを行ってデータを読み出す。一方、
アドレス変換回路７は、アドレスＡを受けてＲＯＭ内容
に従ってアドレスＢを出力する。アドレスＢに従って対
応する不揮発性メモリの、対応するアドレスが指定さ
れ、前記アドレスＡで読み出されたデータを、一時的ラ
ッチ後この指定したアドレスに書き込む。
【００１７】ここで、アドレスＡは、上述したように、
メモリ１１→１２→…の順で且つ各メモリについては＃
０→＃１→…の順で作成される。このアドレスＡの発生
の仕方はシーケンシャルであり、ＭＰＵ１にとって簡単
に実現できる。一方、アドレス変換回路７では、例え
ば、メモリ１１についてみるに＃０→＃ＮのアドレスＡ
は不揮発性メモリ２１、２２、…、２Ｎの各先頭番地＃
０（２１）〜＃０（２Ｎ）にばらまかれる。即ち、ＭＰ
Ｕ１がアドレスＡとして逐次的にメモリ１１のアドレス
を発生しても、アドレス変換回路７は、同一不揮発性メ
モリを指定せずに、異なる不揮発性メモリを次々に指定
する。かくして、＃０（１１）のデータがメモリ２１の
＃０（２１）に書き込みが終了しなくても、次の＃１
（１１）のデータは別のメモリ２２の＃０（２２）に送
ることが出来る。かくして、ＭＰＵ１によるアドレスＡ
の発生及び揮発性メモリのアクセスに比べて、アクセス
動作の遅れ不揮発性メモリであっても、この遅れを考慮
することなく、揮発性メモリのアクセスが可能となり、
結果としてこの揮発性メモリのアクセス時間を生かした
不揮発性メモリへのデータの退避が可能となる。
メモリ１１→１２→…の順で且つ各メモリについては＃
０→＃１→…の順で作成される。このアドレスＡの発生
の仕方はシーケンシャルであり、ＭＰＵ１にとって簡単
に実現できる。一方、アドレス変換回路７では、例え
ば、メモリ１１についてみるに＃０→＃ＮのアドレスＡ
は不揮発性メモリ２１、２２、…、２Ｎの各先頭番地＃
０（２１）〜＃０（２Ｎ）にばらまかれる。即ち、ＭＰ
Ｕ１がアドレスＡとして逐次的にメモリ１１のアドレス
を発生しても、アドレス変換回路７は、同一不揮発性メ
モリを指定せずに、異なる不揮発性メモリを次々に指定
する。かくして、＃０（１１）のデータがメモリ２１の
＃０（２１）に書き込みが終了しなくても、次の＃１
（１１）のデータは別のメモリ２２の＃０（２２）に送
ることが出来る。かくして、ＭＰＵ１によるアドレスＡ
の発生及び揮発性メモリのアクセスに比べて、アクセス
動作の遅れ不揮発性メモリであっても、この遅れを考慮
することなく、揮発性メモリのアクセスが可能となり、
結果としてこの揮発性メモリのアクセス時間を生かした
不揮発性メモリへのデータの退避が可能となる。
【００１８】次に復電時の、バックアップデータの不揮
発性メモリから揮発性メモリへの自動転送動作の実施例
を述べる。この実施例を図５に示す。本実施例では、図
２の実施例に対して、電源動作検出回路５に復電検出機
能を持たせること、この復電での自動転送のための各種
制御機能をＭＰＵ１に持たせたことの特徴を持つ。
発性メモリから揮発性メモリへの自動転送動作の実施例
を述べる。この実施例を図５に示す。本実施例では、図
２の実施例に対して、電源動作検出回路５に復電検出機
能を持たせること、この復電での自動転送のための各種
制御機能をＭＰＵ１に持たせたことの特徴を持つ。
【００１９】電源動作検出回路５は、装置電源復電時の
定電圧Ｖｃｃの立ち上がりを素早く検出し、電源動作検
出信号ｆ2を立ち上げてＭＰＵ１及び、メモリ退避信号
発生回路６に送っている。メモリ退避信号発生回路６
は、装置電源復電時の電源動作検出信号ｆ2が立ち上が
ることを検出しメモリ退避信号ｇ2を素早く立ち上げて
ＭＰＵ１及びアドレス変換回路７へ送っている。（この
メモリ退避信号ｇ2及び前記ｇ1が立ち上がっている時、
つまり、電源投入時、電源復電時及び装置稼働作中時
は、不揮発性メモリ２１〜２ｍへの退避動作を抑制す
る）。
定電圧Ｖｃｃの立ち上がりを素早く検出し、電源動作検
出信号ｆ2を立ち上げてＭＰＵ１及び、メモリ退避信号
発生回路６に送っている。メモリ退避信号発生回路６
は、装置電源復電時の電源動作検出信号ｆ2が立ち上が
ることを検出しメモリ退避信号ｇ2を素早く立ち上げて
ＭＰＵ１及びアドレス変換回路７へ送っている。（この
メモリ退避信号ｇ2及び前記ｇ1が立ち上がっている時、
つまり、電源投入時、電源復電時及び装置稼働作中時
は、不揮発性メモリ２１〜２ｍへの退避動作を抑制す
る）。
【００２０】一方、立ち上がったメモリ退避信号ｇ2を
受けたＭＰＵ１は、揮発性メモリ１１のアドレスをアド
レス信号Ａとしてアドレス変換回路７へ送る。アドレス
信号Ａを受けたアドレス変換回路７は、アドレス信号Ｂ
を不揮発性メモリ２１〜２ｍへ送る。アドレス信号Ｂに
よりアクセスされた不揮発性メモリ２１〜２ｍは更に、
ＭＰＵ１から制御信号ｃを受けて、データ信号ｂを揮発
性メモリ２１へ送る。同様にして１２〜１ｎのアドレス
を次々にアドレス変換回路へ送ると、揮発性メモリ１１
〜１ｎへは、電源切断時に不揮発性メモリ２１〜２ｍへ
退避させたデータを、復元させることが出来る。上記の
ように揮発性メモリ１１〜１ｎへ復元されたデータを出
力データｅとしてＣＲＴ４へ出力させる。
受けたＭＰＵ１は、揮発性メモリ１１のアドレスをアド
レス信号Ａとしてアドレス変換回路７へ送る。アドレス
信号Ａを受けたアドレス変換回路７は、アドレス信号Ｂ
を不揮発性メモリ２１〜２ｍへ送る。アドレス信号Ｂに
よりアクセスされた不揮発性メモリ２１〜２ｍは更に、
ＭＰＵ１から制御信号ｃを受けて、データ信号ｂを揮発
性メモリ２１へ送る。同様にして１２〜１ｎのアドレス
を次々にアドレス変換回路へ送ると、揮発性メモリ１１
〜１ｎへは、電源切断時に不揮発性メモリ２１〜２ｍへ
退避させたデータを、復元させることが出来る。上記の
ように揮発性メモリ１１〜１ｎへ復元されたデータを出
力データｅとしてＣＲＴ４へ出力させる。
【００２１】尚、揮発性メモリを持たずに直接不揮発性
メモリを使用してマイクロプロセッサのプログラムを実
行する場合でも、本発明を適用すれば、書き込み時間を
大幅に短縮できる。
メモリを使用してマイクロプロセッサのプログラムを実
行する場合でも、本発明を適用すれば、書き込み時間を
大幅に短縮できる。
【００２２】
【発明の効果】本発明によれば、１つの不揮発性メモリ
内でのメモリセルへの書込み時間（ライトタイム）を待
つことなく次の不揮発性メモリへの書き込みが行え、不
揮発性メモリへの実効的な書き込み時間を大幅に短縮で
き、バックアップ時のデータ消失を防止できる。
内でのメモリセルへの書込み時間（ライトタイム）を待
つことなく次の不揮発性メモリへの書き込みが行え、不
揮発性メモリへの実効的な書き込み時間を大幅に短縮で
き、バックアップ時のデータ消失を防止できる。
【図１】本発明の特徴とするメモリ空間の対応づけの一
実施例を示す図である。
実施例を示す図である。
【図２】本発明の方法を適用した処理装置の一実施例を
示すブロック図である。
示すブロック図である。
【図３】アドレス変換回路の説明図である。
【図４】本発明のアドレス変換回路の具体例を示す図で
ある。
ある。
【図５】本発明の処理装置の他の実施例図である。
【図６】従来のメモリ空間の配置例図である。
１ マイクロプロセッサ １１〜１ｎ 揮発性メモリ ２１〜２ｍ 不揮発性メモリ ５ 電源動作検出回路 ６ メモリ退避信号発生回路 ７ アドレス変換回路
Claims (9)
- 【請求項１】 複数個の不揮発性メモリへ処理装置内の
揮発性メモリから複数のデータを書き込むための不揮発
性メモリ制御方法において、揮発性メモリの連続したア
ドレスを順次上記不揮発性メモリ内のアドレスに対応づ
けるようにアドレス変換を行い、これにより揮発性メモ
リの連続したアドレスのデータを上記不揮発性メモリへ
書き込むことを特徴とする不揮発性メモリ制御方法。 - 【請求項２】 前記不揮発性メモリへの書き込みは、処
理装置の電源がオフとなったときにのみ行われることを
特徴とする請求項１記載の不揮発性メモリ制御方法。 - 【請求項３】 複数個の不揮発性メモリから処理装置内
の揮発性メモリへ複数のデータを書き込むための不揮発
性メモリ制御方法において、揮発性メモリの連続したア
ドレスを順次上記不揮発性メモリ内のアドレスに対応づ
けるようにアドレス変換を行い、これにより不揮発性メ
モリのアドレスのデータを上記揮発性メモリの連続した
アドレスへ書き込むことを特徴とする不揮発性メモリ制
御方法。 - 【請求項４】 前記揮発性メモリへの書き込みは、処理
装置の電源がオンとなったときにのみ行われることを特
徴とする請求項３記載の不揮発性メモリ制御方法。 - 【請求項５】 複数個の不揮発性メモリへ処理装置内の
揮発性メモリから複数のデータを書き込むための不揮発
性メモリ制御方法において、（イ）処理装置の電源オフ
時に、揮発性メモリの連続したアドレスを順次上記不揮
発性メモリ内のアドレスに対応づけるようにアドレス変
換を行い、これにより揮発性メモリの連続したアドレス
のデータを上記不揮発性メモリへ書き込み、（ロ）処理
装置の電源復帰時に、揮発性メモリの連続したアドレス
を順次上記不揮発性メモリ内のアドレスに対応づけるよ
うにアドレス変換を行い、これにより不揮発性メモリの
連続したアドレスのデータを読み出し、上記揮発性メモ
リのアドレスへ書き込んでなることを特徴とする不揮発
性メモリ制御方法。 - 【請求項６】 複数個の不揮発性メモリへ処理装置内の
揮発性メモリから複数のデータを書き込むための不揮発
性メモリ制御装置において、揮発性メモリの連続したア
ドレスを順次別の不揮発性メモリ内のアドレスに対応づ
けるようにアドレス変換するアドレス変換手段と、揮発
性メモリの連続したアドレスのデータを順次上記アドレ
ス変換手段により定められる別の不揮発性メモリへ書き
込み手段と、より成ることを特徴とする不揮発性メモリ
制御装置。 - 【請求項７】 複数個の不揮発性メモリと、処理装置内
の揮発性メモリと、その電源がオフとなったことを検出
する検出手段と、揮発性メモリの連続したアドレスを順
次上記不揮発性メモリ内のアドレスに対応づけるように
アドレス変換するアドレス変換手段と、上記検出手段で
電源のオフが検出されたとき、揮発性メモリの連続した
アドレスのデータを順次上記アドレス変換手段により定
められる別の不揮発性メモリへ書き込む書き込み手段
と、より成ることを特徴とする不揮発性メモリ制御装
置。 - 【請求項８】 複数個の不揮発性メモリから処理装置内
の揮発性メモリへ複数のデータを書き込むための不揮発
性メモリ制御装置において、揮発性メモリの連続したア
ドレスを順次別の不揮発性メモリ内のアドレスに対応づ
けるようにアドレス変換するアドレス変換手段と、不揮
発性メモリの上記アドレスのデータを揮発性メモリの連
続したアドレスへ書き込み手段と、より成ることを特徴
とする不揮発性メモリ制御装置。 - 【請求項９】 複数個の不揮発性メモリと、処理装置内
の揮発性メモリと、その電源がオフ又はオンとなったこ
とを検出する検出手段と、揮発性メモリの連続したアド
レスを順次上記不揮発性メモリ内のアドレスに対応づけ
るようにアドレス変換するアドレス変換手段と、上記検
出手段で電源のオフが検出されたとき、揮発性メモリの
連続したアドレスのデータを順次上記アドレス変換手段
により定められる別の不揮発性メモリへ書き込む書き込
み手段と、上記検出手段で電源のオンが検出されたと
き、揮発性メモリの連続したアドレスを入力としてアド
レス変換手段により得られた不揮発性メモリのアドレス
をアクセスしてデータを読み出し、このデータを上記連
続した揮発性メモリのアドレスへ書き込む手段と、より
成る不揮発性メモリ制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28565391A JPH05100965A (ja) | 1991-10-04 | 1991-10-04 | 不揮発性メモリ制御方法及び装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28565391A JPH05100965A (ja) | 1991-10-04 | 1991-10-04 | 不揮発性メモリ制御方法及び装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05100965A true JPH05100965A (ja) | 1993-04-23 |
Family
ID=17694326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28565391A Pending JPH05100965A (ja) | 1991-10-04 | 1991-10-04 | 不揮発性メモリ制御方法及び装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05100965A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013080299A1 (ja) * | 2011-11-29 | 2013-06-06 | 富士通株式会社 | データ管理装置、データコピー方法、およびプログラム |
-
1991
- 1991-10-04 JP JP28565391A patent/JPH05100965A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013080299A1 (ja) * | 2011-11-29 | 2013-06-06 | 富士通株式会社 | データ管理装置、データコピー方法、およびプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8001319B2 (en) | Semiconductor storage device | |
| US6457092B1 (en) | Semiconductor disk storage apparatus including a plurality of flash memories and a buffer memory to continuously write data responsive to first and second write commands | |
| TWI246657B (en) | System and method for booting by use of a flash memory | |
| JP4901285B2 (ja) | 読み出し性能を向上させることができるメモリカード | |
| JP4034971B2 (ja) | メモリコントローラおよびメモリシステム装置 | |
| WO2003067605A1 (en) | Non-volatile storage device and control method thereof | |
| JP2004295865A (ja) | 自動ブーティングシステム及び自動ブーティング方法 | |
| JP3875139B2 (ja) | 不揮発性半導体記憶装置、そのデータ書き込み制御方法およびプログラム | |
| JPWO2006067923A1 (ja) | メモリコントローラ、不揮発性記憶装置、不揮発性記憶システム及びメモリ制御方法 | |
| US5339402A (en) | System for connecting an IC memory card to a central processing unit of a computer | |
| JP3768088B2 (ja) | メモリカード装置 | |
| JPH03252993A (ja) | Ｅ↑２ｐｒｏｍの情報書込み装置 | |
| JPH0648452B2 (ja) | マイクロコンピュータ | |
| JPH07153284A (ja) | 不揮発性半導体記憶装置及びその制御方法 | |
| JPH05100965A (ja) | 不揮発性メモリ制御方法及び装置 | |
| JP3494676B2 (ja) | 不揮発性半導体記憶装置とデータ書換／読出方法 | |
| JP4701807B2 (ja) | メモリコントローラ、不揮発性記憶装置及び不揮発性記憶システム | |
| JP2009276883A (ja) | 半導体補助記憶装置 | |
| JPH06162786A (ja) | フラッシュメモリを用いた情報処理装置 | |
| JPH0844622A (ja) | 情報処理装置 | |
| JP2000148583A (ja) | 半導体記憶装置 | |
| JPH0765591A (ja) | 情報処理装置 | |
| JP3125526B2 (ja) | 記憶装置 | |
| JP2513421B2 (ja) | 記憶装置 | |
| JPH10240633A (ja) | メモリシステム及びメモリカード |