JPH05102035A - 半導体結晶の成長方法 - Google Patents
半導体結晶の成長方法Info
- Publication number
- JPH05102035A JPH05102035A JP28570291A JP28570291A JPH05102035A JP H05102035 A JPH05102035 A JP H05102035A JP 28570291 A JP28570291 A JP 28570291A JP 28570291 A JP28570291 A JP 28570291A JP H05102035 A JPH05102035 A JP H05102035A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- amorphous semiconductor
- single crystal
- light
- excimer laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【目的】 本発明は、エキシマレーザ光照射によって非
晶質半導体層の所定の領域に結晶成長させる核を発生さ
せることで、低温固相アニール処理を開始してから結晶
成長を始めるまでの時間を短縮してスループットの向上
を図る。 【構成】 第１の工程で、基板１１上の非晶質半導体層
１３の上面に遮光性マスク１７を形成する。次いで第２
の工程で、遮光性マスク１７を用いて、当該非晶質半導
体層１３にエキシマレーザ光３１を照射し、照射領域に
結晶成長させる核１８を発生させる。続いて第３の工程
で、低温固相アニール処理を施すことで、当該非晶質半
導体層１３に発生させた核１８より結晶を成長させて単
結晶領域１９，２０を形成する。
晶質半導体層の所定の領域に結晶成長させる核を発生さ
せることで、低温固相アニール処理を開始してから結晶
成長を始めるまでの時間を短縮してスループットの向上
を図る。 【構成】 第１の工程で、基板１１上の非晶質半導体層
１３の上面に遮光性マスク１７を形成する。次いで第２
の工程で、遮光性マスク１７を用いて、当該非晶質半導
体層１３にエキシマレーザ光３１を照射し、照射領域に
結晶成長させる核１８を発生させる。続いて第３の工程
で、低温固相アニール処理を施すことで、当該非晶質半
導体層１３に発生させた核１８より結晶を成長させて単
結晶領域１９，２０を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、ＳＯＩ基板やＳＯＳ基
板等の非晶質シリコン層を結晶化する半導体結晶の成長
方法に関する。
板等の非晶質シリコン層を結晶化する半導体結晶の成長
方法に関する。
【０００２】
【従来の技術】高抵抗負荷型のスタティックＲＡＭ（以
下ＳＲＡＭと記す）では、多結晶シリコンで形成した負
荷型メモリセルが用いられている。しかしながら高抵抗
負荷型のＳＲＡＭは、動作マージン，信頼性，スタンバ
イ電流等を十分に確保することが困難である。そこで上
記問題点を解決するために、膜質の均一性に優れた多結
晶シリコンに形成した薄膜トランジスタを負荷素子に用
いた積層型ＳＲＡＭが提案されている。多結晶シリコン
の形成方法として、通常の化学的気相成長法、またはラ
ンダム固相成長法等が提案されている。特にランダム固
相成長法では、結晶粒の粒径が１μｍ以上に大粒径化さ
せた多結晶シリコン層を形成することが可能である。ま
た選択的に形成した単結晶領域に薄膜トランジスタを形
成する方法も提案されている。次に選択的に単結晶領域
を形成する方法を、図３の形成工程図により説明する。
図の（１）に示すように、酸化シリコン層５１上の多結
晶シリコン層５２に低ドーズ量でシリコン（Ｓｉ+ ）を
イオン注入する。続いて図の（２）に示す如く、多結晶
シリコン層５２の上面にレジストマスク５３を形成し、
レジストマスク５３で覆われていない多結晶シリコン層
５２に高ドーズ量でシリコン（Ｓｉ+ ）を選択的にイオ
ン注入する。その後レジストマスク５３を除去して、図
の（３）に示すように、低温固相成長法によりシリコン
を高濃度にイオン注入した領域を中心にして結晶を成長
させ、単結晶シリコン領域５４を形成する。
下ＳＲＡＭと記す）では、多結晶シリコンで形成した負
荷型メモリセルが用いられている。しかしながら高抵抗
負荷型のＳＲＡＭは、動作マージン，信頼性，スタンバ
イ電流等を十分に確保することが困難である。そこで上
記問題点を解決するために、膜質の均一性に優れた多結
晶シリコンに形成した薄膜トランジスタを負荷素子に用
いた積層型ＳＲＡＭが提案されている。多結晶シリコン
の形成方法として、通常の化学的気相成長法、またはラ
ンダム固相成長法等が提案されている。特にランダム固
相成長法では、結晶粒の粒径が１μｍ以上に大粒径化さ
せた多結晶シリコン層を形成することが可能である。ま
た選択的に形成した単結晶領域に薄膜トランジスタを形
成する方法も提案されている。次に選択的に単結晶領域
を形成する方法を、図３の形成工程図により説明する。
図の（１）に示すように、酸化シリコン層５１上の多結
晶シリコン層５２に低ドーズ量でシリコン（Ｓｉ+ ）を
イオン注入する。続いて図の（２）に示す如く、多結晶
シリコン層５２の上面にレジストマスク５３を形成し、
レジストマスク５３で覆われていない多結晶シリコン層
５２に高ドーズ量でシリコン（Ｓｉ+ ）を選択的にイオ
ン注入する。その後レジストマスク５３を除去して、図
の（３）に示すように、低温固相成長法によりシリコン
を高濃度にイオン注入した領域を中心にして結晶を成長
させ、単結晶シリコン領域５４を形成する。
【０００３】
【発明が解決しようとする課題】しかしながら、通常の
化学的気相成長法による多結晶シリコン膜の形成方法で
は、大きな結晶粒を形成しようとすると膜質の均一性に
優れかつ低リークで高移動度を有する多結晶シリコン膜
を形成することが困難である。ランダム固相成長法で
は、結晶を選択的に成長させることが難しいので、トラ
ンジスタのチャネルが結晶粒界にかかることがある。こ
の場合には、リーク電流やしきい電圧にばらつきが生じ
て、トランジスタの信頼性が低下する。また選択的に単
結晶シリコン領域を形成する方法では、低温固相成長処
理を開始してから結晶が成長を始めるまでに数時間かか
るので、スループットが低い。さらにＳＯＩ基板を形成
する方法として、アルゴンイオンレーザを照射して結晶
化する方法，ＳＩＭＯＸ法またはゾーンメルト法等が提
案されているが、いずれも再現性が悪く、スループット
も低い。
化学的気相成長法による多結晶シリコン膜の形成方法で
は、大きな結晶粒を形成しようとすると膜質の均一性に
優れかつ低リークで高移動度を有する多結晶シリコン膜
を形成することが困難である。ランダム固相成長法で
は、結晶を選択的に成長させることが難しいので、トラ
ンジスタのチャネルが結晶粒界にかかることがある。こ
の場合には、リーク電流やしきい電圧にばらつきが生じ
て、トランジスタの信頼性が低下する。また選択的に単
結晶シリコン領域を形成する方法では、低温固相成長処
理を開始してから結晶が成長を始めるまでに数時間かか
るので、スループットが低い。さらにＳＯＩ基板を形成
する方法として、アルゴンイオンレーザを照射して結晶
化する方法，ＳＩＭＯＸ法またはゾーンメルト法等が提
案されているが、いずれも再現性が悪く、スループット
も低い。
【０００４】本発明は、品質に優れた単結晶領域を選択
的に形成する半導体結晶の成長方法を提供することを目
的とする。
的に形成する半導体結晶の成長方法を提供することを目
的とする。
【０００５】
【課題を解決するための手段】本発明は、上記目的を達
成するためになされた半導体結晶の成長方法である。す
なわち、第１の工程で、基板上の非晶質半導体層の上面
に遮光性マスクを形成する。次いで第２の工程で、遮光
性マスクを用いて、当該非晶質半導体層にエキシマレー
ザ光を照射して結晶成長させる核を発生させる。続いて
第３の工程で、低温固相アニール処理を施すことで、当
該非晶質半導体層に発生させた核より結晶を成長させて
単結晶領域を形成する。
成するためになされた半導体結晶の成長方法である。す
なわち、第１の工程で、基板上の非晶質半導体層の上面
に遮光性マスクを形成する。次いで第２の工程で、遮光
性マスクを用いて、当該非晶質半導体層にエキシマレー
ザ光を照射して結晶成長させる核を発生させる。続いて
第３の工程で、低温固相アニール処理を施すことで、当
該非晶質半導体層に発生させた核より結晶を成長させて
単結晶領域を形成する。
【０００６】
【作用】上記半導体結晶の成長方法では、非晶質半導体
層の上面に遮光性マスクを形成し、当該遮光性マスクを
用いて単結晶領域を形成しようとする非晶質半導体層の
部分にエキシマレーザ光照射を照射することにより、結
晶成長させる核を発生させる。その後低温固相成長を施
すことによって、核より結晶を成長させて、単結晶領域
を形成する。
層の上面に遮光性マスクを形成し、当該遮光性マスクを
用いて単結晶領域を形成しようとする非晶質半導体層の
部分にエキシマレーザ光照射を照射することにより、結
晶成長させる核を発生させる。その後低温固相成長を施
すことによって、核より結晶を成長させて、単結晶領域
を形成する。
【０００７】
【実施例】本発明の実施例を図１に示す単結晶領域の形
成工程図により説明する。図（１）に示すように、例え
ば低圧の化学的気相成長法によって、シリコンよりなる
基板１１の上面に酸化シリコン（ＳｉＯ2 ）の絶縁膜１
２を成膜する。続いてモノシラン（ＳｉＨ4 ）またはジ
シラン（Ｓｉ2Ｈ6 ）を反応ガスに用いた低圧の化学的
気相成長法またはプラズマによる化学的気相成長法等に
よって、絶縁膜１２の上面にアモルファスシリコンの非
晶質半導体層１３を例えば４０ｎｍの厚さに成膜する。
なおこのときの成膜温度は４５０℃以下に設定する。
成工程図により説明する。図（１）に示すように、例え
ば低圧の化学的気相成長法によって、シリコンよりなる
基板１１の上面に酸化シリコン（ＳｉＯ2 ）の絶縁膜１
２を成膜する。続いてモノシラン（ＳｉＨ4 ）またはジ
シラン（Ｓｉ2Ｈ6 ）を反応ガスに用いた低圧の化学的
気相成長法またはプラズマによる化学的気相成長法等に
よって、絶縁膜１２の上面にアモルファスシリコンの非
晶質半導体層１３を例えば４０ｎｍの厚さに成膜する。
なおこのときの成膜温度は４５０℃以下に設定する。
【０００８】また上記工程において、化学的気相成長法
によって基板１１の上面に多結晶シリコン層を形成し、
その後形成した多結晶シリコン層にシリコン（Ｓｉ+ ）
をイオン注入し、多結晶シリコン層を非晶質化して非晶
質半導体層１３を形成してもよい。あるいは、基板１１
の上面に酸化シリコンの絶縁膜１２を形成しないで、基
板１１を石英ガラスで形成し、この基板１１に上記同様
に化学的気相成長法によって非晶質シリコンよりなる非
晶質半導体層１３を成膜することも可能である。
によって基板１１の上面に多結晶シリコン層を形成し、
その後形成した多結晶シリコン層にシリコン（Ｓｉ+ ）
をイオン注入し、多結晶シリコン層を非晶質化して非晶
質半導体層１３を形成してもよい。あるいは、基板１１
の上面に酸化シリコンの絶縁膜１２を形成しないで、基
板１１を石英ガラスで形成し、この基板１１に上記同様
に化学的気相成長法によって非晶質シリコンよりなる非
晶質半導体層１３を成膜することも可能である。
【０００９】次いで図の（２）に示す第１の工程で、例
えば化学的気相成長法によって、非晶質半導体層１３の
上面におよそ５００ｎｍの厚さの酸化シリコン膜１４と
およそ１００ｎｍの厚さのシリコン膜１５とを積層状態
に成膜する。なお酸化シリコン膜１４は、エキシマレー
ザ光を照射することによりシリコン膜１５で熱変換され
たエキシマレーザ光の熱を十分に逃がす作用をする厚さ
に形成される。またシリコン膜１５の厚さは、エキシマ
レーザ光が透過しない厚さであれば１００ｎｍに限定さ
れない。通常８０ｎｍの厚さがあればエキシマレーザ光
は透過しないので、８０ｎｍ以上の厚さに形成する。
えば化学的気相成長法によって、非晶質半導体層１３の
上面におよそ５００ｎｍの厚さの酸化シリコン膜１４と
およそ１００ｎｍの厚さのシリコン膜１５とを積層状態
に成膜する。なお酸化シリコン膜１４は、エキシマレー
ザ光を照射することによりシリコン膜１５で熱変換され
たエキシマレーザ光の熱を十分に逃がす作用をする厚さ
に形成される。またシリコン膜１５の厚さは、エキシマ
レーザ光が透過しない厚さであれば１００ｎｍに限定さ
れない。通常８０ｎｍの厚さがあればエキシマレーザ光
は透過しないので、８０ｎｍ以上の厚さに形成する。
【００１０】その後通常のホトリソグラフィーによっ
て、シリコン膜１５の上面にレジストでエッチングマス
ク（図示せず）を形成する。次いでこのエッチングマス
クを用いて、例えば反応性イオンエッチングによって、
シリコン膜１５と酸化シリコン膜１４とを異方性エッチ
ングし、２点鎖線で示す部分を除去する。そしてシリコ
ン膜１５と酸化シリコン膜１４とにスルーホール１６を
設けた、遮光性マスク１７を形成する。スルーホール１
６は、結晶成長させようとする領域の中心に形成され、
その径の大きさは最大０．８μｍより小さい径で形成さ
れる。径の大きさを０．８μｍ以上に形成した場合に
は、後述する低温固相成長処理において結晶成長した部
分が多結晶シリコンになる。
て、シリコン膜１５の上面にレジストでエッチングマス
ク（図示せず）を形成する。次いでこのエッチングマス
クを用いて、例えば反応性イオンエッチングによって、
シリコン膜１５と酸化シリコン膜１４とを異方性エッチ
ングし、２点鎖線で示す部分を除去する。そしてシリコ
ン膜１５と酸化シリコン膜１４とにスルーホール１６を
設けた、遮光性マスク１７を形成する。スルーホール１
６は、結晶成長させようとする領域の中心に形成され、
その径の大きさは最大０．８μｍより小さい径で形成さ
れる。径の大きさを０．８μｍ以上に形成した場合に
は、後述する低温固相成長処理において結晶成長した部
分が多結晶シリコンになる。
【００１１】その後図の（３）に示すように、上記エッ
チングマスクを、例えばアッシャー処理によって除去す
る。次いで第２の工程で、遮光性マスク１７を用いて、
エキシマレーザ光３１を非晶質半導体層１３に向けて照
射する。エキシマレーザ光３１はスルーホール１６を通
過して非晶質半導体層１３に照射され、その照射部分の
非晶質半導体層１３中に核１８が発生する。照射するエ
キシマレーザ光３１のエネルギー密度は、非晶質半導体
層１３の厚さに対応して当該非晶質半導体層１３が結晶
化しないエネルギー密度（例えば非晶質半導体層１３の
厚さが４０ｎｍの場合にはおよそ１３０ｍＪ／ｃｍ2 ）
に設定される。
チングマスクを、例えばアッシャー処理によって除去す
る。次いで第２の工程で、遮光性マスク１７を用いて、
エキシマレーザ光３１を非晶質半導体層１３に向けて照
射する。エキシマレーザ光３１はスルーホール１６を通
過して非晶質半導体層１３に照射され、その照射部分の
非晶質半導体層１３中に核１８が発生する。照射するエ
キシマレーザ光３１のエネルギー密度は、非晶質半導体
層１３の厚さに対応して当該非晶質半導体層１３が結晶
化しないエネルギー密度（例えば非晶質半導体層１３の
厚さが４０ｎｍの場合にはおよそ１３０ｍＪ／ｃｍ2 ）
に設定される。
【００１２】続いて図の（４）に示すように、遮光性マ
スク１７〔図１の（３）参照〕をウェットエッチングま
たはプラズマエッチング等の非晶質半導体層１３にダメ
ージを与えない手段により除去する。次いで第３の工程
を行う。この工程では、核１８を発生した非晶質半導体
層１３を低温固相アニール処理して、発生した核１８よ
り樹枝状の結晶を成長させ、幅および長さがおよそ数μ
ｍの樹枝状の単結晶領域１９，２０を生成する。この低
温固相アニール処理は、例えば電気炉を用い、炉中を窒
素（Ｎ2 ）雰囲気にし、雰囲気の温度を６００℃にして
４０時間保持して行う。
スク１７〔図１の（３）参照〕をウェットエッチングま
たはプラズマエッチング等の非晶質半導体層１３にダメ
ージを与えない手段により除去する。次いで第３の工程
を行う。この工程では、核１８を発生した非晶質半導体
層１３を低温固相アニール処理して、発生した核１８よ
り樹枝状の結晶を成長させ、幅および長さがおよそ数μ
ｍの樹枝状の単結晶領域１９，２０を生成する。この低
温固相アニール処理は、例えば電気炉を用い、炉中を窒
素（Ｎ2 ）雰囲気にし、雰囲気の温度を６００℃にして
４０時間保持して行う。
【００１３】上記低温固相アニール処理によって生成さ
れる単結晶領域１９，２０の成長状態を図２により説明
する。まず図の（１）に、０．７μｍ径の領域にエキシ
マレーザ光（図１参照）を照射した後、低温固相アニー
ル処理を３時間行った後の結晶の成長状態を示す。図に
示すように、エキシマレーザ光を照射した領域（２点鎖
線で囲まれた部分）に結晶成長させる核（図示せず）が
発生する。この核より樹枝状の結晶２１がほぼ放射状に
成長して、単結晶領域１９，２０を形成する。そして低
温固相アニール処理をさらに続けた場合を図の（２）に
示す。この場合には、上記樹枝状の結晶２１がさらに成
長して、一つの核より結晶成長した単結晶領域１９は隣
接する単結晶領域２０に接触する状態になるまで成長す
る。このとき単結晶領域１９，２０とが接する部分は結
晶粒界２２になる。
れる単結晶領域１９，２０の成長状態を図２により説明
する。まず図の（１）に、０．７μｍ径の領域にエキシ
マレーザ光（図１参照）を照射した後、低温固相アニー
ル処理を３時間行った後の結晶の成長状態を示す。図に
示すように、エキシマレーザ光を照射した領域（２点鎖
線で囲まれた部分）に結晶成長させる核（図示せず）が
発生する。この核より樹枝状の結晶２１がほぼ放射状に
成長して、単結晶領域１９，２０を形成する。そして低
温固相アニール処理をさらに続けた場合を図の（２）に
示す。この場合には、上記樹枝状の結晶２１がさらに成
長して、一つの核より結晶成長した単結晶領域１９は隣
接する単結晶領域２０に接触する状態になるまで成長す
る。このとき単結晶領域１９，２０とが接する部分は結
晶粒界２２になる。
【００１４】上記のようにして形成された単結晶領域１
９，２０は、膜質の均一性に優れていてかつ低リークで
高キャリア移動度を有する。また非晶質半導体層１３の
所望の位置に単結晶領域１９，２０を形成することがで
きるので、非晶質半導体層１３にトランジスタ（図示せ
ず）を形成する場合には、トランジスタのチャネル層を
上記単結晶領域１９，２０内に形成することが可能にな
る。
９，２０は、膜質の均一性に優れていてかつ低リークで
高キャリア移動度を有する。また非晶質半導体層１３の
所望の位置に単結晶領域１９，２０を形成することがで
きるので、非晶質半導体層１３にトランジスタ（図示せ
ず）を形成する場合には、トランジスタのチャネル層を
上記単結晶領域１９，２０内に形成することが可能にな
る。
【００１５】このように上記単結晶領域１９，２０をト
ランジスタのチャネル層として用いた場合には、キャリ
ア移動度μが高くなる。因みに薄膜トランジスタの場合
にはμの値が１００ｃｍ2 ／Ｖｓ程度になる。このた
め、トランスコンダクタンスｇｍが大きくなる。よって
リーク電流が少なくなる。また、チャネル層には結晶粒
界が存在しないので、リーク電流やしきい電圧Ｖｔｈの
ばらつきが小さくなる。さらに結晶化する際の熱処理温
度が６００℃以下なので、低温化プロセスが可能にな
る。
ランジスタのチャネル層として用いた場合には、キャリ
ア移動度μが高くなる。因みに薄膜トランジスタの場合
にはμの値が１００ｃｍ2 ／Ｖｓ程度になる。このた
め、トランスコンダクタンスｇｍが大きくなる。よって
リーク電流が少なくなる。また、チャネル層には結晶粒
界が存在しないので、リーク電流やしきい電圧Ｖｔｈの
ばらつきが小さくなる。さらに結晶化する際の熱処理温
度が６００℃以下なので、低温化プロセスが可能にな
る。
【００１６】
【発明の効果】以上、説明したように本発明によれば、
エキシマレーザ光照射によって非晶質半導体層に核を発
生させることができるので、核発生の時間が短縮でき、
結晶化のスループットが向上する。また遮光性マスクを
形成して、結晶化したい非晶質半導体層の部分にのみエ
キシマレーザ光を照射するので、選択的に単結晶領域を
形成することが可能になる。よって、トランジスタのチ
ャネル層を形成する領域に単結晶領域を形成することが
可能になる。この結果、チャネル層には結晶粒界が存在
しなくなるのでリーク電流が大幅に低減され、移動度が
高くなり、しきい電圧のばらつきが小さくなる。よっ
て、トランジスタの信頼性の向上が図れる。
エキシマレーザ光照射によって非晶質半導体層に核を発
生させることができるので、核発生の時間が短縮でき、
結晶化のスループットが向上する。また遮光性マスクを
形成して、結晶化したい非晶質半導体層の部分にのみエ
キシマレーザ光を照射するので、選択的に単結晶領域を
形成することが可能になる。よって、トランジスタのチ
ャネル層を形成する領域に単結晶領域を形成することが
可能になる。この結果、チャネル層には結晶粒界が存在
しなくなるのでリーク電流が大幅に低減され、移動度が
高くなり、しきい電圧のばらつきが小さくなる。よっ
て、トランジスタの信頼性の向上が図れる。
【図１】実施例の単結晶領域の形成工程図である。
【図２】低温固相アニール処理における結晶成長の説明
図である。
図である。
【図３】従来例の結晶成長方法の説明図である。
１１ 基板 １３ 非晶質半導体層 １７ 遮光性マスク １８ 核 １９ 単結晶領域 ２０ 単結晶領域 ３１ エキシマレーザ光
Claims (1)
- 【請求項１】 基板上の非晶質半導体層の上面に遮光性
マスクを形成する第１の工程と、 前記遮光性マスクを用いて前記非晶質半導体層にエキシ
マレーザ光を照射することで、当該非晶質半導体層に結
晶成長させるための核を発生させる第２の工程と、 前記非晶質半導体層に低温固相アニール処理を施すこと
により、前記発生させた核より結晶を成長させて、当該
非晶質半導体層に単結晶領域を形成する第３の工程とに
よりなることを特徴とする半導体結晶の成長方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28570291A JPH05102035A (ja) | 1991-10-04 | 1991-10-04 | 半導体結晶の成長方法 |
| US07/954,341 US5373803A (en) | 1991-10-04 | 1992-09-30 | Method of epitaxial growth of semiconductor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28570291A JPH05102035A (ja) | 1991-10-04 | 1991-10-04 | 半導体結晶の成長方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05102035A true JPH05102035A (ja) | 1993-04-23 |
Family
ID=17694922
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28570291A Pending JPH05102035A (ja) | 1991-10-04 | 1991-10-04 | 半導体結晶の成長方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05102035A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0730292A1 (en) | 1995-02-28 | 1996-09-04 | Fuji Xerox Co., Ltd. | Method of growing semiconductor crystal and semiconductor fabricating apparatus |
| JP2003163165A (ja) * | 2001-11-28 | 2003-06-06 | Semiconductor Energy Lab Co Ltd | 半導体装置の製造方法 |
| JP2004186199A (ja) * | 2002-11-29 | 2004-07-02 | Canon Inc | 結晶性薄膜の製造方法 |
| US7115487B2 (en) | 2001-05-31 | 2006-10-03 | Canon Kabushiki Kaisha | Crystalline thin film and process for production thereof, element employing crystalline thin film, circuit employing element, and device employing element or circuit |
| JP2008218570A (ja) * | 2007-03-01 | 2008-09-18 | Toshiba Corp | 半導体装置およびその製造方法 |
-
1991
- 1991-10-04 JP JP28570291A patent/JPH05102035A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0730292A1 (en) | 1995-02-28 | 1996-09-04 | Fuji Xerox Co., Ltd. | Method of growing semiconductor crystal and semiconductor fabricating apparatus |
| US5683935A (en) * | 1995-02-28 | 1997-11-04 | Fuji Xerox Co., Ltd. | Method of growing semiconductor crystal |
| US7115487B2 (en) | 2001-05-31 | 2006-10-03 | Canon Kabushiki Kaisha | Crystalline thin film and process for production thereof, element employing crystalline thin film, circuit employing element, and device employing element or circuit |
| JP2003163165A (ja) * | 2001-11-28 | 2003-06-06 | Semiconductor Energy Lab Co Ltd | 半導体装置の製造方法 |
| JP2004186199A (ja) * | 2002-11-29 | 2004-07-02 | Canon Inc | 結晶性薄膜の製造方法 |
| JP2008218570A (ja) * | 2007-03-01 | 2008-09-18 | Toshiba Corp | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5373803A (en) | Method of epitaxial growth of semiconductor | |
| JP3182893B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH01187814A (ja) | 薄膜半導体装置の製造方法 | |
| JPH0582442A (ja) | 多結晶半導体薄膜の製造方法 | |
| JP2917392B2 (ja) | 半導体装置の製造方法 | |
| JP3240719B2 (ja) | 半導体薄膜結晶の成長方法 | |
| JP2998330B2 (ja) | Ｓｉｍｏｘ基板及びその製造方法 | |
| JPH03280435A (ja) | 薄膜半導体装置の製造方法 | |
| JP3890270B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH04152624A (ja) | 薄膜半導体装置の製造方法 | |
| JP3221251B2 (ja) | 非晶質シリコンの結晶化方法および薄膜トランジスタの製造方法 | |
| JP3203746B2 (ja) | 半導体結晶の成長方法 | |
| JPH05198507A (ja) | 半導体作製方法 | |
| JP3203706B2 (ja) | 半導体層のアニール処理方法および薄膜トランジスタの製造方法 | |
| JP2872425B2 (ja) | 半導体デバイスの形成方法 | |
| JP3387510B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0555142A (ja) | 非晶質半導体層の結晶化方法 | |
| KR100293263B1 (ko) | 박막트랜지스터의제조방법 | |
| JP2718074B2 (ja) | 薄膜半導体層の形成方法 | |
| JP2550968B2 (ja) | 半導体薄膜の結晶化方法 | |
| JPH02140916A (ja) | 薄膜トランジスタの製造方法 | |
| JPH06177035A (ja) | 薄膜半導体装置の製造方法 | |
| JPH0637112A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0284772A (ja) | 半導体装置の製造方法 | |
| JPH11186552A (ja) | 薄膜トランジスタの製造方法 |