JPH0637112A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPH0637112A JPH0637112A JP18665392A JP18665392A JPH0637112A JP H0637112 A JPH0637112 A JP H0637112A JP 18665392 A JP18665392 A JP 18665392A JP 18665392 A JP18665392 A JP 18665392A JP H0637112 A JPH0637112 A JP H0637112A
- Authority
- JP
- Japan
- Prior art keywords
- region
- thin film
- semiconductor layer
- amorphous semiconductor
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【目的】 チャネル幅の比較的大なる薄膜トランジスタ
においても、充分そのキャリアの移動方向を横切る方向
の粒界の発生を抑制して、より確実に活性層内の膜質を
均一化してトランジスタの移動度μ等のばらつきを抑え
て、薄膜トランジスタの高性能化をはかる。 【構成】 基板１上に少なくとも非晶質半導体層３を形
成した後、非晶質半導体層３の活性領域が形成される領
域に、キャリアの移動方向と垂直な方向に延長する線状
パターンに輻射線を照射して線状に結晶成長核を形成し
た後、低温加熱により固相結晶成長して単結晶領域１４
を形成する。
においても、充分そのキャリアの移動方向を横切る方向
の粒界の発生を抑制して、より確実に活性層内の膜質を
均一化してトランジスタの移動度μ等のばらつきを抑え
て、薄膜トランジスタの高性能化をはかる。 【構成】 基板１上に少なくとも非晶質半導体層３を形
成した後、非晶質半導体層３の活性領域が形成される領
域に、キャリアの移動方向と垂直な方向に延長する線状
パターンに輻射線を照射して線状に結晶成長核を形成し
た後、低温加熱により固相結晶成長して単結晶領域１４
を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、薄膜トランジスタの製
造方法、特にシリコン薄膜を用いた薄膜トランジスタの
製造方法に係わる。
造方法、特にシリコン薄膜を用いた薄膜トランジスタの
製造方法に係わる。
【０００２】
【従来の技術】多結晶シリコン薄膜を用いた薄膜トラン
ジスタ（ＴＦＴ）、特に膜質の均一性に優れた多結晶シ
リコンに形成した薄膜トランジスタは、動作マージン、
信頼性、スタンバイ電流等を充分に確保するために、高
抵抗負荷型のＳＲＡＭ（スタティック・ランダム・アク
セス・メモリ）等の負荷素子として用いられている。
ジスタ（ＴＦＴ）、特に膜質の均一性に優れた多結晶シ
リコンに形成した薄膜トランジスタは、動作マージン、
信頼性、スタンバイ電流等を充分に確保するために、高
抵抗負荷型のＳＲＡＭ（スタティック・ランダム・アク
セス・メモリ）等の負荷素子として用いられている。
【０００３】多結晶シリコンは例えば通常の化学的気相
成長（ＣＶＤ）法により形成することができるが、特に
結晶粒の比較的大なる多結晶シリコン膜を形成しようと
する場合、膜質の均一性に優れ且つ低リークで高キャリ
ア移動度を有する膜を形成することは難しい。これに対
し、ランダム固相成長法、或いは低濃度にイオンを注入
した後レジストマスクを介して選択的に高濃度にイオン
を注入して結晶成長核を発生させ、この後低温固相成長
を行う選択的成長方法等が提案されている。このような
固相結晶成長化（ＳＰＣ：Solid Phase Crystallizatio
n ）技術は、多結晶シリコンの大粒径化が可能で、この
ため高移動度化が可能となり、上述したようなＴＦＴ積
層構成の高抵抗負荷型ＳＲＡＭ等への応用研究試作が盛
んになっている。
成長（ＣＶＤ）法により形成することができるが、特に
結晶粒の比較的大なる多結晶シリコン膜を形成しようと
する場合、膜質の均一性に優れ且つ低リークで高キャリ
ア移動度を有する膜を形成することは難しい。これに対
し、ランダム固相成長法、或いは低濃度にイオンを注入
した後レジストマスクを介して選択的に高濃度にイオン
を注入して結晶成長核を発生させ、この後低温固相成長
を行う選択的成長方法等が提案されている。このような
固相結晶成長化（ＳＰＣ：Solid Phase Crystallizatio
n ）技術は、多結晶シリコンの大粒径化が可能で、この
ため高移動度化が可能となり、上述したようなＴＦＴ積
層構成の高抵抗負荷型ＳＲＡＭ等への応用研究試作が盛
んになっている。
【０００４】
【発明が解決しようとする課題】しかしながら上述のラ
ンダム固相成長法による場合は、結晶を選択的に成長さ
せることが難しいので、トランジスタのチャネルが結晶
粒界にかかる恐れがあり、この場合リーク電流やしきい
電圧にばらつきを生じさせ、トランジスタの信頼性の低
下を招く恐れがある。また、上述の選択的成長方法によ
る場合はレジスト被着による表面汚染や、低濃度イオン
注入領域の不均一性による膜質の不均一化等を生じる恐
れがある。
ンダム固相成長法による場合は、結晶を選択的に成長さ
せることが難しいので、トランジスタのチャネルが結晶
粒界にかかる恐れがあり、この場合リーク電流やしきい
電圧にばらつきを生じさせ、トランジスタの信頼性の低
下を招く恐れがある。また、上述の選択的成長方法によ
る場合はレジスト被着による表面汚染や、低濃度イオン
注入領域の不均一性による膜質の不均一化等を生じる恐
れがある。
【０００５】これに対し、本出願人は先に特願平３─２
８５７０２号出願において、非晶質半導体層にエキシマ
レーザ光を照射して結晶成長核を発生する方法を提案し
た。この方法の一例による単結晶領域の形成方法を図５
Ａ〜Ｄの工程図を参照して説明する。この場合、図５Ａ
に示すように、シリコン等より成る基板１上に、ＳｉＯ
2 等の絶縁層２を形成した後この絶縁層２上にアモルフ
ァスシリコン等より成る非晶質半導体層３をプラズマＣ
ＶＤ法等により形成する。
８５７０２号出願において、非晶質半導体層にエキシマ
レーザ光を照射して結晶成長核を発生する方法を提案し
た。この方法の一例による単結晶領域の形成方法を図５
Ａ〜Ｄの工程図を参照して説明する。この場合、図５Ａ
に示すように、シリコン等より成る基板１上に、ＳｉＯ
2 等の絶縁層２を形成した後この絶縁層２上にアモルフ
ァスシリコン等より成る非晶質半導体層３をプラズマＣ
ＶＤ法等により形成する。
【０００６】そして図５Ｂに示すように、この非晶質半
導体層３の上面に、例えばＳｉＯ2層４ａ及びＳｉ層４
ｂが積層されたマスク層４を形成し、このマスク層４の
所定の位置に、非晶質半導体層３に達する深さの開孔４
ｈをフォトリソグラフィ等の適用によって形成する。
導体層３の上面に、例えばＳｉＯ2層４ａ及びＳｉ層４
ｂが積層されたマスク層４を形成し、このマスク層４の
所定の位置に、非晶質半導体層３に達する深さの開孔４
ｈをフォトリソグラフィ等の適用によって形成する。
【０００７】そして次に図５Ｃに示すようにこの開孔４
ｈを通じてエキシマレーザを矢印Ｅで示すように照射し
て、この非晶質半導体層３に結晶成長核５を発生させ
る。その後低温固相アニール処理を施すことによって結
晶成長核５より結晶を成長させて、図５Ｄに示すように
単結晶領域１４を形成する。６は粒界を示す。
ｈを通じてエキシマレーザを矢印Ｅで示すように照射し
て、この非晶質半導体層３に結晶成長核５を発生させ
る。その後低温固相アニール処理を施すことによって結
晶成長核５より結晶を成長させて、図５Ｄに示すように
単結晶領域１４を形成する。６は粒界を示す。
【０００８】この方法による場合、品質に優れた単結晶
領域を選択的に成長することができて、例えばトランジ
スタのチャネル層に結晶粒界が形成されず、リーク電流
が大幅に低減されて移動度が高くなり、しきい電圧のば
らつきを減少させて、トランジスタの信頼性の向上をは
かることができる。
領域を選択的に成長することができて、例えばトランジ
スタのチャネル層に結晶粒界が形成されず、リーク電流
が大幅に低減されて移動度が高くなり、しきい電圧のば
らつきを減少させて、トランジスタの信頼性の向上をは
かることができる。
【０００９】一方、例えば液晶ディスプレイ（ＬＣ
Ｄ）、ラインセンサ等においてモノリシック化をはかる
ために高移動度の多結晶シリコンより成る薄膜トランジ
スタが用いられつつある。これらの装置には水平・垂直
走査回路が内蔵されており、特にその走査回路において
キャリアを高速移動させるために、その走査部の薄膜ト
ランジスタのチャネル長を一定で短くすると共に、特に
そのチャネル幅を２０μｍ程度と比較的大とする構成が
採られる。
Ｄ）、ラインセンサ等においてモノリシック化をはかる
ために高移動度の多結晶シリコンより成る薄膜トランジ
スタが用いられつつある。これらの装置には水平・垂直
走査回路が内蔵されており、特にその走査回路において
キャリアを高速移動させるために、その走査部の薄膜ト
ランジスタのチャネル長を一定で短くすると共に、特に
そのチャネル幅を２０μｍ程度と比較的大とする構成が
採られる。
【００１０】薄膜トランジスタの高性能化をはかるため
には、チャネル領域の粒径を大とすることが考えられる
が、上述したようにチャネル幅が２０μｍ程度の場合、
チャネル領域全域にわたって単結晶領域とすることが難
しく、図６に示すようにその一部に粒界が発生し、ある
場合にはチャネル領域の延長方向に沿う方向、即ちキャ
リアの移動方向を横切る方向に粒界が生じてしまう恐れ
があり、前述の単結晶領域形成方法による場合において
も、充分このような粒界の発生を抑制して高キャリア移
動度を確実に得ることが難しい。
には、チャネル領域の粒径を大とすることが考えられる
が、上述したようにチャネル幅が２０μｍ程度の場合、
チャネル領域全域にわたって単結晶領域とすることが難
しく、図６に示すようにその一部に粒界が発生し、ある
場合にはチャネル領域の延長方向に沿う方向、即ちキャ
リアの移動方向を横切る方向に粒界が生じてしまう恐れ
があり、前述の単結晶領域形成方法による場合において
も、充分このような粒界の発生を抑制して高キャリア移
動度を確実に得ることが難しい。
【００１１】本発明はこのようなチャネル幅の比較的大
なる薄膜トランジスタにおいても、充分そのキャリアの
移動方向を横切る方向の粒界の発生を抑制して、より確
実に活性層内の膜質を均一化してトランジスタの移動度
μ等のばらつきを抑えて、薄膜トランジスタの高性能化
をはかることを目的とする。
なる薄膜トランジスタにおいても、充分そのキャリアの
移動方向を横切る方向の粒界の発生を抑制して、より確
実に活性層内の膜質を均一化してトランジスタの移動度
μ等のばらつきを抑えて、薄膜トランジスタの高性能化
をはかることを目的とする。
【００１２】
【課題を解決するための手段】本発明は、その一例の一
製造工程図を図１Ａ〜Ｃに示すように、基板１上に少な
くとも非晶質半導体層３を形成した後、非晶質半導体層
３の活性領域が形成される領域に、キャリアの移動方向
と垂直な方向に延長する線状パターンに、図１Ｂにおい
て矢印Ｌで示すように輻射線を照射して、図１Ｃに破線
Ａで示すように線状に結晶成長核を形成した後、低温加
熱により固相結晶成長して単結晶領域１４を形成する。
製造工程図を図１Ａ〜Ｃに示すように、基板１上に少な
くとも非晶質半導体層３を形成した後、非晶質半導体層
３の活性領域が形成される領域に、キャリアの移動方向
と垂直な方向に延長する線状パターンに、図１Ｂにおい
て矢印Ｌで示すように輻射線を照射して、図１Ｃに破線
Ａで示すように線状に結晶成長核を形成した後、低温加
熱により固相結晶成長して単結晶領域１４を形成する。
【００１３】また、本発明は、基板１上に少なくとも非
晶質半導体層３を形成した後、この非晶質半導体層３の
ソース領域又はドレイン領域が形成される領域に、キャ
リアの移動方向と垂直な方向に延長する線状パターンに
輻射線を照射して、破線Ａで示すように線状の結晶核を
形成した後、低温加熱により固相結晶成長して単結晶領
域１４を形成する。
晶質半導体層３を形成した後、この非晶質半導体層３の
ソース領域又はドレイン領域が形成される領域に、キャ
リアの移動方向と垂直な方向に延長する線状パターンに
輻射線を照射して、破線Ａで示すように線状の結晶核を
形成した後、低温加熱により固相結晶成長して単結晶領
域１４を形成する。
【００１４】
【作用】上述したように本発明によれば、輻射線即ちレ
ーザビーム、電子線或いはイオンビーム等を活性領域内
に、キャリアの移動方向に垂直な方向即ちチャネル幅方
向に沿って延長する線状パターンとして照射して、この
チャネル幅方向に延長する線状の結晶成長核を形成した
後、固相結晶成長して単結晶領域を形成するものであ
り、この場合単結晶領域は横方向即ちキャリアの移動方
向に沿う方向に成長し、結晶転移等の粒界はこのキャリ
アの移動方向を横切る方向には発生せず、チャネル幅が
大とされる薄膜トランジスタにおいても活性領域を良好
で均一な膜質をもって形成することができる。
ーザビーム、電子線或いはイオンビーム等を活性領域内
に、キャリアの移動方向に垂直な方向即ちチャネル幅方
向に沿って延長する線状パターンとして照射して、この
チャネル幅方向に延長する線状の結晶成長核を形成した
後、固相結晶成長して単結晶領域を形成するものであ
り、この場合単結晶領域は横方向即ちキャリアの移動方
向に沿う方向に成長し、結晶転移等の粒界はこのキャリ
アの移動方向を横切る方向には発生せず、チャネル幅が
大とされる薄膜トランジスタにおいても活性領域を良好
で均一な膜質をもって形成することができる。
【００１５】また本発明においては、輻射線をソース又
はドレイン領域にキャリアの移動方向と垂直な方向即ち
この場合も同様にチャネル幅方向に沿って延長する線状
パターンに照射して、この方向に沿う線状に結晶成長核
を形成して固相結晶成長することによって、同様に粒界
を活性領域内にキャリアの移動方向を横切る方向に発生
させることなく良好で均一な膜質をもって形成すること
ができる。
はドレイン領域にキャリアの移動方向と垂直な方向即ち
この場合も同様にチャネル幅方向に沿って延長する線状
パターンに照射して、この方向に沿う線状に結晶成長核
を形成して固相結晶成長することによって、同様に粒界
を活性領域内にキャリアの移動方向を横切る方向に発生
させることなく良好で均一な膜質をもって形成すること
ができる。
【００１６】従ってこれら本発明によれば、チャネル幅
が比較的大とされる薄膜トランジスタにおいても、その
活性領域を上述したように良好で均一な膜質をもって形
成することができることから、キャリア移動度μを大と
できて高い相互コンダクタンスｇm が得られ、特にＬＣ
Ｄ等の走査回路における薄膜トランジスタの製造にあた
って本発明を適用する場合は、動作周波数を大としてよ
り高解像度のモノシリック化が可能となる。
が比較的大とされる薄膜トランジスタにおいても、その
活性領域を上述したように良好で均一な膜質をもって形
成することができることから、キャリア移動度μを大と
できて高い相互コンダクタンスｇm が得られ、特にＬＣ
Ｄ等の走査回路における薄膜トランジスタの製造にあた
って本発明を適用する場合は、動作周波数を大としてよ
り高解像度のモノシリック化が可能となる。
【００１７】
【実施例】以下本発明実施例の各例を図面を参照して詳
細に説明する。各例共に、前述の特願平３─２８５７０
２号出願において提案したシリコン薄膜の形成方法を適
用した場合で、非晶質シリコン薄膜を形成した後、輻射
線としてこの場合エキシマレーザを照射して結晶成長核
を発生させ、その後低温固相アニールを施してシリコン
薄膜を形成する場合を示す。
細に説明する。各例共に、前述の特願平３─２８５７０
２号出願において提案したシリコン薄膜の形成方法を適
用した場合で、非晶質シリコン薄膜を形成した後、輻射
線としてこの場合エキシマレーザを照射して結晶成長核
を発生させ、その後低温固相アニールを施してシリコン
薄膜を形成する場合を示す。
【００１８】先ず図１Ａに示すように、例えばＬＰＣＶ
Ｄ（低圧の化学的気相成長）法によって例えばＳｉより
成る基板１の上面にＳｉＯ2 等より成る絶縁層２を形成
する。続いてＳｉＨ4 （モノシラン）またはＳｉ2 Ｈ6
（ジシラン）を反応ガスとして用いてＬＰＣＶＤ法又は
プラズマＣＶＤ法等によって、絶縁層２の上面に非晶質
シリコンより成る非晶質半導体層３を例えば４０ｎｍの
厚さに成膜する。
Ｄ（低圧の化学的気相成長）法によって例えばＳｉより
成る基板１の上面にＳｉＯ2 等より成る絶縁層２を形成
する。続いてＳｉＨ4 （モノシラン）またはＳｉ2 Ｈ6
（ジシラン）を反応ガスとして用いてＬＰＣＶＤ法又は
プラズマＣＶＤ法等によって、絶縁層２の上面に非晶質
シリコンより成る非晶質半導体層３を例えば４０ｎｍの
厚さに成膜する。
【００１９】またこのとき、ＣＶＤ法によって基板１の
上面に多結晶シリコン層を形成し、その後形成した多結
晶シリコン層にＳｉ+ をイオン注入し、この多結晶シリ
コン層を非晶質化して非晶質半導体層３を形成してもよ
い。或いは、基板１の上面にＳｉＯ2 等より成る絶縁層
２を形成せずに、石英ガラス等により成る基板１に上述
の工程と同様にＣＶＤ法によって非晶質シリコンより成
る非晶質半導体層３を成膜することもできる。
上面に多結晶シリコン層を形成し、その後形成した多結
晶シリコン層にＳｉ+ をイオン注入し、この多結晶シリ
コン層を非晶質化して非晶質半導体層３を形成してもよ
い。或いは、基板１の上面にＳｉＯ2 等より成る絶縁層
２を形成せずに、石英ガラス等により成る基板１に上述
の工程と同様にＣＶＤ法によって非晶質シリコンより成
る非晶質半導体層３を成膜することもできる。
【００２０】その後例えばＣＶＤ法によって非晶質半導
体層３の上面に５００ｎｍ程度の厚さの例えば酸化シリ
コン（ＳｉＯ2 ）層４ａと１００ｎｍ程度の厚さのシリ
コン（Ｓｉ）層４ｂとより成るマスク層４を形成する。
この場合酸化シリコン層４ａは、エキシマレーザ光を照
射することによりこの上のシリコン層４ｂで熱変換され
たエキシマレーザの熱を、このシリコン層４ａによって
十分に逃がすことができるようにその厚さを選定する。
またシリコン層４ａは、エキシマレーザが透過しない厚
さに選定する。通常８０ｎｍ程度以上であれば良い。
体層３の上面に５００ｎｍ程度の厚さの例えば酸化シリ
コン（ＳｉＯ2 ）層４ａと１００ｎｍ程度の厚さのシリ
コン（Ｓｉ）層４ｂとより成るマスク層４を形成する。
この場合酸化シリコン層４ａは、エキシマレーザ光を照
射することによりこの上のシリコン層４ｂで熱変換され
たエキシマレーザの熱を、このシリコン層４ａによって
十分に逃がすことができるようにその厚さを選定する。
またシリコン層４ａは、エキシマレーザが透過しない厚
さに選定する。通常８０ｎｍ程度以上であれば良い。
【００２１】次に図１Ｂに示すように、フォトリソグラ
フィ等の適用によって、マスク層４の上面即ちこの場合
シリコン層４ｂの上面にレジスト（図示せず）を塗布し
た後パターン露光、現像によりレジストパターンを形成
し、これをマスクとしてＲＩＥ（反応性イオンエッチン
グ）等の異方性エッチングを行って、酸化シリコン層４
ａ及びシリコン層４ｂより成るマスク層４に非晶質半導
体層３に達する深さの開孔４ｈを設ける。この開孔４ｈ
は、後述の工程で形成する薄膜トランジスタのキャリア
の移動方向に垂直な方向、即ちチャネル幅方向に沿う方
向に延長する線状パターンとして形成し、その幅は０．
８μｍ程度以下とする。この幅が０．８μｍ以上とされ
る場合は低温固相成長処理後に結晶成長する領域が多結
晶シリコンとなる。
フィ等の適用によって、マスク層４の上面即ちこの場合
シリコン層４ｂの上面にレジスト（図示せず）を塗布し
た後パターン露光、現像によりレジストパターンを形成
し、これをマスクとしてＲＩＥ（反応性イオンエッチン
グ）等の異方性エッチングを行って、酸化シリコン層４
ａ及びシリコン層４ｂより成るマスク層４に非晶質半導
体層３に達する深さの開孔４ｈを設ける。この開孔４ｈ
は、後述の工程で形成する薄膜トランジスタのキャリア
の移動方向に垂直な方向、即ちチャネル幅方向に沿う方
向に延長する線状パターンとして形成し、その幅は０．
８μｍ程度以下とする。この幅が０．８μｍ以上とされ
る場合は低温固相成長処理後に結晶成長する領域が多結
晶シリコンとなる。
【００２２】その後図１Ｂにおいて矢印Ｌで示すよう
に、このマスク層４の開孔４ｈを通じて輻射線、例えば
エキシマレーザを非晶質半導体層３に照射する。エキシ
マレーザが照射された部分には結晶成長核が破線Ａで示
すように線状に発生する。照射するエキシマレーザのエ
ネルギー密度は、非晶質半導体層３の厚さに対応してこ
の非晶質半導体層３が結晶化しないように選定する。例
えば非晶質半導体層３の厚さが４０ｎｍの場合は例えば
６０ｍＪ／ｃｍ2 とすることができる。
に、このマスク層４の開孔４ｈを通じて輻射線、例えば
エキシマレーザを非晶質半導体層３に照射する。エキシ
マレーザが照射された部分には結晶成長核が破線Ａで示
すように線状に発生する。照射するエキシマレーザのエ
ネルギー密度は、非晶質半導体層３の厚さに対応してこ
の非晶質半導体層３が結晶化しないように選定する。例
えば非晶質半導体層３の厚さが４０ｎｍの場合は例えば
６０ｍＪ／ｃｍ2 とすることができる。
【００２３】そして次にマスク層４をウェットエッチン
グ、プラズマエッチング等の非晶質半導体層３にダメー
ジを与えない手段によって除去し、例えば電気炉を用い
て窒素雰囲気中で６００℃４０時間の低温固相アニール
を施して、図１Ｃにおいて破線Ａで示す線状の結晶成長
核の両側に広がるように、単結晶領域１４を形成する。
６は単結晶領域１４の粒界を示す。
グ、プラズマエッチング等の非晶質半導体層３にダメー
ジを与えない手段によって除去し、例えば電気炉を用い
て窒素雰囲気中で６００℃４０時間の低温固相アニール
を施して、図１Ｃにおいて破線Ａで示す線状の結晶成長
核の両側に広がるように、単結晶領域１４を形成する。
６は単結晶領域１４の粒界を示す。
【００２４】そしてこの後、図２に略線的拡大断面図を
示すように、単結晶領域１４の上部にＳｉＯ2 等より成
るゲート絶縁層７を介してゲート電極８を形成し、その
両側にソース／ドレイン領域９ｓ及び９ｄを形成してト
ップゲート型の薄膜トランジスタを得ることができる。
示すように、単結晶領域１４の上部にＳｉＯ2 等より成
るゲート絶縁層７を介してゲート電極８を形成し、その
両側にソース／ドレイン領域９ｓ及び９ｄを形成してト
ップゲート型の薄膜トランジスタを得ることができる。
【００２５】この場合、図３にその略線的拡大平面図を
示すように、破線Ａで示す線状の結晶成長核の直上にゲ
ート電極８を形成し、その両側にソース／ドレイン領域
９ｓ及び９ｄを形成して、活性領域９ｃ即ちチャネル領
域において、キャリアの移動方向を横切る粒界が発生し
ないようになされる。このような構成とすることによっ
て、チャネル幅が２０μｍ程度と比較的大とされる場合
においても、確実に活性領域９ｃにおけるキャリア移動
度を大とすることができる。
示すように、破線Ａで示す線状の結晶成長核の直上にゲ
ート電極８を形成し、その両側にソース／ドレイン領域
９ｓ及び９ｄを形成して、活性領域９ｃ即ちチャネル領
域において、キャリアの移動方向を横切る粒界が発生し
ないようになされる。このような構成とすることによっ
て、チャネル幅が２０μｍ程度と比較的大とされる場合
においても、確実に活性領域９ｃにおけるキャリア移動
度を大とすることができる。
【００２６】また、他の本発明実施例においては、図４
にその一例の略線的拡大平面図を示すように、結晶成長
核をソース領域又はドレイン領域、この場合ソース領域
９ｓが形成される領域に線状に形成する。即ちこの場
合、ゲート電極８を破線Ｂで示す結晶成長核から間隔Δ
Ｌを１〜２μｍの例えば１μｍとしてパターニング形成
し、この後その両側にソース及びドレイン領域９ｓ及び
９ｄを形成して、結晶成長核の両側に広がって形成され
る単結晶領域内に活性領域９ｃが確実に含まれるように
なす。
にその一例の略線的拡大平面図を示すように、結晶成長
核をソース領域又はドレイン領域、この場合ソース領域
９ｓが形成される領域に線状に形成する。即ちこの場
合、ゲート電極８を破線Ｂで示す結晶成長核から間隔Δ
Ｌを１〜２μｍの例えば１μｍとしてパターニング形成
し、この後その両側にソース及びドレイン領域９ｓ及び
９ｄを形成して、結晶成長核の両側に広がって形成され
る単結晶領域内に活性領域９ｃが確実に含まれるように
なす。
【００２７】この場合、ドレイン領域９ｄ内に結晶成長
核５が形成される場合も同様に活性領域９ｃを単結晶領
域とすることができる。
核５が形成される場合も同様に活性領域９ｃを単結晶領
域とすることができる。
【００２８】尚、上述したように線状の結晶成長核から
単結晶領域を形成する場合、結晶核部分に微小な結晶欠
陥が残る恐れがあるが、キャリアの移動方向を横切る結
晶転移等の粒界は発生しないため、充分キャリアの移動
度を高めることができる。しかしながら活性領域での微
小欠陥の発生を確実に回避することができることから、
ソース領域が形成される領域に結晶成長核を形成するこ
とが望ましい。
単結晶領域を形成する場合、結晶核部分に微小な結晶欠
陥が残る恐れがあるが、キャリアの移動方向を横切る結
晶転移等の粒界は発生しないため、充分キャリアの移動
度を高めることができる。しかしながら活性領域での微
小欠陥の発生を確実に回避することができることから、
ソース領域が形成される領域に結晶成長核を形成するこ
とが望ましい。
【００２９】このようにして形成された活性領域９ｃチ
ャネル幅方向に長いパターンとされる場合においても均
一性に優れた膜質とすることができ、低リーク電流で且
つキャリア移動度μが高く従って相互コンダクタンスｇ
m の大なる薄膜トランジスタを得ることができる。また
この活性領域即ちチャネル領域に結晶粒界が存在しない
のでリーク電流やしきい電圧のばらつきを抑制すること
ができる。
ャネル幅方向に長いパターンとされる場合においても均
一性に優れた膜質とすることができ、低リーク電流で且
つキャリア移動度μが高く従って相互コンダクタンスｇ
m の大なる薄膜トランジスタを得ることができる。また
この活性領域即ちチャネル領域に結晶粒界が存在しない
のでリーク電流やしきい電圧のばらつきを抑制すること
ができる。
【００３０】尚、上述の例においてはエキシマレーザを
照射して結晶成長核を形成したが、その他低濃度にシリ
コンイオンを注入した後選択的に高濃度にシリコンイオ
ンを注入して結晶成長核を発生させる方法、又は電子ビ
ームやイオンビームにより結晶成長核を発生させる方法
等種々の方法を用いることができると共に、上述のトッ
プゲート型の他ボトムゲート型等種々の薄膜トランジス
タを形成する場合に本発明を適用することができること
はいうまでもない。
照射して結晶成長核を形成したが、その他低濃度にシリ
コンイオンを注入した後選択的に高濃度にシリコンイオ
ンを注入して結晶成長核を発生させる方法、又は電子ビ
ームやイオンビームにより結晶成長核を発生させる方法
等種々の方法を用いることができると共に、上述のトッ
プゲート型の他ボトムゲート型等種々の薄膜トランジス
タを形成する場合に本発明を適用することができること
はいうまでもない。
【００３１】
【発明の効果】上述したように本発明によれば、チャネ
ル幅が比較的大とされる場合においても活性領域を良好
で均一な膜質をもって形成することができて、低リーク
電流、高キャリア移動度を得ることができると共に相互
コンダクタンスを大とすることができて、またそのリー
ク電流、しきい電圧のばらつきを抑制して、信頼性の高
い薄膜トランジスタを得ることができる。
ル幅が比較的大とされる場合においても活性領域を良好
で均一な膜質をもって形成することができて、低リーク
電流、高キャリア移動度を得ることができると共に相互
コンダクタンスを大とすることができて、またそのリー
ク電流、しきい電圧のばらつきを抑制して、信頼性の高
い薄膜トランジスタを得ることができる。
【図１】本発明実施例の製造工程図である。
【図２】薄膜トランジスタの一例の略線的拡大断面図で
ある。
ある。
【図３】薄膜トランジスタの一例の略線的拡大平面図で
ある。
ある。
【図４】薄膜トランジスタの他の例の略線的拡大平面図
である。
である。
【図５】単結晶領域の形成方法の一例の製造工程図であ
る。
る。
【図６】単結晶領域の形成方法の一例の一製造工程図で
ある。
ある。
１ 基板 ２ 絶縁層 ３ 非晶質半導体層 ４ マスク層 ５ 結晶成長核 ６ 粒界 ７ ゲート絶縁層 ８ ゲート電極 ９ｃ 活性領域 ９ｓ ソース領域 ９ｄ ドレイン領域 １４ 単結晶領域
Claims (2)
- 【請求項１】 基板上に少なくとも非晶質半導体層を形
成した後、上記非晶質半導体層の活性領域が形成される
領域に、キャリアの移動方向と垂直な方向に延長する線
状パターンに輻射線を照射して線状に結晶成長核を形成
した後、低温加熱により固相結晶成長して単結晶領域を
形成することを特徴とする薄膜トランジスタの製造方
法。 - 【請求項２】 基板上に少なくとも非晶質半導体層を形
成した後、上記非晶質半導体層のソース領域又はドレイ
ン領域が形成される領域に、キャリアの移動方向と垂直
な方向に延長する線状パターンに輻射線を照射して結晶
核を形成した後、低温加熱により固相結晶成長して単結
晶領域を形成することを特徴とする薄膜トランジスタの
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18665392A JPH0637112A (ja) | 1992-07-14 | 1992-07-14 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18665392A JPH0637112A (ja) | 1992-07-14 | 1992-07-14 | 薄膜トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0637112A true JPH0637112A (ja) | 1994-02-10 |
Family
ID=16192341
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18665392A Pending JPH0637112A (ja) | 1992-07-14 | 1992-07-14 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0637112A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100303142B1 (ko) * | 1999-10-29 | 2001-11-02 | 구본준, 론 위라하디락사 | 액정표시패널의 제조방법 |
| JP2006287245A (ja) * | 2006-05-11 | 2006-10-19 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| US7550765B2 (en) | 1994-08-19 | 2009-06-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
-
1992
- 1992-07-14 JP JP18665392A patent/JPH0637112A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7550765B2 (en) | 1994-08-19 | 2009-06-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
| US7557377B2 (en) | 1994-08-19 | 2009-07-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having thin film transistor |
| US8450743B2 (en) | 1994-08-19 | 2013-05-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having parallel thin film transistors |
| KR100303142B1 (ko) * | 1999-10-29 | 2001-11-02 | 구본준, 론 위라하디락사 | 액정표시패널의 제조방법 |
| JP2006287245A (ja) * | 2006-05-11 | 2006-10-19 | Semiconductor Energy Lab Co Ltd | 表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3182893B2 (ja) | 薄膜トランジスタの製造方法 | |
| US5373803A (en) | Method of epitaxial growth of semiconductor | |
| JP3586558B2 (ja) | 薄膜の改質方法及びその実施に使用する装置 | |
| JPS59195871A (ja) | Ｍｏｓ電界効果トランジスタの製造方法 | |
| JP2004335839A (ja) | 半導体薄膜、薄膜トランジスタ、それらの製造方法および半導体薄膜の製造装置 | |
| JPH01187814A (ja) | 薄膜半導体装置の製造方法 | |
| KR20030069779A (ko) | 박막트랜지스터 및 그 제조방법 | |
| JP2917392B2 (ja) | 半導体装置の製造方法 | |
| JPH0410216B2 (ja) | ||
| JPH1041234A (ja) | シリコン薄膜、シリコン単結晶粒子群及びそれらの形成方法、並びに、半導体装置、フラッシュメモリセル及びそれらの製造方法 | |
| JPH06177036A (ja) | 半導体薄膜結晶の成長方法 | |
| JPH0395922A (ja) | 半導体薄膜の形成方法 | |
| JPH0677131A (ja) | 半導体素子の製造方法 | |
| JPH0637112A (ja) | 薄膜トランジスタの製造方法 | |
| JP3221251B2 (ja) | 非晶質シリコンの結晶化方法および薄膜トランジスタの製造方法 | |
| JP3203746B2 (ja) | 半導体結晶の成長方法 | |
| KR101329352B1 (ko) | 반도체 장치의 제조방법 | |
| JPH05102035A (ja) | 半導体結晶の成長方法 | |
| JP2707654B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2867402B2 (ja) | 半導体装置の製造方法 | |
| JPH0555142A (ja) | 非晶質半導体層の結晶化方法 | |
| KR100293263B1 (ko) | 박막트랜지스터의제조방법 | |
| JPH06132218A (ja) | 半導体結晶の成長方法及びｍｏｓ型トランジスタの作製方法 | |
| JPH06177035A (ja) | 薄膜半導体装置の製造方法 | |
| JP3141909B2 (ja) | 半導体装置作製方法 |