JPH05102467A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH05102467A JPH05102467A JP25685691A JP25685691A JPH05102467A JP H05102467 A JPH05102467 A JP H05102467A JP 25685691 A JP25685691 A JP 25685691A JP 25685691 A JP25685691 A JP 25685691A JP H05102467 A JPH05102467 A JP H05102467A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal
- gate electrode
- gate
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【構成】 金属ゲートＭＯＳＦＥＴにおいて、金属ゲー
トの下にＴｉＮ等のバリアメタル層を有し、かつ、その
バリアメタル層が上層の金属ゲートより巾広く横に伸び
ている。この横にのびたバリアメタル層を通してイオン
注入が行われ、ＬＤＤ構造のｎ−領域上がゲートでおお
われている。逆Ｔ字型の金属ゲート構造のＭＯＳＦＥＴ
が実現される。 【効果】 密着性に優れ、電界集中の低減された逆Ｔ字
型の金属ゲートが実用的な安定したプロセスで得られ
る。
トの下にＴｉＮ等のバリアメタル層を有し、かつ、その
バリアメタル層が上層の金属ゲートより巾広く横に伸び
ている。この横にのびたバリアメタル層を通してイオン
注入が行われ、ＬＤＤ構造のｎ−領域上がゲートでおお
われている。逆Ｔ字型の金属ゲート構造のＭＯＳＦＥＴ
が実現される。 【効果】 密着性に優れ、電界集中の低減された逆Ｔ字
型の金属ゲートが実用的な安定したプロセスで得られ
る。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に係わり、
特に２層をなす金属ゲートを有する半導体装置の構造お
よび製造装置に関する。
特に２層をなす金属ゲートを有する半導体装置の構造お
よび製造装置に関する。
【０００２】
【従来の技術】半導体装置の電極や配線としては周知の
ように多結晶シリコン膜が広く使用されている。しか
し、ＭＯＳ型半導体装置を微細化していく際に多結晶シ
リコン膜では困難な問題が生じてくる。特に、ゲート電
極としてＰ+ 型多結晶シリコン膜を用いるＰ型ＭＯＳＦ
ＥＴにおいては、多結晶シリコン膜に導入したＢ等の不
純物イオンがゲート絶縁膜を突き抜けて半導体基板に達
することが素子の設計上大きな困難となる。さらに、微
細なＭＯＳＦＥＴにおいては、適切な閾値を設定しよう
とすると基板の不純物濃度が高くなって、キャリアの移
動度が低下し素子の駆動能力が悪くなる。したがって、
仕事関数がシリコンのバンド・ギャップの中間近くにく
る金属がゲート材料として適している。
ように多結晶シリコン膜が広く使用されている。しか
し、ＭＯＳ型半導体装置を微細化していく際に多結晶シ
リコン膜では困難な問題が生じてくる。特に、ゲート電
極としてＰ+ 型多結晶シリコン膜を用いるＰ型ＭＯＳＦ
ＥＴにおいては、多結晶シリコン膜に導入したＢ等の不
純物イオンがゲート絶縁膜を突き抜けて半導体基板に達
することが素子の設計上大きな困難となる。さらに、微
細なＭＯＳＦＥＴにおいては、適切な閾値を設定しよう
とすると基板の不純物濃度が高くなって、キャリアの移
動度が低下し素子の駆動能力が悪くなる。したがって、
仕事関数がシリコンのバンド・ギャップの中間近くにく
る金属がゲート材料として適している。
【０００３】そこで、多結晶シリコンに代わる電極配線
材料として、熱的な安定性に優れた電気抵抗の低い高融
点金属、例えば、Ｗ，Ｍｏ等が有望視されている。しか
しながら、Ｗ膜とゲート酸化膜とは密着性が弱く、Ｗ膜
と、Ｓｉ基板との間の応力には耐えられずＷ膜の剥離が
頻繁に起こる。
材料として、熱的な安定性に優れた電気抵抗の低い高融
点金属、例えば、Ｗ，Ｍｏ等が有望視されている。しか
しながら、Ｗ膜とゲート酸化膜とは密着性が弱く、Ｗ膜
と、Ｓｉ基板との間の応力には耐えられずＷ膜の剥離が
頻繁に起こる。
【０００４】また、微細なＭＯＳＦＥＴに適した構造と
してソース、ドレイン拡散層の端部の不純物の濃度を下
げて（ｎ−あるいはｐ−領域と呼ぶ）、ピンチオフ領域
での高い電界を緩和する、いわゆるＬＤＤ（Ｌｉｇｈｔ
ｌｙ ＤｏｐｅｄＤｒａ−ｉｎ）構造が広く使われてい
る。この構造はゲート側部に絶縁膜の側壁を設け、それ
をマスクとしたイオン注入によりセルフアラインに形成
される。その結果、ｎ−（あるいはｐ−）領域の上部は
ゲートが一部にしかなく大部分は側壁絶縁膜となる。そ
のために、ｎ−（あるいはｐ−）領域での寄生抵抗の増
大、あるいは、高電界によるホットキャリア効果のため
に酸化膜中に生成される界面準位、トラップ電荷が側壁
部に形成されることによる特有の素子特性の劣化（ホッ
トキャリア信頼性の劣化）が大きな問題となっていた。
してソース、ドレイン拡散層の端部の不純物の濃度を下
げて（ｎ−あるいはｐ−領域と呼ぶ）、ピンチオフ領域
での高い電界を緩和する、いわゆるＬＤＤ（Ｌｉｇｈｔ
ｌｙ ＤｏｐｅｄＤｒａ−ｉｎ）構造が広く使われてい
る。この構造はゲート側部に絶縁膜の側壁を設け、それ
をマスクとしたイオン注入によりセルフアラインに形成
される。その結果、ｎ−（あるいはｐ−）領域の上部は
ゲートが一部にしかなく大部分は側壁絶縁膜となる。そ
のために、ｎ−（あるいはｐ−）領域での寄生抵抗の増
大、あるいは、高電界によるホットキャリア効果のため
に酸化膜中に生成される界面準位、トラップ電荷が側壁
部に形成されることによる特有の素子特性の劣化（ホッ
トキャリア信頼性の劣化）が大きな問題となっていた。
【０００５】この問題を解決する手段として、いわゆ
る、逆Ｔ字型のゲート構造が提案され、ｎ−（あるいは
ｐ−）領域のほぼ全部の領域の上部をゲート電極（逆Ｔ
字型の腕の部分を用いて）で覆うことが有効であること
がわかっている。これまで多結晶シリコン・ゲートに対
してはこの逆Ｔ字型のゲート構造の製造方法が種々提案
されているが、金属ゲートに対してはゼルフアラインに
よる有力な製造方法は未だない。
る、逆Ｔ字型のゲート構造が提案され、ｎ−（あるいは
ｐ−）領域のほぼ全部の領域の上部をゲート電極（逆Ｔ
字型の腕の部分を用いて）で覆うことが有効であること
がわかっている。これまで多結晶シリコン・ゲートに対
してはこの逆Ｔ字型のゲート構造の製造方法が種々提案
されているが、金属ゲートに対してはゼルフアラインに
よる有力な製造方法は未だない。
【０００６】また、従来の多結晶シリコン膜を用いたゲ
ートでは、ゲート形成後の酸化工程によりゲート下端の
角部を酸化して、角部で電界集中を緩和することによ
り、ゲート絶縁膜の耐圧を確保してきた。なぜならば、
例えば、同じ厚さで一様に形成されたゲート絶縁膜にお
いては、ゲート端での電界がゲート角部での電界集中の
ためにゲート中央での電界に比較して５倍近く高くな
る。（簡単のためにゲート絶縁膜の下の半導体を一様な
金属に置き換えてシミュレーションした場合での値。）
しかし、Ｗ膜に対しては、このような後酸化工程が使用
できず、ゲート絶縁膜の耐圧が悪化する。
ートでは、ゲート形成後の酸化工程によりゲート下端の
角部を酸化して、角部で電界集中を緩和することによ
り、ゲート絶縁膜の耐圧を確保してきた。なぜならば、
例えば、同じ厚さで一様に形成されたゲート絶縁膜にお
いては、ゲート端での電界がゲート角部での電界集中の
ためにゲート中央での電界に比較して５倍近く高くな
る。（簡単のためにゲート絶縁膜の下の半導体を一様な
金属に置き換えてシミュレーションした場合での値。）
しかし、Ｗ膜に対しては、このような後酸化工程が使用
できず、ゲート絶縁膜の耐圧が悪化する。
【０００７】
【発明が解決しようとする課題】このように、従来提案
されてきたＷ，Ｍｏ膜をゲート電極に用いる方法では、
種々の長所が期待されるものの、密着性、ゲート下端の
角部形状などに問題が有り、実現が難しかった。また、
逆Ｔ字型のゲート構造についても実現が難しかった。本
発明は上記事情を考慮してなされたもので、上記、高融
点金属ゲート構造ＭＯＳＦＥＴを実現する上での困難を
解決することを目的とする。
されてきたＷ，Ｍｏ膜をゲート電極に用いる方法では、
種々の長所が期待されるものの、密着性、ゲート下端の
角部形状などに問題が有り、実現が難しかった。また、
逆Ｔ字型のゲート構造についても実現が難しかった。本
発明は上記事情を考慮してなされたもので、上記、高融
点金属ゲート構造ＭＯＳＦＥＴを実現する上での困難を
解決することを目的とする。
【０００８】
【課題を解決するための手段】本発明は、半導体基板上
にＷ等の高融点金属によるゲート電極を形成する際に、
Ｗ膜の下に反応障壁層（バリアメタル）として、Ｔｉ，
Ｚｒ，Ｈｆ等の窒化物、炭化物、あるいは、ホウ化物層
を薄く形成し、２層の金属ゲート電極を有する構造を特
徴とする。また、下層の金属化合物の端部を除いた上部
に上層の金属を形成し、下層の金属化合物の端部を通し
たイオン注入によりＬＤＤ構造のｎ−（あるいはｐ−）
領域部分を形成することにより逆Ｔ字型の金属ゲート構
造が得られる。また、このようなバリアメタルを後酸化
することにより、従来の多結晶シリコン膜を用いたゲー
ト電極と同様の後酸化形状を持ったゲート電極が得られ
る。
にＷ等の高融点金属によるゲート電極を形成する際に、
Ｗ膜の下に反応障壁層（バリアメタル）として、Ｔｉ，
Ｚｒ，Ｈｆ等の窒化物、炭化物、あるいは、ホウ化物層
を薄く形成し、２層の金属ゲート電極を有する構造を特
徴とする。また、下層の金属化合物の端部を除いた上部
に上層の金属を形成し、下層の金属化合物の端部を通し
たイオン注入によりＬＤＤ構造のｎ−（あるいはｐ−）
領域部分を形成することにより逆Ｔ字型の金属ゲート構
造が得られる。また、このようなバリアメタルを後酸化
することにより、従来の多結晶シリコン膜を用いたゲー
ト電極と同様の後酸化形状を持ったゲート電極が得られ
る。
【０００９】
【作用】本発明によれば、ゲート絶縁膜との密着性のよ
い金属化合物を反応障壁層（バリアメタル）として用い
ているために、ゲート金属の剥離の問題がない。また、
下層の金属化合物の厚さを、それを通した不純物のイオ
ン注入を行なうことが可能で、かつ、上層の金属を形成
する工程で下層の金属化合物の端部がエッチングされず
に残り、かつ、上層と下層の間の導電性が保たれるのに
十分な厚さに設定することで、逆Ｔ字型の金属ゲート構
造が実用的な安定したプロセスにより実現される。ま
た、ゲート金属の後酸化形状が形成できるために、ゲー
ト下端での電界集中が緩和され、ゲート絶縁膜の耐圧が
向上する。これらの効果により高融点金属ゲート電極を
用いた構造が実現でき、微細なＭＯＳＦＥＴの実現に適
した構造が得られる。
い金属化合物を反応障壁層（バリアメタル）として用い
ているために、ゲート金属の剥離の問題がない。また、
下層の金属化合物の厚さを、それを通した不純物のイオ
ン注入を行なうことが可能で、かつ、上層の金属を形成
する工程で下層の金属化合物の端部がエッチングされず
に残り、かつ、上層と下層の間の導電性が保たれるのに
十分な厚さに設定することで、逆Ｔ字型の金属ゲート構
造が実用的な安定したプロセスにより実現される。ま
た、ゲート金属の後酸化形状が形成できるために、ゲー
ト下端での電界集中が緩和され、ゲート絶縁膜の耐圧が
向上する。これらの効果により高融点金属ゲート電極を
用いた構造が実現でき、微細なＭＯＳＦＥＴの実現に適
した構造が得られる。
【００１０】
【実施例】以下、本発明の詳細を図示の実施例によって
説明する。図１は、本発明の実施例によるＭＯＳ型半導
体装置の構造を示す完成図である。図２は、本発明の実
施例の工程順断面図を示す。
説明する。図１は、本発明の実施例によるＭＯＳ型半導
体装置の構造を示す完成図である。図２は、本発明の実
施例の工程順断面図を示す。
【００１１】図２（ａ）において、５Ωcm ｐ（１０
０）Ｓｉ半導体基板２１の上に０．６μｍのフィールド
酸化膜２２、および、絶縁膜としてシリコン酸化膜層２
３を熱酸化により形成する。
０）Ｓｉ半導体基板２１の上に０．６μｍのフィールド
酸化膜２２、および、絶縁膜としてシリコン酸化膜層２
３を熱酸化により形成する。
【００１２】つぎに、図２（ｂ）に示すように、２００
ＡのＴｉＮ膜（金属窒化物層）２４を基板表面に形成す
る。ＴｉＮ膜２４は２００℃の基板温度にて、Ｔｉのタ
ーゲトをＮ2 とＡｒ（５０％ずつ）の混合ガス中で圧力
を５ｍＴｏｒｒと設定し、スパッタ法により形成した。
次いで、シリコン窒化膜（Ｓｉ3 Ｎ4 ）２５を、例え
ば、スパッタ法により堆積する。
ＡのＴｉＮ膜（金属窒化物層）２４を基板表面に形成す
る。ＴｉＮ膜２４は２００℃の基板温度にて、Ｔｉのタ
ーゲトをＮ2 とＡｒ（５０％ずつ）の混合ガス中で圧力
を５ｍＴｏｒｒと設定し、スパッタ法により形成した。
次いで、シリコン窒化膜（Ｓｉ3 Ｎ4 ）２５を、例え
ば、スパッタ法により堆積する。
【００１３】次いで、通常のフォトリソグラフィと反応
性イオンエッチング（ＲＩＥ）によりゲート電極パタ−
ンを形成する。このときシリコン窒化膜（Ｓｉ3 Ｎ4 ）
とＴｉＮ膜（金属窒化物層）との間の反応性イオンエッ
チング（ＲＩＥ）に対する選択性が十分にあるのでシリ
コン窒化膜のパターニング後ＴｉＮ膜を残すことができ
る。あるいは、シリコン窒化膜のパターニング後さらに
ＴｉＮ膜を堆積することもできる。
性イオンエッチング（ＲＩＥ）によりゲート電極パタ−
ンを形成する。このときシリコン窒化膜（Ｓｉ3 Ｎ4 ）
とＴｉＮ膜（金属窒化物層）との間の反応性イオンエッ
チング（ＲＩＥ）に対する選択性が十分にあるのでシリ
コン窒化膜のパターニング後ＴｉＮ膜を残すことができ
る。あるいは、シリコン窒化膜のパターニング後さらに
ＴｉＮ膜を堆積することもできる。
【００１４】次いで、１ｘ１０13から２ｘ１０14cm-2程
度のドーズ量の不純物イオン注入をＴｉＮ膜を通して行
なうことによりＬＤＤｎ−層形成のための不純物２６が
導入される。
度のドーズ量の不純物イオン注入をＴｉＮ膜を通して行
なうことによりＬＤＤｎ−層形成のための不純物２６が
導入される。
【００１５】次に、ＣＶＤ法により酸化膜を堆積した
後、反応性イオンエッチングによる側壁残しにより、図
２（ｃ）に示すような、ゲートの側面にのみ酸化膜２７
を形成する。
後、反応性イオンエッチングによる側壁残しにより、図
２（ｃ）に示すような、ゲートの側面にのみ酸化膜２７
を形成する。
【００１６】次いで、熱酸化を行いＴｉＮ膜２４の下部
端の角部を酸化し、同図に示すような、角部のとれたＴ
ｉＮ膜の形状を形成する。ＴｉＮは側壁部から酸化によ
るＴｉＯ2 化が進行する。次いで、図２（ｄ）に示すよ
うに、弗酸を用いてシリコン窒化膜２５を除去する。
端の角部を酸化し、同図に示すような、角部のとれたＴ
ｉＮ膜の形状を形成する。ＴｉＮは側壁部から酸化によ
るＴｉＯ2 化が進行する。次いで、図２（ｄ）に示すよ
うに、弗酸を用いてシリコン窒化膜２５を除去する。
【００１７】その後３８０℃の基板温泉で分圧０．１７
３ＴｏｒｒのＨ2 と分圧０．０１３ＴｏｒｒのＳｉＨ4
および０．０６５ＴｏｒｒのＷＦ6 を導入したＣＶＤ反
応炉内にて２分間の堆積を行なうことにより、Ｗ膜（金
属膜）２８を開口部のＴｉＮ膜２４上に選択的に形成す
る。次いで、図２（ｅ）に示すように、イオン注入によ
り自己整合的にソース、ドレイン２９の形成がなされ
る。さらに、通常の層間膜形成、電極配線形成工程を行
い、図１に示したＭＯＳ型半導体装置の完成図が得られ
る。この実施例によれば、ゲート絶縁膜との密着性のよ
い金属化合物を反応障壁層（バリアメタル）として用い
ているために、ゲート金属の剥離の問題がない。
３ＴｏｒｒのＨ2 と分圧０．０１３ＴｏｒｒのＳｉＨ4
および０．０６５ＴｏｒｒのＷＦ6 を導入したＣＶＤ反
応炉内にて２分間の堆積を行なうことにより、Ｗ膜（金
属膜）２８を開口部のＴｉＮ膜２４上に選択的に形成す
る。次いで、図２（ｅ）に示すように、イオン注入によ
り自己整合的にソース、ドレイン２９の形成がなされ
る。さらに、通常の層間膜形成、電極配線形成工程を行
い、図１に示したＭＯＳ型半導体装置の完成図が得られ
る。この実施例によれば、ゲート絶縁膜との密着性のよ
い金属化合物を反応障壁層（バリアメタル）として用い
ているために、ゲート金属の剥離の問題がない。
【００１８】また、金属ゲートに対しても自己整合的な
簡単なプロセスにより逆Ｔ字型のゲート構造を実現でき
るようになる。そのために、ソース、ドレイン端のｎ−
（あるいは、ｐ−）領域部分での寄生抵抗の増大を抑
え、かつ、高電界によるホットキャリア効果に対する信
頼性の高いＭＯＳＦＥＴを実現できる。
簡単なプロセスにより逆Ｔ字型のゲート構造を実現でき
るようになる。そのために、ソース、ドレイン端のｎ−
（あるいは、ｐ−）領域部分での寄生抵抗の増大を抑
え、かつ、高電界によるホットキャリア効果に対する信
頼性の高いＭＯＳＦＥＴを実現できる。
【００１９】また、ゲート金属の後酸化形状が形成でき
るために、ゲート端での電界集中が緩和され、ゲート絶
縁膜の耐圧が向上する。後酸化形状を適切にすることに
よって、ゲート端でのゲート絶縁膜中の電界をゲート中
央での値に近づけることができる。このために、微細な
ＭＯＳＦＥＴで要求される５０Ａ以下の薄いゲート絶縁
膜に対してもゲート絶縁膜にかかる電界を耐圧（５ＭＶ
／cm）以内に抑えることができる。これらの効果により
高融点金属ゲート電極を用いた構造が実現でき、微細な
ＭＯＳＦＥＴの実現に適した構造が得られる。
るために、ゲート端での電界集中が緩和され、ゲート絶
縁膜の耐圧が向上する。後酸化形状を適切にすることに
よって、ゲート端でのゲート絶縁膜中の電界をゲート中
央での値に近づけることができる。このために、微細な
ＭＯＳＦＥＴで要求される５０Ａ以下の薄いゲート絶縁
膜に対してもゲート絶縁膜にかかる電界を耐圧（５ＭＶ
／cm）以内に抑えることができる。これらの効果により
高融点金属ゲート電極を用いた構造が実現でき、微細な
ＭＯＳＦＥＴの実現に適した構造が得られる。
【００２０】上記実施例では、ゲート電極材料としてＷ
を用いたが、Ｍｏ、Ｃｕなどの他の金属でもよい。反応
障壁層としてＴｉＮを挙げたが、そのほかにＺｒ、Ｈｆ
などの窒化物、炭化物等でも同様の効果が得られる。
を用いたが、Ｍｏ、Ｃｕなどの他の金属でもよい。反応
障壁層としてＴｉＮを挙げたが、そのほかにＺｒ、Ｈｆ
などの窒化物、炭化物等でも同様の効果が得られる。
【００２１】
【発明の効果】本発明によれば、Ｗ，Ｍｏ膜等の金属ゲ
ートの半導体装置にあっても、下地材料との密着性およ
びゲート下端の形状が良好で電界集中の低減された、さ
らに、ゲートがソース、ドレイン端のｎ−（あるいは、
ｐ−）領域の上部を広く覆っている逆Ｔ字型の金属ゲー
ト構造の半導体装置を得ることができる。
ートの半導体装置にあっても、下地材料との密着性およ
びゲート下端の形状が良好で電界集中の低減された、さ
らに、ゲートがソース、ドレイン端のｎ−（あるいは、
ｐ−）領域の上部を広く覆っている逆Ｔ字型の金属ゲー
ト構造の半導体装置を得ることができる。
【図１】 本発明の実施例によるＭＯＳ型半導体装置の
構造を示す図。
構造を示す図。
【図２】 本発明の実施例の工程順断面図。
２１…シリコン基板 ２２…フィールド酸化膜 ２３，２３ａ…ゲート酸化膜 ２４，２４ａ…ＴｉＮ膜
２５…シリコン窒化膜 ２６…不純物イオン ２７…シリコン酸化膜 ２８…Ｗ
膜 ２９…ソース、ドレイン拡散層 ３０…層間絶縁膜
３１…電極配線
２５…シリコン窒化膜 ２６…不純物イオン ２７…シリコン酸化膜 ２８…Ｗ
膜 ２９…ソース、ドレイン拡散層 ３０…層間絶縁膜
３１…電極配線
Claims (7)
- 【請求項１】 半導体基板上にゲート絶縁膜を介して、
金属層、金属窒化物層、金属炭化物層、あるいは、金属
ホウ化物層を積層し、該第一層の上部あるいは端部を除
いた上部に金属層を積層した２層の積層膜をゲート電極
とし、該ゲート電極をマスクとしたセルフアラインによ
るソース、ドレイン拡散層を有することを特徴とする半
導体装置。 - 【請求項２】 ２層のゲート電極の下層の金属あるいは
その化合物の厚さが、その端部を除いた上部に上層の金
属を形成する工程で残り、かつ、上層と下層の間の導電
性が保たれるのに十分な厚さであり、かつ、該下層の端
部を通してソース、ドレイン拡散層の一部分を形成する
ための不純物イオン注入を行なうことができる厚さであ
ることを特徴とする請求項１記載の半導体装置。 - 【請求項３】 ２層のゲート電極の下端部の角部が酸化
されることによって、ゲート電極の形状がその下端部
に、垂直に近い鋭利な角度の角部を有しないことを特徴
とする請求項１記載の半導体装置。 - 【請求項４】 ２層のゲート電極の下層の金属あるいは
その化合物がチタン、ジルコニウム、ハフニウムおよび
その化合物である事を特徴とする請求項１記載の半導体
装置。 - 【請求項５】 ２層のゲート電極の上層の金属層がタン
グステン、モリブデン、銅を主成分とする事を特徴とす
る請求項１記載の半導体装置。 - 【請求項６】 ２層のゲート電極の上層の金属層の形成
工程が、下層の金属あるいはその化合物の、上部あるい
は端部を除いた上部に、マスクとなる層をパターニング
し形成する工程と絶縁膜を堆積しエッチングすることに
よりマスクとなる層の側部にのみ絶縁膜を形成する工程
と該側部絶縁膜の間でかつ下層の金属あるいはその化合
物の上部の部分に、マスクとなる層を除去後、金属層を
堆積する工程とを含む事を特徴とする半導体装置の製造
方法。 - 【請求項７】 セルフアラインによるソース、ドレイン
拡散層の形成工程が、マスクとなる層の形成後に該マス
クに覆われていない部分の下層の金属あるいはその化合
物を通して不純物のイオン注入を行なう工程とマスク側
部の絶縁膜形成後に不純物のイオン注入を行なう工程と
該注入不純物の拡散工程とを含むことを特徴とする請求
項６記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25685691A JPH05102467A (ja) | 1991-10-04 | 1991-10-04 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25685691A JPH05102467A (ja) | 1991-10-04 | 1991-10-04 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05102467A true JPH05102467A (ja) | 1993-04-23 |
Family
ID=17298370
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25685691A Pending JPH05102467A (ja) | 1991-10-04 | 1991-10-04 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05102467A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007221158A (ja) * | 2007-04-03 | 2007-08-30 | Toshiba Corp | 半導体装置及びその製造方法 |
-
1991
- 1991-10-04 JP JP25685691A patent/JPH05102467A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007221158A (ja) * | 2007-04-03 | 2007-08-30 | Toshiba Corp | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6188104B1 (en) | Trench DMOS device having an amorphous silicon and polysilicon gate | |
| US6710383B2 (en) | MISFET semiconductor device having a high dielectric constant insulating film with tapered end portions | |
| JPS5932172A (ja) | シヨツトキ−障壁ｍｏｓデバイスからなる集積回路及びその製造方法 | |
| US5858811A (en) | Method for fabricating charge coupled device (CCD) as semiconductor device of MOS structure | |
| JPH07249770A (ja) | 半導体装置及びその製造方法 | |
| JP3000739B2 (ja) | 縦型ｍｏｓ電界効果トランジスタおよびその製造方法 | |
| JPH05251694A (ja) | Ｍｏｓ型半導体装置及びその製造方法 | |
| JP2629995B2 (ja) | 薄膜トランジスタ | |
| JP3796227B2 (ja) | 電荷結合素子の製造方法 | |
| JPH07153952A (ja) | 半導体装置及びその製造方法 | |
| JP2638411B2 (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH05102467A (ja) | 半導体装置及びその製造方法 | |
| JPH0637106A (ja) | 半導体製造装置の製造方法 | |
| JPH0923013A (ja) | 半導体素子及びその製造方法 | |
| JPH0666327B2 (ja) | Ｍｏｓ型半導体装置およびその製造方法 | |
| JPH06177376A (ja) | Ｍｏｓ電界効果半導体装置の製造方法 | |
| US6893923B2 (en) | Reduced mask count process for manufacture of mosgated device | |
| JPS63227059A (ja) | 半導体装置およびその製造方法 | |
| JPH06196689A (ja) | 絶縁ゲート電界効果半導体装置およびその製造方法 | |
| JP3191313B2 (ja) | 半導体装置の製造方法 | |
| JPS6246570A (ja) | 縦形半導体装置及びその製造方法 | |
| JPH0618200B2 (ja) | ラテラルトランジスタ半導体装置の製造方法 | |
| JP2531688B2 (ja) | 半導体装置の製造方法 | |
| JP2024080157A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH0555589A (ja) | 絶縁ゲート形電界効果トランジスタ及びその製造方法 |