JPH05102836A - Ｔｔｌ出力バツフア - Google Patents
Ｔｔｌ出力バツフアInfo
- Publication number
- JPH05102836A JPH05102836A JP3259466A JP25946691A JPH05102836A JP H05102836 A JPH05102836 A JP H05102836A JP 3259466 A JP3259466 A JP 3259466A JP 25946691 A JP25946691 A JP 25946691A JP H05102836 A JPH05102836 A JP H05102836A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output
- base
- power supply
- supply voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000007257 malfunction Effects 0.000 abstract description 5
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 230000007547 defect Effects 0.000 abstract 1
- 230000000694 effects Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】
【目的】 電源電圧の変動や温度変動に対して出力トラ
ンジスタ（ＴＲ）を駆動する駆動ＴＲの誤動作を防止
し、電源電圧変動及び温度変動に対する動作マージンの
向上を図る。 【構成】 定電圧回路３０を設けたので、電源電圧ＶＣ
Ｃが低下しても、ＴＲ３１のベース・エミッタ間電圧Ｖ
ｂｅが常に一定に保たれる。そのため、ＴＲ２１を介し
て、オン状態の駆動ＴＲ１２のベース電位が一定に保た
れ、該駆動ＴＲ１２が電源電圧低下によってオフするい
う不都合を防止できる。さらに、回路の周囲温度が変動
してＴＲ３１のＶｂｅが変化しても、ショットキーダイ
オード３３のオン電圧も同様な傾向で変化するため、Ｔ
Ｒ２１のベース電位Ｖｂが温度変動の影響を受けにくく
なり、駆動ＴＲ１２のベース電位が温度変動に対して常
に一定に保持され、安定した“Ｌ”レベル出力が可能と
なる。
ンジスタ（ＴＲ）を駆動する駆動ＴＲの誤動作を防止
し、電源電圧変動及び温度変動に対する動作マージンの
向上を図る。 【構成】 定電圧回路３０を設けたので、電源電圧ＶＣ
Ｃが低下しても、ＴＲ３１のベース・エミッタ間電圧Ｖ
ｂｅが常に一定に保たれる。そのため、ＴＲ２１を介し
て、オン状態の駆動ＴＲ１２のベース電位が一定に保た
れ、該駆動ＴＲ１２が電源電圧低下によってオフするい
う不都合を防止できる。さらに、回路の周囲温度が変動
してＴＲ３１のＶｂｅが変化しても、ショットキーダイ
オード３３のオン電圧も同様な傾向で変化するため、Ｔ
Ｒ２１のベース電位Ｖｂが温度変動の影響を受けにくく
なり、駆動ＴＲ１２のベース電位が温度変動に対して常
に一定に保持され、安定した“Ｌ”レベル出力が可能と
なる。
Description
【０００１】
【産業上の利用分野】本発明は、定電圧回路を有するＴ
ＴＬ（トランジスタ・トランジスタ・ロジック）出力バ
ッファに関するものである。
ＴＬ（トランジスタ・トランジスタ・ロジック）出力バ
ッファに関するものである。
【０００２】
【従来の技術】従来、この種の技術としては、例えば特
開平１−２３６７３４号公報に記載されるものがあっ
た。この技術は、レベル変換回路を付加したＴＴＬ出力
バッファに関するものであり、そのＴＴＬ出力バッファ
の一例を図２に示す。図２は、従来のＴＴＬ出力バッフ
ァの一構成例を示す回路図である。このＴＴＬ出力バッ
ファは、バイポーラトランジスタで構成されるもので、
入力信号Ｓｉを入力する入力端子１を有し、該入力端子
１が抵抗２を介して電源電圧ＶＣＣに接続されている。
電源電圧ＶＣＣは、抵抗３、ＮＰＮ型の第２の駆動トラ
ンジスタ４、及び抵抗５を介してグランドＧＮＤに接続
されている。駆動トランジスタ４のベースは入力端子１
に接続され、そのコレクタがＮＰＮ型の第１の駆動トラ
ンジスタ６のベースに接続されている。
開平１−２３６７３４号公報に記載されるものがあっ
た。この技術は、レベル変換回路を付加したＴＴＬ出力
バッファに関するものであり、そのＴＴＬ出力バッファ
の一例を図２に示す。図２は、従来のＴＴＬ出力バッフ
ァの一構成例を示す回路図である。このＴＴＬ出力バッ
ファは、バイポーラトランジスタで構成されるもので、
入力信号Ｓｉを入力する入力端子１を有し、該入力端子
１が抵抗２を介して電源電圧ＶＣＣに接続されている。
電源電圧ＶＣＣは、抵抗３、ＮＰＮ型の第２の駆動トラ
ンジスタ４、及び抵抗５を介してグランドＧＮＤに接続
されている。駆動トランジスタ４のベースは入力端子１
に接続され、そのコレクタがＮＰＮ型の第１の駆動トラ
ンジスタ６のベースに接続されている。
【０００３】駆動トランジスタ６のコレクタは電源電圧
ＶＣＣに接続され、そのエミッタが抵抗７を介してＧＮ
Ｄに接続されている。トランジスタ６，４の各エミッタ
には、ＮＰＮ型の第１，第２の出力トランジスタ８，９
のベースがそれぞれ接続され、そのトランジスタ８，９
が、電源電圧ＶＣＣとＧＮＤとの間に直列接続されてい
る。出力トランジスタ８のエミッタには、ＴＴＬレベル
の出力信号Ｓｏを出力する出力端子１０が接続されてい
る。
ＶＣＣに接続され、そのエミッタが抵抗７を介してＧＮ
Ｄに接続されている。トランジスタ６，４の各エミッタ
には、ＮＰＮ型の第１，第２の出力トランジスタ８，９
のベースがそれぞれ接続され、そのトランジスタ８，９
が、電源電圧ＶＣＣとＧＮＤとの間に直列接続されてい
る。出力トランジスタ８のエミッタには、ＴＴＬレベル
の出力信号Ｓｏを出力する出力端子１０が接続されてい
る。
【０００４】次に、動作を説明する。入力端子１に入力
される入力信号Ｓｉが“Ｈ”レベルのとき、駆動トラン
ジスタ４のベース電位は、電源電圧ＶＣＣより抵抗２に
よる電圧降下分を差し引いた値となる。このとき、駆動
トランジスタ４がオンし、該トランジスタ４を介して出
力トランジスタ９のベースへ電源電流が流れ、該出力ト
ランジスタ９がオンし、出力端子１０がＧＮＤレベルに
低下し、“Ｌ”レベルの出力信号Ｓｏが出力される。
される入力信号Ｓｉが“Ｈ”レベルのとき、駆動トラン
ジスタ４のベース電位は、電源電圧ＶＣＣより抵抗２に
よる電圧降下分を差し引いた値となる。このとき、駆動
トランジスタ４がオンし、該トランジスタ４を介して出
力トランジスタ９のベースへ電源電流が流れ、該出力ト
ランジスタ９がオンし、出力端子１０がＧＮＤレベルに
低下し、“Ｌ”レベルの出力信号Ｓｏが出力される。
【０００５】入力信号Ｓｉが“Ｌ”レベルのとき、駆動
トランジスタ４がオフし、駆動トランジスタ６のベース
電位が上昇して該駆動トランジスタ６がオンする。する
と、駆動トランジスタ６を介して電源電流が出力トラン
ジスタ８のベースへ流れ、該出力トランジスタ８がオン
し、“Ｈ”レベルの出力信号Ｓｏが出力される。
トランジスタ４がオフし、駆動トランジスタ６のベース
電位が上昇して該駆動トランジスタ６がオンする。する
と、駆動トランジスタ６を介して電源電流が出力トラン
ジスタ８のベースへ流れ、該出力トランジスタ８がオン
し、“Ｈ”レベルの出力信号Ｓｏが出力される。
【０００６】
【発明が解決しようとする課題】しかしながら、従来の
ＴＴＬ出力バッファでは、電源電圧ＶＣＣが大きく変動
した場合、例えば小さくなったときには、抵抗２を介し
て駆動トランジスタ４のベース電位が低くなり、“Ｈ”
レベルの入力信号Ｓｉが入力しても、該駆動トランジス
タ４がオフしてしまい、誤動作を生じる。同様に、温度
変動が大きな場合にも、入力信号Ｓｉの“Ｈ”レベル時
に駆動トランジスタ４がオフして誤動作を生じるおそれ
があり、それらを簡単な回路構成で解決することが困難
であった。本発明は、前記従来技術が持っていた課題と
して、電源電圧や温度変動によって生じる誤動作を簡単
な回路構成で解決することが困難な点について解決した
ＴＴＬ出力バッファを提供するものである。
ＴＴＬ出力バッファでは、電源電圧ＶＣＣが大きく変動
した場合、例えば小さくなったときには、抵抗２を介し
て駆動トランジスタ４のベース電位が低くなり、“Ｈ”
レベルの入力信号Ｓｉが入力しても、該駆動トランジス
タ４がオフしてしまい、誤動作を生じる。同様に、温度
変動が大きな場合にも、入力信号Ｓｉの“Ｈ”レベル時
に駆動トランジスタ４がオフして誤動作を生じるおそれ
があり、それらを簡単な回路構成で解決することが困難
であった。本発明は、前記従来技術が持っていた課題と
して、電源電圧や温度変動によって生じる誤動作を簡単
な回路構成で解決することが困難な点について解決した
ＴＴＬ出力バッファを提供するものである。
【０００７】
【課題を解決するための手段】本発明は、前記課題を解
決するために、電源電圧と基準電位との間に直列接続さ
れた高電位側の第１の出力トランジスタ及び低電位側の
第２の出力トランジスタと、入力信号レベルに応じて前
記第１及び第２の出力トランジスタをそれぞれ駆動する
第１及び第２の駆動トランジスタとを備えたバイポーラ
トランジスタ構成のＴＴＬ出力バッファにおいて、前記
第２の駆動トランジスタのベース側に少なくとも抵抗を
介し定電圧回路を接続している。
決するために、電源電圧と基準電位との間に直列接続さ
れた高電位側の第１の出力トランジスタ及び低電位側の
第２の出力トランジスタと、入力信号レベルに応じて前
記第１及び第２の出力トランジスタをそれぞれ駆動する
第１及び第２の駆動トランジスタとを備えたバイポーラ
トランジスタ構成のＴＴＬ出力バッファにおいて、前記
第２の駆動トランジスタのベース側に少なくとも抵抗を
介し定電圧回路を接続している。
【０００８】この定電圧回路は、前記電源電圧側と前記
基準電位との間に接続されたバイポーラトランジスタ
と、前記バイポーラトランジスタのベースとコレクタと
の間に接続された第１の抵抗と、前記バイポーラトラン
ジスタのベースとエミッタとの間に直列接続されたショ
ットキーダイオード及び第２の抵抗とを、備えている。
基準電位との間に接続されたバイポーラトランジスタ
と、前記バイポーラトランジスタのベースとコレクタと
の間に接続された第１の抵抗と、前記バイポーラトラン
ジスタのベースとエミッタとの間に直列接続されたショ
ットキーダイオード及び第２の抵抗とを、備えている。
【０００９】
【作用】本発明によれば、以上のようにＴＴＬ出力バッ
ファを構成したので、電源電圧が変動しても、定電圧回
路を構成するバイポーラトランジスタのベース・エミッ
タ間電圧（またはベース・コレクタ間電圧）が常に一定
に保たれるので、電源電圧の変動に対する第２の駆動ト
ランジスタのベース電位を一定に保てる。特に、第２の
駆動トランジスタがオンしているときに、該トランジス
タのベース電位が一定に保たれるので、電源電圧の低下
によって該第２の駆動トランジスタがオフするという誤
動作を防止できる。
ファを構成したので、電源電圧が変動しても、定電圧回
路を構成するバイポーラトランジスタのベース・エミッ
タ間電圧（またはベース・コレクタ間電圧）が常に一定
に保たれるので、電源電圧の変動に対する第２の駆動ト
ランジスタのベース電位を一定に保てる。特に、第２の
駆動トランジスタがオンしているときに、該トランジス
タのベース電位が一定に保たれるので、電源電圧の低下
によって該第２の駆動トランジスタがオフするという誤
動作を防止できる。
【００１０】また、回路の周囲温度が変動して定電圧回
路内のバイポーラトランジスタのベース・エミッタ間電
圧が変化しても、その変化に応じてショットキーダイオ
ードのオン電圧も変化するため、温度変動に対して第２
の駆動トランジスタのベース電位の変動を抑制しうる。
従って、簡単な回路構成で、前記課題を解決できるので
ある。
路内のバイポーラトランジスタのベース・エミッタ間電
圧が変化しても、その変化に応じてショットキーダイオ
ードのオン電圧も変化するため、温度変動に対して第２
の駆動トランジスタのベース電位の変動を抑制しうる。
従って、簡単な回路構成で、前記課題を解決できるので
ある。
【００１１】
【実施例】図１は、本発明の一実施例を示すＴＴＬ出力
バッファの回路図である。このＴＴＬ出力バッファは、
バイポーラトランジスタで構成されるもので、入力信号
レベルに応じたＴＴＬ出力信号を出力する出力バッファ
回路１０と、その低電位側駆動トランジスタのベース電
位を一定に保つための定電圧回路３０とで、構成されて
いる。
バッファの回路図である。このＴＴＬ出力バッファは、
バイポーラトランジスタで構成されるもので、入力信号
レベルに応じたＴＴＬ出力信号を出力する出力バッファ
回路１０と、その低電位側駆動トランジスタのベース電
位を一定に保つための定電圧回路３０とで、構成されて
いる。
【００１２】出力バッファ回路１０は、入力信号Ｓｉを
入力する入力端子１１を有し、それにはＮＰＮ型の第２
の駆動トランジスタ１２のベースが接続されている。駆
動トランジスタ１２のコレクタは、抵抗１３を介して電
源電圧ＶＣＣ（例えば、＋５Ｖ）に接続され、そのエミ
ッタが抵抗１４を介してグランドＧＮＤ（＝０Ｖ）に接
続されている。駆動トランジスタ１２のコレクタは、Ｎ
ＰＮ型の第１の駆動トランジスタ１５のベースに接続さ
れ、そのコレクタが電源電圧ＶＣＣに接続され、さらに
該トランジスタ１５のエミッタが、抵抗１６を介してＧ
ＮＤに接続されると共にＮＰＮ型の第１の出力トランジ
スタ１７のベースに接続されている。出力トランジスタ
１７のコレクタは駆動トランジスタ１５のエミッタに接
続されてダーリントン接続構造となっている。
入力する入力端子１１を有し、それにはＮＰＮ型の第２
の駆動トランジスタ１２のベースが接続されている。駆
動トランジスタ１２のコレクタは、抵抗１３を介して電
源電圧ＶＣＣ（例えば、＋５Ｖ）に接続され、そのエミ
ッタが抵抗１４を介してグランドＧＮＤ（＝０Ｖ）に接
続されている。駆動トランジスタ１２のコレクタは、Ｎ
ＰＮ型の第１の駆動トランジスタ１５のベースに接続さ
れ、そのコレクタが電源電圧ＶＣＣに接続され、さらに
該トランジスタ１５のエミッタが、抵抗１６を介してＧ
ＮＤに接続されると共にＮＰＮ型の第１の出力トランジ
スタ１７のベースに接続されている。出力トランジスタ
１７のコレクタは駆動トランジスタ１５のエミッタに接
続されてダーリントン接続構造となっている。
【００１３】出力トランジスタ１７のエミッタは、第２
の出力トランジスタ１８のコレクタに接続されると共
に、ＴＴＬレベルの出力信号Ｓｏを出力する出力端子１
９に接続されている。出力トランジスタ１８のベースは
駆動トランジスタ１２のエミッタに接続され、さらに該
出力トランジスタ１８のエミッタがＧＮＤに接続されて
いる。また、電源電圧ＶＣＣには電流制限用の抵抗２０
が接続され、さらにその抵抗２０の電源電圧ＶＣＣと反
対の一端にＮＰＮ型のトランジスタ２１のベースが接続
されている。トランジスタ２１のコレクタは電源電圧Ｖ
ＣＣに、エミッタは抵抗２２を介して入力端子１１に接
続されている。
の出力トランジスタ１８のコレクタに接続されると共
に、ＴＴＬレベルの出力信号Ｓｏを出力する出力端子１
９に接続されている。出力トランジスタ１８のベースは
駆動トランジスタ１２のエミッタに接続され、さらに該
出力トランジスタ１８のエミッタがＧＮＤに接続されて
いる。また、電源電圧ＶＣＣには電流制限用の抵抗２０
が接続され、さらにその抵抗２０の電源電圧ＶＣＣと反
対の一端にＮＰＮ型のトランジスタ２１のベースが接続
されている。トランジスタ２１のコレクタは電源電圧Ｖ
ＣＣに、エミッタは抵抗２２を介して入力端子１１に接
続されている。
【００１４】定電圧回路３０は、ＮＰＮ型のトランジス
タ３１、第１，第２の抵抗３２，３４、及びショットキ
ーダイオード３３を備え、そのトランジスタ３１のコレ
クタが抵抗２０及びトランジスタ２１のベースに接続さ
れ、さらに該トランジスタ３１のエミッタがＧＮＤに接
続されている。トランジスタ３１のベース・コレクタ間
には第１の抵抗３２が接続され、さらにそのベース・エ
ミッタ間に、ショットキーダイオード３３及び第２の抵
抗３４が直列に接続されている。
タ３１、第１，第２の抵抗３２，３４、及びショットキ
ーダイオード３３を備え、そのトランジスタ３１のコレ
クタが抵抗２０及びトランジスタ２１のベースに接続さ
れ、さらに該トランジスタ３１のエミッタがＧＮＤに接
続されている。トランジスタ３１のベース・コレクタ間
には第１の抵抗３２が接続され、さらにそのベース・エ
ミッタ間に、ショットキーダイオード３３及び第２の抵
抗３４が直列に接続されている。
【００１５】次に、動作を説明する。まず、出力バッフ
ァ回路１０の動作を説明すると、入力端子１１に入力さ
れる入力信号Ｓｉが“Ｈ”レベルのとき、駆動トランジ
スタ１２がオンし、抵抗１３及び該駆動トランジスタ１
２を介して電源電流が出力トランジスタ１８のベースに
供給され、該出力トランジスタ１８がオンする。このと
き、駆動トランジスタ１２のコレクタ電位、つまり駆動
トランジスタ１５のベース電位が低下するため、該駆動
トランジスタ１５がオフし、それによって出力トランジ
スタ１７がオフする。出力トランジスタ１８がオンする
と、出力端子１９の電位がＧＮＤレベル近くまで遷移
し、該出力端子１９から“Ｌ”レベルの出力信号Ｓｏが
出力される。
ァ回路１０の動作を説明すると、入力端子１１に入力さ
れる入力信号Ｓｉが“Ｈ”レベルのとき、駆動トランジ
スタ１２がオンし、抵抗１３及び該駆動トランジスタ１
２を介して電源電流が出力トランジスタ１８のベースに
供給され、該出力トランジスタ１８がオンする。このと
き、駆動トランジスタ１２のコレクタ電位、つまり駆動
トランジスタ１５のベース電位が低下するため、該駆動
トランジスタ１５がオフし、それによって出力トランジ
スタ１７がオフする。出力トランジスタ１８がオンする
と、出力端子１９の電位がＧＮＤレベル近くまで遷移
し、該出力端子１９から“Ｌ”レベルの出力信号Ｓｏが
出力される。
【００１６】入力信号Ｓｉが“Ｌ”レベルのとき、駆動
トランジスタ１２がオフし、出力トランジスタ１８のベ
ース電位が低下して該出力トランジスタ１８がオフす
る。駆動トランジスタ１２がオフすると、出力トランジ
スタ１５のベース電位が上昇し、該駆動トランジスタ１
５がオンする。駆動トランジスタ１５がオンすると、該
駆動トランジスタ１５を介して電源電流が出力トランジ
スタ１７のベースへ供給され、該出力トランジスタ１７
がオンする。そのため、出力端子１９から“Ｈ”レベル
の出力信号Ｓｏが出力される。
トランジスタ１２がオフし、出力トランジスタ１８のベ
ース電位が低下して該出力トランジスタ１８がオフす
る。駆動トランジスタ１２がオフすると、出力トランジ
スタ１５のベース電位が上昇し、該駆動トランジスタ１
５がオンする。駆動トランジスタ１５がオンすると、該
駆動トランジスタ１５を介して電源電流が出力トランジ
スタ１７のベースへ供給され、該出力トランジスタ１７
がオンする。そのため、出力端子１９から“Ｈ”レベル
の出力信号Ｓｏが出力される。
【００１７】次に、定電圧回路３０の回路動作を説明す
る。電源電圧ＶＣＣの印加により、電流制限用抵抗２０
を介してトランジスタ３１のベースに電源電流が流れ、
該トランジスタ３１がオンしてそのコレクタ電位が定電
圧発生ノードとなる。このときのトランジスタ２１のベ
ース電位（即ち、発生定電圧）Ｖｂは、次式（１）のよ
うになる。 Ｖｂ＝Ｖｂｅ（１＋Ｒ１／Ｒ２）−Ｖｓｆ・Ｒ１／Ｒ２ ・・・（１） 但し、Ｖｂｅ；トランジスタ３１のベース・エミッタ間
電圧 Ｒ１ ；抵抗３２の抵抗値 Ｒ２ ；抵抗３４の抵抗値 Ｖｓｆ ；ショットキーダイオード３３のオン電圧 そこで、抵抗３２，３４の抵抗値Ｒ１，Ｒ２は、（１）
式を満たすように設定すればよい。また、電流制限用抵
抗２０の抵抗値Ｒ３を、次式（２）を満たすように設定
すれば、電源電圧ＶＣＣが例えば＋５Ｖに対して小さく
なっても、トランジスタ３１のベース・エミッタ間電圧
Ｖｂｅが常に一定に保たれる。従って、“Ｌ”レベルの
出力信号Ｓｏが電源電圧の変動に影響を受けにくくな
り、該電源電圧ＶＣＣの変動に対する動作マージンの向
上が図れる。 （Ｖｃｃ−Ｖｂ）／Ｒ３＞（Ｖｂｅ−Ｖｓｆ）／Ｒ２ ・・・（２） さらに、定電圧回路３０内には、トランジスタ３１のベ
ース・エミッタ間に抵抗と共にショットキーダイオード
３３が接続されている。そのため、回路の周囲温度が変
動してトランジスタ３１のベース・エミッタ間電圧Ｖｂ
ｅが変化したとしても、該ショットキーダイオード３３
のオン電圧Ｖｓｆも同様な傾向で変化するため、（１）
式より、トランジスタ２１のベース電位（即ち、発生定
電位）Ｖｂが温度変動の影響を受けにくくなり、該温度
変動に対する動作マージンの向上が図れる。ここで、シ
ョットキーダイオード３３は、トランジスタ３１と同じ
ようなプロセスで製造が可能であるため、ベース・エミ
ッタ間電圧Ｖｂｅの変化特性とオン電圧Ｖｓｆとの変化
特性をほぼ同一に形成することは容易となる。
る。電源電圧ＶＣＣの印加により、電流制限用抵抗２０
を介してトランジスタ３１のベースに電源電流が流れ、
該トランジスタ３１がオンしてそのコレクタ電位が定電
圧発生ノードとなる。このときのトランジスタ２１のベ
ース電位（即ち、発生定電圧）Ｖｂは、次式（１）のよ
うになる。 Ｖｂ＝Ｖｂｅ（１＋Ｒ１／Ｒ２）−Ｖｓｆ・Ｒ１／Ｒ２ ・・・（１） 但し、Ｖｂｅ；トランジスタ３１のベース・エミッタ間
電圧 Ｒ１ ；抵抗３２の抵抗値 Ｒ２ ；抵抗３４の抵抗値 Ｖｓｆ ；ショットキーダイオード３３のオン電圧 そこで、抵抗３２，３４の抵抗値Ｒ１，Ｒ２は、（１）
式を満たすように設定すればよい。また、電流制限用抵
抗２０の抵抗値Ｒ３を、次式（２）を満たすように設定
すれば、電源電圧ＶＣＣが例えば＋５Ｖに対して小さく
なっても、トランジスタ３１のベース・エミッタ間電圧
Ｖｂｅが常に一定に保たれる。従って、“Ｌ”レベルの
出力信号Ｓｏが電源電圧の変動に影響を受けにくくな
り、該電源電圧ＶＣＣの変動に対する動作マージンの向
上が図れる。 （Ｖｃｃ−Ｖｂ）／Ｒ３＞（Ｖｂｅ−Ｖｓｆ）／Ｒ２ ・・・（２） さらに、定電圧回路３０内には、トランジスタ３１のベ
ース・エミッタ間に抵抗と共にショットキーダイオード
３３が接続されている。そのため、回路の周囲温度が変
動してトランジスタ３１のベース・エミッタ間電圧Ｖｂ
ｅが変化したとしても、該ショットキーダイオード３３
のオン電圧Ｖｓｆも同様な傾向で変化するため、（１）
式より、トランジスタ２１のベース電位（即ち、発生定
電位）Ｖｂが温度変動の影響を受けにくくなり、該温度
変動に対する動作マージンの向上が図れる。ここで、シ
ョットキーダイオード３３は、トランジスタ３１と同じ
ようなプロセスで製造が可能であるため、ベース・エミ
ッタ間電圧Ｖｂｅの変化特性とオン電圧Ｖｓｆとの変化
特性をほぼ同一に形成することは容易となる。
【００１８】また、トランジスタ３１のコレクタ電位に
よってトランジスタ２１を制御しているので、トランジ
スタのベース・エミッタ間電圧Ｖｂｅと、トランジスタ
１２のベース電圧Ｖｂとの電位差が小さくなり、抵抗２
２を精巧に形成できる。
よってトランジスタ２１を制御しているので、トランジ
スタのベース・エミッタ間電圧Ｖｂｅと、トランジスタ
１２のベース電圧Ｖｂとの電位差が小さくなり、抵抗２
２を精巧に形成できる。
【００１９】なお、本発明は上記実施例に限定されず、
種々の変形が可能である。その変形例としては、例えば
次のようなものがある。 （ａ） 図１では、トランジスタをＮＰＮ型のバイポー
ラトランジスタで構成したが、それらをＰＮＰ型トラン
ジスタで構成したり、あるいはＮＰＮ型とＰＮＰ型のト
ランジスタを組み合わせて構成してもよい。この場合、
ＮＰＮ型とＰＮＰ型のトランジスタの極性に応じて電源
の極性等を変更すればよい。
種々の変形が可能である。その変形例としては、例えば
次のようなものがある。 （ａ） 図１では、トランジスタをＮＰＮ型のバイポー
ラトランジスタで構成したが、それらをＰＮＰ型トラン
ジスタで構成したり、あるいはＮＰＮ型とＰＮＰ型のト
ランジスタを組み合わせて構成してもよい。この場合、
ＮＰＮ型とＰＮＰ型のトランジスタの極性に応じて電源
の極性等を変更すればよい。
【００２０】（ｂ） 図１では、トランジスタ３１のコ
レクタ電位が定電圧発生ノードとなり、そのノードによ
ってトランジスタ２１を制御することにより、駆動トラ
ンジスタ１２のオン状態時におけるそのベース電位を一
定に保つようにしているが、トランジスタ３１のコレク
タ電位を抵抗等を介して入力端子１１に印加することに
より、該駆動トランジスタ１２のベース電位を一定にす
る構成にしてもよい。 （ｃ） 図１の入力端子１１を複数個設け、それら入力
端子間の論理をトランジスタ等で求めるようにしたり、
あるいは駆動トランジスタ１５を複数個設けて駆動能力
を向上してもよい。さらに、出力トランジスタ１８のベ
ースからコレクタにショットキーダイオードをクランプ
として接続することにより、該出力トランジスタ１８の
蓄積時間の減少を図る等、図１の回路に他の素子を付加
することも可能である。
レクタ電位が定電圧発生ノードとなり、そのノードによ
ってトランジスタ２１を制御することにより、駆動トラ
ンジスタ１２のオン状態時におけるそのベース電位を一
定に保つようにしているが、トランジスタ３１のコレク
タ電位を抵抗等を介して入力端子１１に印加することに
より、該駆動トランジスタ１２のベース電位を一定にす
る構成にしてもよい。 （ｃ） 図１の入力端子１１を複数個設け、それら入力
端子間の論理をトランジスタ等で求めるようにしたり、
あるいは駆動トランジスタ１５を複数個設けて駆動能力
を向上してもよい。さらに、出力トランジスタ１８のベ
ースからコレクタにショットキーダイオードをクランプ
として接続することにより、該出力トランジスタ１８の
蓄積時間の減少を図る等、図１の回路に他の素子を付加
することも可能である。
【００２１】
【発明の効果】以上詳細に説明したように、従来のよう
なＴＴＬ出力バッファ内に定電圧回路を付加したので、
電源電圧が変動しても、第２の駆動トランジスタのベー
ス電位が一定に保たれるので、ＴＴＬ出力バッファの
“Ｌ”レベル出力が電源電圧変動の影響を受けにくくな
り、該電源電圧変動に対する動作マージンの向上が図れ
る。
なＴＴＬ出力バッファ内に定電圧回路を付加したので、
電源電圧が変動しても、第２の駆動トランジスタのベー
ス電位が一定に保たれるので、ＴＴＬ出力バッファの
“Ｌ”レベル出力が電源電圧変動の影響を受けにくくな
り、該電源電圧変動に対する動作マージンの向上が図れ
る。
【００２２】しかも、定電圧回路を構成するバイポーラ
トランジスタのベース・エミッタ間にショットキーダイ
オードを接続しているため、周囲温度が変動して該バイ
ポーラトランジスタのベース・エミッタ間電圧（また
は、ベース・コレクタ電圧）が変化しても、それに応じ
てショットキーダイオードのオン電圧も変動するので、
第２の駆動トランジスタのベース電位が温度変動の影響
を受けにくくなる。そのため、ＴＴＬ出力バッファの
“Ｌ”レベル出力が温度変動の影響を受けにくくなり、
該温度変動に対する動作マージンが向上する。
トランジスタのベース・エミッタ間にショットキーダイ
オードを接続しているため、周囲温度が変動して該バイ
ポーラトランジスタのベース・エミッタ間電圧（また
は、ベース・コレクタ電圧）が変化しても、それに応じ
てショットキーダイオードのオン電圧も変動するので、
第２の駆動トランジスタのベース電位が温度変動の影響
を受けにくくなる。そのため、ＴＴＬ出力バッファの
“Ｌ”レベル出力が温度変動の影響を受けにくくなり、
該温度変動に対する動作マージンが向上する。
【図１】本発明の実施例を示すＴＴＬ出力バッファの回
路図である。
路図である。
【図２】従来のＴＴＬ出力バッファの回路図である。
１０ 出力バッファ回路 １１ 入力端子 １２ 第２の駆動トランジスタ １５ 第１の駆動トランジスタ １７ 第１の出力トランジスタ １８ 第２の出力トランジスタ ３０ 定電圧回路 ３１ トランジスタ ３２ 第１の抵抗 ３３ ショットキーダイオード ３４ 第２の抵抗
Claims (1)
- 【請求項１】 電源電圧と基準電位との間に直列接続さ
れた高電位側の第１の出力トランジスタ及び低電位側の
第２の出力トランジスタと、入力信号レベルに応じて前
記第１及び第２の出力トランジスタをそれぞれ駆動する
第１及び第２の駆動トランジスタとを備えたＴＴＬ出力
バッファにおいて、 前記電源電圧側と前記基準電位との間に接続されたバイ
ポーラトランジスタと、 前記バイポーラトランジスタのベースとコレクタとの間
に接続された第１の抵抗と、 前記バイポーラトランジスタのベースとエミッタとの間
に直列接続されたショットキーダイオード及び第２の抵
抗とを、 備えた定電圧回路を、前記第２の駆動トランジスタのベ
ース側に少なくとも抵抗を介して接続したことを特徴と
するＴＴＬ出力バッファ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3259466A JPH05102836A (ja) | 1991-10-07 | 1991-10-07 | Ｔｔｌ出力バツフア |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3259466A JPH05102836A (ja) | 1991-10-07 | 1991-10-07 | Ｔｔｌ出力バツフア |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05102836A true JPH05102836A (ja) | 1993-04-23 |
Family
ID=17334469
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3259466A Withdrawn JPH05102836A (ja) | 1991-10-07 | 1991-10-07 | Ｔｔｌ出力バツフア |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05102836A (ja) |
-
1991
- 1991-10-07 JP JP3259466A patent/JPH05102836A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0473806B2 (ja) | ||
| JP2001084043A (ja) | 半導体装置 | |
| JPH0633715Y2 (ja) | トランジスタ−トランジスタ論理回路 | |
| JP3200021B2 (ja) | 出力回路装置 | |
| JP2508488B2 (ja) | バッファ回路 | |
| JPH08293784A (ja) | エミッタ結合型論理出力回路 | |
| JP2734426B2 (ja) | レベル変換回路 | |
| JPH0786895A (ja) | 出力回路 | |
| JP2998334B2 (ja) | Ｅｃｌ型半導体集積回路装置 | |
| JP2585098B2 (ja) | バイポーラ論理素子のインターフェース | |
| JP2602802Y2 (ja) | 電流スイッチ回路 | |
| JP2001237676A (ja) | ヒステリシスコンパレータ | |
| JPH0785534B2 (ja) | パルス電流出力回路 | |
| JPH0513064Y2 (ja) | ||
| JP3172310B2 (ja) | バッファ回路 | |
| JP2827743B2 (ja) | 半導体集積回路装置 | |
| JPS60117818A (ja) | アナログ信号切換回路装置 | |
| JPH0472410B2 (ja) | ||
| JPH0637615A (ja) | 電流切替形駆動制御回路 | |
| JPS62182819A (ja) | 電源回路 | |
| JPH0533569B2 (ja) | ||
| JPH05211416A (ja) | 出力バッファ回路 | |
| JPH0556047B2 (ja) | ||
| JPH06140848A (ja) | 演算増幅器 | |
| JPH0585131U (ja) | エミッタ結合論理回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990107 |