JPH05102984A - ループ状ｉ／ｏデータ伝送装置 - Google Patents

Abstract

(57)【要約】 【目的】 各子局のアドレス及び種別データを予め登録
したり、そのアドレス変更，種別変更及び削除の際にこ
れらの情報を再登録することなく、子局の接続状態を自
動的に把握し、データ伝送が行えるループ状Ｉ／Ｏデー
タ伝送装置の提供を目的とする。 【構成】 伝送信号を同期情報，アドレス情報，データ
情報の他に、子局に関する情報を調べるよう命令するコ
マンド情報とから構成し、かつコマンド情報に応じた信
号を発生するコマンド一致検出記憶回路１４と、前記コ
マンド一致検出記憶回路１４から出力される信号によ
り、子局に関する情報を入力データｌと置き換えるバイ
ト切り換えスイッチ回路１１を備えたことにより、コマ
ンド情報を親局から送信するだけで、各子局はそれぞれ
のアドレスとその接続状態に関する情報を親局へ送信し
てくるため、上記目的を達成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は自動機械等に用いられる
ループ状Ｉ／Ｏデータ伝送装置に関する。

【０００２】

【従来の技術】近年はマイクロプロセッサの利用により
自動機械が高機能化されつつあり、それに伴ってセンサ
やアクチュエータの数が数百〜数千にも及ぶものがめず
らしくなくなってきている。

【０００３】それに伴い、センサ及びアクチュエータと
それらを制御するコントローラとの間で信号伝送を行う
ための配線量が多くなり、その結果、信頼性の低下や配
線工数の増大化を招いたり、トラブルが生じた際の対応
が困難であるなどの問題が生じてきた。

【０００４】このような問題を解消するため、本発明者
は先に出願した特願昭６１−１６５８３０号において、
各センサ・アクチュエータのすぐ近くにリモートＩ／Ｏ
と呼ばれる制御ユニットを配置し、その間を光ファイバ
等を用いた伝送路にて接続したループ状データ伝送装置
を提案した。

【０００５】図１０はそのループ状データ伝送装置の概
略構成図である。図において、１はセンサ、２はアクチ
ュエータ、３は入力ユニット、４は出力ユニットであ
り、３と４を以後子局と呼ぶことにする。５はこれら子
局すべてを制御するコントローラであり、子局に対し親
局と呼ぶ。６は光ファイバである。

【０００６】図１１は各子局の構成を示した構成図であ
る。図において、７は同期キャリアタイミング信号発生
回路で、受信信号ａの伝送速度に同期したキャリアタイ
ミング信号ｂを発生させるものである。８はアドレス一
致検出回路で、受信中の信号ａのアドレス情報と設定ア
ドレスとが一致したことを検出し、記憶するものであ
る。９は同期キャリアタイミング信号発生回路７から出
力されたキャリアタイミング信号ｂをクロック入力とし
て並列入力データｌを直列信号ｃに変換する並列・直列
変換器である。１０は受信信号ａを並列・直列変換器９
から出力される直列信号ｃと同一タイミングになるまで
遅らせる直列信号遅延回路である。１１は送信切り換え
スイッチであり普通はｉ側と接続している。受信を開始
しアドレス情報が通過した時点でアドレス一致検出信号
ｄが出ていれば送信切り換えスイッチ１１はｈ側に接続
し、以後送信信号を直列信号ｃに切り換える。又、アド
レス一致信号ｄが出ていなければ切り換えは行わず、信
号遅延回路１０を通って遅延された受信信号ａをそのま
ま再送信するものである。１２は受信信号ａ中のデータ
情報を直列・並列変換する直列・並列変換器である。１
３はアドレス一致時に出力ラッチを行う出力ラッチ回路
である。

【０００７】図１２はこのループ状データ伝送装置の伝
送フォーマットを示したものである。伝送フォーマット
は同期キャリアタイミング信号ｂを発生させるための同
期情報と、アクセスする子局を区別するためのアドレス
情報と、データ情報から成り立っている。

【０００８】以上のように構成されたループ状データ伝
送装置について、図１１を参照して、以下その動作を説
明する。

【０００９】図において、信号ａを受信すると、同期キ
ャリアタイミング信号発生回路７が受信信号ａの伝送速
度に同期したキャリアタイミング信号ｂを発生させる。

【００１０】ここで、受信中の信号ａのアドレス情報と
設定アドレスが一致していれば、アドレス一致検出回路
８よりアドレス一致信号ｄを出力し送信切り換えスイッ
チ１１はｉ側からｈ側に切り換えられる。以後、送信信
号ｇは並列・直列変換器により直列信号に変換された入
力データｃに置き換えられる。尚、送信切り換えの際、
受信信号ａは直列信号ｃと同一タイミングになるように
並列・直列変換器９のクロック入力信号と同一のキャリ
ア信号ｂを直列信号遅延回路１０のクロック入力に加え
て遅らせているため、送信切り換えによる波形の乱れは
極めて少ない。

【００１１】一方、受信信号ａのデータ情報の並列出力
は次のように行われる。受信信号ａとキャリアタイミン
グ信号ｂはそれぞれ直列・並列変換器１２のシリアル入
力，クロック入力であり、これらの直列データ情報は並
列データに変換される。そして、アドレスが一致してい
る場合は出力ラッチ回路１３で並列に変換されたデータ
をラッチし、ラッチした並列信号を出力データｋとして
得ることができる。

【００１２】次にアドレスが一致しなかった場合につい
て説明する。アドレスが一致しなかった場合は送信切り
換えスイッチ１１はｉ側のままである。受信信号ａは直
列信号遅延回路のデータ入力であり、又クロック入力と
してキャリアタイミング信号ｂが入力されているので直
列信号遅延回路１０の出力信号ｉは受信信号ａと全く同
じである。この時は並列データは入力も出力もされない
ことになる。

【００１３】

【発明が解決しようとする課題】上記従来のループ状デ
ータ伝送装置においては、予め各子局のアドレスと種別
データを登録しておき、これらのデータ情報を元にして
親局から子局へデータを伝送するため、自動機械等の設
備の作成段階において、適切な仕様にするために試行を
繰り返す際、子局のアドレス変更，種別変更及び削除を
行うためにはこれらの情報を人手により再登録しなけれ
ばならず、更に各子局における各ビットの入出力の接続
状態を把握するためにも上記同様の手続きを行わなけれ
ばならないという問題点を有していた。

【００１４】本願発明は上記従来の問題点を解決するも
ので、各子局のアドレス及び種別データを予め登録した
り、そのアドレス変更，種別変更及び削除の際にこれら
の情報を再登録することなく、子局の接続状態を自動的
に把握し、データ伝送が行えるループ状Ｉ／Ｏデータ伝
送装置の提供を目的とする。

【００１５】

【課題を解決するための手段】上記目的を達成するため
に本発明のループ状データ伝送装置は、伝送信号を同期
情報，アドレス情報，データ情報の他に、子局に関する
情報を調べるよう命令するコマンド情報とから構成し、
かつコマンド情報に応じた信号を発生するコマンド一致
検出回路と、前記コマンド一致検出回路から出力される
信号により、子局に関する情報を入力データと置き換え
るバイト切り換えスイッチ回路を備えたものである。

【００１６】具体的に子局に関する情報としては、８bi
t入力モジュールといった種別と、各子局における各ビ
ットに入出力装置が接続しているか否かといった各ビッ
トの入出力の接続状態である。

【００１７】

【作用】このような構成により、コマンド情報を親局か
ら送信するだけで、各子局はそれぞれのアドレスとその
接続状態に関する情報を親局へ送信してくるため、この
情報を予め登録したり、変更及び削除の際の再登録をす
る必要がなく、子局に関する情報を容易に、かつ迅速に
把握することができる。

【００１８】

【実施例】以下に本発明の一実施例におけるループ状デ
ータ伝送装置を図面を参照して説明する。

【００１９】図１は同実施例のループ状データ伝送装置
の子局の構成を示したブロック図である。

【００２０】図において、７は同期キャリアタイミング
信号発生回路で、受信信号ａの伝送速度に同期したキャ
リアタイミング信号ｂを発生させるものである。８はア
ドレス一致検出回路で、受信中の信号のアドレス情報と
設定アドレスが一致したことを検出し記憶するものであ
る。９は同期キャリアタイミング信号発生回路７から出
力されたキャリアタイミング信号ｂをクロック入力とし
て並列入力データを直列信号ｃに変換する並列・直列変
換器である。１０は受信信号ａを並列・直列変換器９か
ら出力される直列信号ｃと同一タイミングになるまで遅
らせる直列信号遅延回路である。１１は送信切り換えス
イッチであり普段はｉ側と接続している。受信を開始し
アドレス情報が通過した時点でアドレス一致検出信号ｄ
が出ていれば送信切り換えスイッチ１１はｈ側に接続
し、以後送信信号を直列信号ｃに切り換える。又、アド
レス一致記憶信号ｄが出ていなければ切り換えは行わ
ず、信号遅延回路１０を通って遅延された受信信号をそ
のまま再送信するものである。１２は受信信号中のデー
タ情報を直列・並列変換する直列・並列変換器である。
１３はアドレス一致時に出力ラッチを行う出力ラッチ回
路である。

【００２１】以上の構成は従来例と同様のものであり、
異なる点を以下に述べる。図２は本実施例における伝送
信号の伝送フォーマット図である。伝送フォーマットは
同期キャリア信号を発生させるための同期情報と、アク
セスする子局を区別するためのアドレス情報と、子局の
接続情報を得るために発するコマンド情報と、データ情
報から成り立っている。

【００２２】また、図１において、１４は前記コマンド
情報に応じて信号を発するコマンド一致検出回路であ
り、１５は子局である入出力ユニットの種別をコード化
しているエンコーダである。１６は前記コマンド一致検
出回路から出力される信号により、子局の接続状態の情
報を入力データｌと置き換えるバイト切り換えスイッチ
回路である。２５は子局の各ビットごとの入出力の接続
を検出し、接続情報に関するデータｍを出力するビット
接続検出回路である。

【００２３】以上のように構成されたループ状データ伝
送装置の動作を図面を参照して説明する。

【００２４】図において、信号ａを受信すると、同期キ
ャリアタイミング信号発生回路７より受信信号ａの伝送
速度に同期したキャリアタイミング信号ｂが発生する。

【００２５】受信中の信号のアドレス情報と設定アドレ
スが一致していれば、アドレス一致検出回路８よりアド
レス一致記憶信号ｄを出力し送信切り換えスイッチ１１
はｉ側からｈ側に切り換えられる。以後、送信信号ｇは
並列・直列変換器により直列信号に変換された入力デー
タｃに置き換えられる。

【００２６】ここで、受信中のコマンド情報が「０」で
あると、上記のように送信信号ｇは入力データｃである
が、コマンド情報が「１」であれば、コマンド一致検出
記憶回路１４よりコマンド一致検出信号ｊが出力され、
バイト切り換えスイッチ回路１６によって入力データｌ
の代わりに、エンコーダ１５を通じて出力される種別コ
ードが並列・直列変換器９により直列信号に変換された
入力データｃに置き換えられる。従って、親局には各子
局のアドレスと種別データが送信されてくることにな
る。

【００２７】今、本実施例の具体的構成として図３のよ
うなループ状データ伝送装置を想定する。あらかじめ、
子局の種別コードは図４のように設定してある。

【００２８】この図３の場合、子局１７はアドレス０，
種別３、子局１８はアドレス２，種別３、子局１９はア
ドレス８，種別２、子局２０はアドレスＣ，種別７、子
局２１はアドレス９，種別３といったデータがデータバ
ッファ２３に格納されていく。この格納された情報を元
にＣＰＵ２４において、図５に示すような入出力マップ
を生成する。入出力マップ生成後、親局２２は伝送信号
中のコマンド情報を「０」に戻し、各入出力モジュール
に適した制御をＣＰＵ３により行う。

【００２９】次に、受信中のコマンド情報が「２」であ
るとき、コマンド一致検出回路１４よりコマンド一致検
出信号ｊ′が出力され、バイト切り換えスイッチ回路１
６によって、入力データｌの代わりに、子局の各ビット
ごとの入出力の接続を検出するビット接続検出回路２５
により得られた接続情報データｍが並列・直列変換器９
により直列信号に変換された入力データｃに置き換えら
れる。従って、各子局の各ビットごとの接続情報が親局
に送信されてくる（このビット接続情報の検出に関して
は後で詳述する。）。

【００３０】一方、受信信号ａのデータ情報の並列出力
は次のようになされる。すなわち、受信信号ａとキャリ
ア信号ｂはそれぞれ直列・並列変換器１２のシリアル入
力，クロック入力であり、直列データ情報が並列データ
に変換される。アドレスが一致している場合は出力ラッ
チ回路１３で並列に変換されたデータとラッチし、ラッ
チした並列信号を出力データｋとして得ることができ
る。

【００３１】次にアドレスが一致しなかった場合は従来
例と同様で、送信切り換えスイッチ回路１１はｉ側のま
まである。受信信号ａは直列信号遅延回路１０のデータ
入力であり、又クロック入力としてキャリアタイミング
信号ｂが入力されているので、直列信号遅延回路１０の
出力は受信信号ａと全く同一である。又、この時は並列
データの入力も出力もされないことになる。

【００３２】以下に上述したビット接続検出回路２５の
具体的構成を説明する。図６にその第１の実施例を示
す。本実施例は子局に取り付けられたＤｉ入力モジュー
ルの各ビットごとにコネクタ２６を設け、これらコネク
タ２６にワイヤ２７が接続されるとＯＮになるスイッチ
機構２８を設けたものであり、これら各ビットに対応し
たスイッチ機構２８をゲート回路２９に入力しておき、
コマンド情報が「２」になったとき、コマンド一致検出
回路１４からの信号ｊ′により、バイト切り換えスイッ
チ回路１６が動作する。

【００３３】次に図７にビット接続検出回路２５の第２
の実施例を示す。図において、３０は子局に取り付けら
れたＤｏ出力モジュールの電源供給回路、３１は駆動電
流を電圧に変換する電流・電圧変換アンプ、３２は駆動
電流の基準値を発生させる基準値アンプ、３３は前記電
流・電圧変換アンプ３１の出力と前記基準値アンプ３２
の出力とを比較し、駆動電流が基準値を上回った時、Ｏ
Ｎになる比較アンプである。

【００３４】３４は各ビットごとに順次出力をＯＮにし
ていくシーケンス回路、３５はこのシーケンス回路３４
に同期して、前記比較アンプ３３のＯＮ・ＯＦＦ出力を
各ビットごとに記憶していくラッチ回路、３６はラッチ
回路３５の出力をコントロールするゲート回路である。

【００３５】上記構成よりなるビット接続検出回路の動
作を以下に説明する。コマンド情報が「２」になった
時、シーケンス回路３４は各ビットごとに順次出力をＯ
Ｎにしていく。例えば、図８に示すように、４bit目，
６bit目と７bit目にＤｏ出力が接続されている時は、こ
れらのbitの出力をＯＮにしたときのみ、電源供給回路
３０からの駆動電流は変化し、比較アンプ３３の出力は
ＯＮとなる（図９）。従って、ラッチ回路３５では４bi
t目，６bit目，７bit目のみが「１」であるデータをラ
ッチする。

【００３６】尚、シーケンス回路３４においてＯＮにし
ていく際、突入電流を検知できる程度の短い時間だけ流
せば、Ｄｏ出力先を動作させることなく、ビット接続情
報を検出できる。

【００３７】上記ビット接続検出回路２５より得たビッ
ト接続情報は親局に伝送され、データバッファ２３に格
納されていく。これらの情報を元にＣＰＵ２４は、入出
力マップへビットごとの接続情報を加える。入出力マッ
プ生成後、親局はコマンド情報のビットを「０」に戻
し、各入出力へのコントロールをＣＰＵ２４で行う。

【００３８】

【発明の効果】以上のように、本発明のループ状Ｉ／Ｏ
データ伝送装置は、親局から伝送される伝送信号中のコ
マンド情報を用いた要求により、個々の子局が子局のア
ドレスと種別データ、又は各ビットごとの接続情報を送
信してくるよう構成したことにより、これらの情報を予
め登録したり、変更の際に再登録する必要がなく、親局
にて各子局の入出力情報を把握することができる。

【図面の簡単な説明】

【図１】本発明の一実施例におけるループ状Ｉ／Ｏデー
タ伝送装置の子局の構成を示すブロック図

【図２】同実施例の伝送信号の伝送フォーマット図

【図３】同実施例のループ状Ｉ／Ｏデータ伝送装置の全
体構成を示すブロック図

【図４】同実施例の子局モジュールの種別設定例を示す
図

【図５】同実施例の子局の入出力マップを示す図

【図６】ビット接続検出回路の第１実施例の構成図

【図７】ビット接続検出回路の第２実施例の構成図

【図８】ビットの接続状態を示す図

【図９】図８の際の比較出力アンプの出力図

【図１０】従来のループ状データ伝送装置の概略構成図

【図１１】従来のループ状データ伝送装置の子局の構成
図

【図１２】従来のループ状データ伝送装置の伝送信号の
フォーマット図

【符号の説明】

７ 同期キャリアタイミング信号発生回路 ８ アドレス一致検出回路 ９ 並列・直列変換器 １１ 送信切り換えスイッチ回路 １４ コマンド一致検出回路 １６ バイト切り換えスイッチ回路 ２５ ビット接続検出回路 ａ 受信信号 ｂ キャリアタイミング信号 ｄ アドレス一致検出信号 ｊ，ｊ′ コマンド一致検出信号

Claims (3)

【特許請求の範囲】
1. 【請求項１】入力ユニット及び出力ユニットである複数
   の子局と、これら子局を伝送信号を介して制御する親局
   とをループ状に接続して構成し、 前記親局から伝送する伝送信号は同期情報と、アドレス
   情報と、子局についての情報を調べる命令に関するコマ
   ンド情報と、制御のためのデータ情報とからなり、 前記子局が、前記アドレス情報とあらかじめ設定したア
   ドレスとが一致したかどうかを検出、一致したときアド
   レス一致信号を出力するアドレス一致検出回路と、 前記コマンド情報に応じた信号を出力するコマンド一致
   検出回路と、 前記コマンド一致検出回路より出力された信号に応じて
   前記子局の種別に関するデータ及びその子局に接続され
   ている装置からの入力データのうちから選択切り換えし
   て、出力するバイト切り換えスイッチ回路と、 前記伝送信号の伝送速度に同期したキャリアタイミング
   信号を発生させる同期キャリアタイミング信号発生回路
   と、 前記キャリアタイミング信号発生回路から出力されたキ
   ャリアタイミング信号を取り込みタイミングとして、前
   記バイト切り換えスイッチ回路より出力された並列信号
   を直列信号に変換する並列・直列変換器と、 前記アドレス一致検出回路より出力されるアドレス一致
   信号により伝送信号の内のデータ情報を前記並列・直列
   変換器により変換された直列信号と置き換える送信切り
   換えスイッチ回路とを備えたことを特徴とするループ状
   Ｉ／Ｏデータ伝送装置。
2. 【請求項２】入力ユニット及び出力ユニットである複数
   の子局と、これら子局を伝送信号を介して制御する親局
   とをループ状に接続して構成し、 前記親局から伝送する伝送信号は同期情報とアドレス情
   報と子局についての情報を調べる命令に関するコマンド
   情報と制御のためのデータ情報とからなり、かつ、 前記子局が、前記アドレス情報とあらかじめ設定したア
   ドレスとが一致したかどうかを検出、一致したときアド
   レス一致信号を出力するアドレス一致検出回路と、 前記子局のビットごとの入出力の接続を検出し、そのビ
   ット接続に関するデータを出力するビット接続検出回路
   と、 前記コマンド情報に応じた信号を出力するコマンド一致
   検出回路と、 前記コマンド一致検出回路より出力された信号に応じて
   前記ビット接続検出回路より出力されたビット接続に関
   するデータ及び子局に接続された装置からの入力データ
   のうちから選択切り換えして、出力するバイト切り換え
   スイッチ回路と、 前記伝送信号の伝送速度に同期したキャリアタイミング
   信号を発生させる同期キャリアタイミング信号発生回路
   と、 前記キャリアタイミング信号発生回路から出力されたキ
   ャリアタイミング信号を取り込みタイミングとして、前
   記バイト切り換えスイッチ回路より出力された並列信号
   を直列信号に変換する並列・直列変換器と、 前記アドレス一致検出回路より出力されるアドレス一致
   信号により伝送信号の内のデータ情報を前記並列・直列
   変換器により変換された直列信号と置き換える送信切り
   換えスイッチ回路とを備えたことを特徴とするループ状
   Ｉ／Ｏデータ伝送装置。
3. 【請求項３】入力ユニット及び出力ユニットである複数
   の子局と、これら子局を伝送信号を介して制御する親局
   とをループ状に接続して構成し、 前記親局から伝送する伝送信号は同期情報とアドレス情
   報と子局についての情報を調べる命令に関するコマンド
   情報と制御のためのデータ情報とからなり、かつ、 前記子局が、前記アドレス情報とあらかじめ設定したア
   ドレスとが一致したかどうかを検出、一致したときアド
   レス一致信号を出力するアドレス一致検出回路と、 前記子局のビットごとの入出力の接続を検出し、そのビ
   ット接続に関するデータを出力するビット接続検出回路
   と、 前記コマンド情報に応じた信号を出力するコマンド一致
   検出回路と、 前記コマンド一致検出回路より出力された信号に応じ
   て、 前記子局の種別に関するデータ、前記ビット接続検出回
   路より出力されたビット接続に関するデータ及び子局に
   接続された装置からの入力データのうちから選択切り換
   えして、出力するバイト切り換えスイッチ回路と、 前記伝送信号の伝送速度に同期したキャリアタイミング
   信号を発生させる同期キャリアタイミング信号発生回路
   と、 前記キャリアタイミング信号発生回路から出力されたキ
   ャリアタイミング信号を取り込みタイミングとして、前
   記バイト切り換えスイッチ回路より出力された並列信号
   を直列信号に変換する並列・直列変換器と、 前記アドレス一致検出回路より出力されるアドレス一致
   信号により伝送信号の内のデータ情報を前記並列・直列
   変換器により変換された直列信号と置き換える送信切り
   換えスイッチ回路とを備えたことを特徴とするループ状
   Ｉ／Ｏデータ伝送装置。