JPH0510824B2 - - Google Patents
Info
- Publication number
- JPH0510824B2 JPH0510824B2 JP58073508A JP7350883A JPH0510824B2 JP H0510824 B2 JPH0510824 B2 JP H0510824B2 JP 58073508 A JP58073508 A JP 58073508A JP 7350883 A JP7350883 A JP 7350883A JP H0510824 B2 JPH0510824 B2 JP H0510824B2
- Authority
- JP
- Japan
- Prior art keywords
- lsi
- heat
- substrate
- sealing agent
- lsi chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/013—Manufacture or treatment of die-attach connectors
- H10W72/01331—Manufacture or treatment of die-attach connectors using blanket deposition
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07231—Techniques
- H10W72/07236—Soldering or alloying
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
- Conductive Materials (AREA)
Description
【発明の詳細な説明】
＜技術分野＞
本発明はLSIチツプと基板との取付方法に関す
るものでる。
るものでる。
＜従来技術＞
従来提案されているLSIチツプと基板との一般
的な取付方法としては、たとえば半田バンプによ
るボンデイング方法とAuバンプによるボンデイ
ング方法があるが、前者は半田付時に250℃程度
の高温に加熱しなければならないので、LSIチツ
プ及び基板に悪影響を与えるという問題があり、
又カーボン等の半田付できない材料で配線された
回路基板には適用できないという欠点があつた。
また、後者の場合もボンデイング時に450℃程度
加熱する必要があり、さらに基板上の電極パツド
には予めSnメツキを施しておく必要があるとい
う問題があつた。
的な取付方法としては、たとえば半田バンプによ
るボンデイング方法とAuバンプによるボンデイ
ング方法があるが、前者は半田付時に250℃程度
の高温に加熱しなければならないので、LSIチツ
プ及び基板に悪影響を与えるという問題があり、
又カーボン等の半田付できない材料で配線された
回路基板には適用できないという欠点があつた。
また、後者の場合もボンデイング時に450℃程度
加熱する必要があり、さらに基板上の電極パツド
には予めSnメツキを施しておく必要があるとい
う問題があつた。
＜目的＞
本発明はかかる従来の問題点に鑑みて成された
もので、基板材料や配線材料に関係なく低温で
LSIチツプをボンデイングしうる新規な電子部品
の取付方法を提供するものである。
もので、基板材料や配線材料に関係なく低温で
LSIチツプをボンデイングしうる新規な電子部品
の取付方法を提供するものである。
＜実施例＞
以下図にもとづいて本発明を詳細に説明する。
第１図は本発明方法によつて基板にLSIチツプ
を取付けた図である。
を取付けた図である。
図において、１は基板、２は基板上の配線、３
は端子部分にAlパツド４を施したLSIチツプであ
る。また、５はヒートシール剤（又はホツトメル
ト接着剤）を示し、前記基板１とLSIチツプ３は
このヒートシール剤によつて結合されている。こ
のヒートシール剤には予め導電性の粒子６、たと
えばAg、Au、Ｃ、Cu、Ni粉が混入されていて、
しかも、これらの粒子６はLSIチツプのAlパツド
４と基板の配線２との間に集中させている。依つ
て、LSIチツプ３はヒートシール剤５によつて基
板１に取付けられ、しかも該チツプ端子と基板配
線とは導電性の粒子６を介して電気的に接続され
る。
は端子部分にAlパツド４を施したLSIチツプであ
る。また、５はヒートシール剤（又はホツトメル
ト接着剤）を示し、前記基板１とLSIチツプ３は
このヒートシール剤によつて結合されている。こ
のヒートシール剤には予め導電性の粒子６、たと
えばAg、Au、Ｃ、Cu、Ni粉が混入されていて、
しかも、これらの粒子６はLSIチツプのAlパツド
４と基板の配線２との間に集中させている。依つ
て、LSIチツプ３はヒートシール剤５によつて基
板１に取付けられ、しかも該チツプ端子と基板配
線とは導電性の粒子６を介して電気的に接続され
る。
第２図は上記ヒートシール剤による取付手順を
示すもので、この図により今少し詳細に説明す
る。
示すもので、この図により今少し詳細に説明す
る。
まず、Alパツド４を具えたLSIウエハー７を
150℃程度に加熱し（図）、その表面にヒートシ
ール剤５をローラにより20〜50μ程度にコートす
る（図）。次にコートしたヒートシール剤５の
上に上記Alパツド４に対向する部分を穿孔して
なるマスク８を載せ、その穿孔内にAg粉６を散
布したのち（図）、加熱してAg粉６を沈降させ
る（図）。そして、矢印の部分でカツテイング
して（図）、Alパツド４に対応する部分にAg
粉を集中させてなるヒートシール剤５を付けた
LSIチツプ３を得る（図）。このようにして得
られたLSIチツプ３はヒートシール剤５を下にし
て基板１の配線２に当接し、該LSIチツプ３の上
から150℃に加熱したコテを20Kg／cm2加圧してボ
ンデイングする。
150℃程度に加熱し（図）、その表面にヒートシ
ール剤５をローラにより20〜50μ程度にコートす
る（図）。次にコートしたヒートシール剤５の
上に上記Alパツド４に対向する部分を穿孔して
なるマスク８を載せ、その穿孔内にAg粉６を散
布したのち（図）、加熱してAg粉６を沈降させ
る（図）。そして、矢印の部分でカツテイング
して（図）、Alパツド４に対応する部分にAg
粉を集中させてなるヒートシール剤５を付けた
LSIチツプ３を得る（図）。このようにして得
られたLSIチツプ３はヒートシール剤５を下にし
て基板１の配線２に当接し、該LSIチツプ３の上
から150℃に加熱したコテを20Kg／cm2加圧してボ
ンデイングする。
このような取付方法によれば、ヒートシール剤
は所謂樹脂性の接着剤であるから、基板材料や配
線材料に関係なく低温でLSIチツプを取付けるこ
とが出来、しかもヒートシール剤には導電性の粒
子が混入されているからLSIチツプ端子と基板配
線とを電気的に結合することが出来る。
は所謂樹脂性の接着剤であるから、基板材料や配
線材料に関係なく低温でLSIチツプを取付けるこ
とが出来、しかもヒートシール剤には導電性の粒
子が混入されているからLSIチツプ端子と基板配
線とを電気的に結合することが出来る。
以上の様に本発明方法は導電性の粒子を混入さ
せたヒートシール剤を用いてLSIチツプと基板を
結合するものであるから、150℃程度の低温の中
で、しかも基板材料や配線材料に関係なくLSIチ
ツプを取付けることが出来る。
せたヒートシール剤を用いてLSIチツプと基板を
結合するものであるから、150℃程度の低温の中
で、しかも基板材料や配線材料に関係なくLSIチ
ツプを取付けることが出来る。
したがつて、LSIチツプをどのような基板にも
取付けることが出来、又熱による悪影響を解消し
て信頼性の高いボンデイングを行うことが出来
る。
取付けることが出来、又熱による悪影響を解消し
て信頼性の高いボンデイングを行うことが出来
る。
また、本発明の方法では、LSIウエハーの端子
面にヒートシール剤をコートし、前記ヒートシー
ル剤上に、前記LSIウエハーの端子部分に対向す
る部分を穿孔してなるマスクを載せて、該穿孔内
に導電性の粒子を散布したのち、加熱することに
より前記導電性の粒子を前記ヒートシール剤中の
前記端子部分に対向する部分のみに沈降させるた
めに、位置合わせは、ヒートシール剤上にマスク
を載せるときのみで良く、少々位置合わせがずれ
ていても端子部分に導電性の粒子が接していれば
使用可能であるので、位置合わせの精度も低くて
すむ。また、LSIウエハーの端子面は、一枚のヒ
ートシール剤にて覆われるので、湿気の侵入を防
止出来る。
面にヒートシール剤をコートし、前記ヒートシー
ル剤上に、前記LSIウエハーの端子部分に対向す
る部分を穿孔してなるマスクを載せて、該穿孔内
に導電性の粒子を散布したのち、加熱することに
より前記導電性の粒子を前記ヒートシール剤中の
前記端子部分に対向する部分のみに沈降させるた
めに、位置合わせは、ヒートシール剤上にマスク
を載せるときのみで良く、少々位置合わせがずれ
ていても端子部分に導電性の粒子が接していれば
使用可能であるので、位置合わせの精度も低くて
すむ。また、LSIウエハーの端子面は、一枚のヒ
ートシール剤にて覆われるので、湿気の侵入を防
止出来る。
第１図は本発明方法によるLSIチツプと基板の
取付状態を示す図、第２図〜は取付手順を説
明する図である。 １は基板、２は配線、３はLSIチツプ、４はAl
パツド、５はヒートシール剤、６は導電性粒子。
取付状態を示す図、第２図〜は取付手順を説
明する図である。 １は基板、２は配線、３はLSIチツプ、４はAl
パツド、５はヒートシール剤、６は導電性粒子。
Claims (1)
- １ LSIウエハーの端子面上にヒートシール剤を
コートし、前記ヒートシール剤上に、前記LSIウ
エハーの端子部分に対向する部分を穿孔してなる
マスクを載せて、該穿孔内に導電性の粒子を散布
したのち、加熱することにより前記導電性の粒子
を前記ヒートシール剤中の前記端子部分に対向す
る部分のみに沈降させて後に、前記ヒートシール
剤をコートしたLSIウエハーを切断してなるLSI
チツプを、基板上の配線と前記LSIチツプの端子
部分が接続するように、前記ヒートシール剤を介
して前記基板に取り付けるLSIチツプの基板への
取付方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58073508A JPS59198728A (ja) | 1983-04-25 | 1983-04-25 | Ｌｓｉチップの基板への取付方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58073508A JPS59198728A (ja) | 1983-04-25 | 1983-04-25 | Ｌｓｉチップの基板への取付方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59198728A JPS59198728A (ja) | 1984-11-10 |
| JPH0510824B2 true JPH0510824B2 (ja) | 1993-02-10 |
Family
ID=13520256
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58073508A Granted JPS59198728A (ja) | 1983-04-25 | 1983-04-25 | Ｌｓｉチップの基板への取付方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59198728A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5849607A (en) * | 1993-11-27 | 1998-12-15 | Samsung Electronics Co., Ltd. | Process for attaching a lead frame to a semiconductor chip |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5122367A (en) * | 1974-08-19 | 1976-02-23 | Suwa Seikosha Kk | Handotaisochino patsukeejihoho |
-
1983
- 1983-04-25 JP JP58073508A patent/JPS59198728A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59198728A (ja) | 1984-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6201707B1 (en) | Wiring substrate used for a resin-sealing type semiconductor device and a resin-sealing type semiconductor device structure using such a wiring substrate | |
| US6143992A (en) | Circuit board with terminals having a solder lead portion | |
| JPS601849A (ja) | 電子部品の接続方法 | |
| JPH0510824B2 (ja) | ||
| JP3686047B2 (ja) | 半導体装置の製造方法 | |
| JPH02163950A (ja) | 半導体装置の実装体およびその実装方法 | |
| JPS6245138A (ja) | 電子部品装置の製法 | |
| JP2651608B2 (ja) | 電子部品搭載用基板 | |
| JPH05136146A (ja) | 半導体装置の電極と検査方法 | |
| JPH05136201A (ja) | 半導体装置用電極と実装体 | |
| JPH0831871A (ja) | 電子部品を表面実装する際に使用する界面封止用フィルム、及び電子部品の表面実装構造 | |
| JP2705653B2 (ja) | 電子デバイス組立体およびその製造方法 | |
| JPH0362935A (ja) | フィルムキャリヤ型半導体装置の実装方法 | |
| JP3331146B2 (ja) | Ｂｇａ型半導体装置の製造方法 | |
| JPH11274356A (ja) | 表面実装型電子部品及びその実装方法 | |
| JP3070544B2 (ja) | ボール・グリッド・アレイ型半導体装置 | |
| JPH0773110B2 (ja) | 半導体集積回路装置 | |
| JPS63122135A (ja) | 半導体チツプの電気的接続方法 | |
| JPH06103701B2 (ja) | 半導体装置の実装体 | |
| JP3690843B2 (ja) | 電子部品の実装方法 | |
| JP2822987B2 (ja) | 電子回路パッケージ組立体およびその製造方法 | |
| JPH0344945A (ja) | 半導体装置の実装体およびその実装方法 | |
| JPS58103198A (ja) | 電子部品の取付け方法 | |
| JPH05315337A (ja) | 半導体装置用電極とその実装体 | |
| JPS61290799A (ja) | 電子部品の製造方法 |