JPH05108751A - 部分的な論理回路の遅延時間解析方式 - Google Patents

Abstract

(57)【要約】 【目的】 論理回路の部分的な遅延時間解析を行なう場
合に、処理に要する時間を短縮し、必要な記憶領域の量
を削減できるようにする。 【構成】 論理回路内の接続関係にしたがって、論理回
路中の着目部品から信号の出力方向への伝搬特性を解析
する出力方向伝搬経路解析手段３と、前記接続関係にし
たがって着目部品から信号の入力方向への伝搬特性を解
析する入力方向伝搬経路解析手段４と、これら出力方向
伝搬経路解析手段３と入力方向伝搬経路解析手段４で算
出された遅延時間をもとに、着目部品を途中経路として
含む伝搬経路の遅延時間を算出する着目伝搬経路解析手
段７とを設ける。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、論理回路の入出力間の
伝搬特性とりわけ遅延時間特性を解析する遅延時間解析
方式に関し、特に、複数のブロックと前記ブロック相互
間を接続する信号線とからなる論理回路の部分的な遅延
時間を解析する遅延時間解析方式に関する。

【０００２】

【従来の技術】従来、論理回路の部分的な遅延時間解析
を行なう場合、例えば「大規模回路向けタイミング解析
システムＨＥＡＲＴ(1) 高速化の手法」（情報処理学会
第35回全国大会、7F-6、昭和62年後期）にあるように、
フリップフロップや外部端子といった伝搬経路の始点あ
るいは終点となりうる部品に着目して、伝搬経路を解析
していた。この場合、論理回路の全伝搬経路を解析する
必要があった。

【０００３】

【発明が解決しようとする課題】上述した従来の部分的
な遅延時間解析方法では、特定の部品を途中経路として
含む伝搬経路のみの解析を行ないたい場合であっても論
理回路の全伝搬経路の解析を行なわなければならず、非
常に多くの処理時間、記憶領域を必要とするという欠点
があった。

【０００４】本発明の目的は、部分的な遅延時間解析を
行なう場合に、処理に要する時間を短縮し必要な記憶領
域の量を削減できる、部分的な論理回路の遅延時間解析
方式を提供することにある。

【０００５】

【課題を解決するための手段】本発明の部分的な論理回
路の遅延解析方式は、論理回路における各ブロックと各
信号線との接続関係に関する情報と、前記各ブロックと
前記各信号線のそれぞれの伝搬特性に関する情報とを格
納する論理回路情報格納手段と、前記論理回路中の特定
のブロックまたは信号線である着目部品に関する情報を
格納する着目部品情報格納手段と、前記論理回路情報格
納手段に格納された情報と前記着目部品情報格納手段に
格納された情報とが入力され、前記接続関係にしたがっ
て前記着目部品から信号の出力方向への伝搬特性を解析
し、前記着目部品から伝搬経路の終点までの経路の遅延
時間を算出する出力方向伝搬経路解析手段と、前記論理
回路情報格納手段に格納された情報と前記着目部品情報
格納手段に格納された情報とが入力され、前記接続関係
にしたがって前記着目部品から信号の入力方向への伝搬
特性を解析し、伝搬経路の始点から前記着目部品までの
経路の遅延時間を算出する入力方向伝搬経路解析手段
と、前記出力方向伝搬経路解析手段で算出された遅延時
間を遅延時間情報として格納する出力方向遅延情報格納
手段と、前記入力方向伝搬経路解析手段で算出された遅
延時間を遅延時間情報として格納する入力方向遅延情報
格納手段と、前記出力方向遅延情報格納手段と前記入力
方向遅延情報格納手段のそれぞれに格納された遅延時間
情報が入力され、前記着目部品を途中経路として含む伝
搬経路の遅延時間を算出する着目伝搬経路解析手段とを
有する。

【０００６】

【作用】解析対象の論理回路中に着目部品を設定し、こ
の着目部品からの出力方向および入力方向への経路につ
いて遅延時間を解析し、出力方向と入力方向の遅延時間
からこの着目部品を途中経路として含む伝搬経路の遅延
時間を算出するので、着目部品を途中経路として含まな
い伝搬経路の解析は行なわれないこととなって、処理時
間を短縮でき、必要な記憶領域も削減できる。

【０００７】

【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１は本発明の一実施例の部分的な論理回
路の遅延解析方式を構成を示すブロック図、図２は解析
対象の論理回路の構成の一例を示すブロック図、図３は
着目ブロックから終点となるブロックまでの出力方向伝
搬経路を説明する図、図４は着目ブロックから始点とな
るブロックまでの入力方向伝搬経路を説明する図、図５
は途中経路に着目ブロックを含む伝搬経路を説明する図
である。

【０００８】まず、解析対象の論理回路について、図２
に例示したものにより説明する。この論理回路は、その
構成要素であるブロックと各ブロック間を相互に接続す
る信号線４１〜４９とからなる。ブロックは、信号の伝
搬経路の始点に位置する始点ブロック１１〜１３、伝搬
経路の終点に位置する終点ブロック２１〜２３、そして
伝搬経路の中間に位置するブロック（着目ブロック３０
と途中ブロック３１〜３５）に分類される。着目ブロッ
ク３０は、途中ブロック３１〜３５と同じ範疇のもので
あるが、部分的な遅延時間解析の対象となるブロック、
すなわちそこを通る伝搬経路における遅延時間の解析が
行なわれるブロックである。信号線４１〜４９の中に
は、分岐のあるもの（信号線４３，４５）があり、この
ためこの論理回路における全伝搬経路は、表１に示すよ
うに６通りとなる。

【０００９】

【表１】 次に、この実施例における部分的な論理回路の遅延解析
方式について、図２に示した論理回路を解析対象とした
場合を例として、説明する。この部分的な論理回路の遅
延解析方式は、図１に示すように、解析対象の論理回路
の情報を格納する論理回路情報格納手段１と、この論理
回路中の着目部品である着目ブロック３０についての情
報を格納する着目部品情報格納手段２と、着目ブロック
３０から伝搬経路の終点までの経路の遅延時間を解析す
る出力方向伝搬経路解析手段３と、伝搬経路の始点から
着目ブロックまでの経路の遅延時間を算出する入力方向
伝搬経路解析手段４と、出力方向伝搬経路解析手段３で
算出された遅延時間を遅延時間情報として格納する出力
方向遅延情報格納手段５と、入力方向伝搬経路解析手段
４で算出された遅延時間を遅延時間情報として格納する
入力方向遅延情報格納手段６と、出力方向遅延情報格納
手段５と入力方向遅延情報格納手段６のそれぞれに格納
された遅延時間情報が入力され、着目ブロック３０を途
中経路として含む伝搬経路の遅延時間を算出する着目伝
搬経路解析手段７とからなる。

【００１０】論理回路情報格納手段１に格納される情報
は、典型的には、各ブロック（始点ブロック１１〜１
３、終点ブロック２１〜２３、着目ブロック３０、途中
ブロック３１〜３５）と各信号線４１〜４９との接続関
係を表わす情報と、各ブロックのそれぞれに固有の遅延
時間の情報、各信号線４１〜４９の遅延時間の情報など
である。着目部品情報格納手段２に格納される情報は、
どのブロックが着目ブロック３０であるかを明らかにす
るための、例えば着目ブロック３０の位置や名称などの
情報である。

【００１１】出力方向伝搬経路解析手段３は、論理回路
情報格納手段１に格納された情報と着目部品情報格納手
段２に格納された情報とが入力され、論理回路における
各ブロックと各信号線４１〜４９との接続関係にしたが
って、着目ブロック３０から信号の出力方向すなわち終
点ブロック２１〜２３方向への伝搬特性を解析し、着目
ブロックから各終点ブロック２１〜２３までの経路の遅
延時間を算出するものである。この場合、着目ブロック
３０から特定の終点ブロックまでの経路が複数ある場合
や、着目ブロックの出力側からは到達できない終点ブロ
ック（図２の例では終点ブロック２３）がある場合も考
えられるが、信号線の分岐があるごとに公知の探索木な
どの方法を用いることなどにより、着目ブロック３０か
ら各終点ブロックへの経路を全て求められるようになっ
ており、これらの各経路について着目ブロック３０から
の遅延時間を算出するようになっている。

【００１２】一方、入力方向伝搬経路解析手段４は、論
理回路情報格納手段１に格納された情報と着目部品情報
格納手段２に格納された情報とが入力され、論理回路に
おける各ブロックと各信号線４１〜４９との接続関係に
したがって、着目ブロック３０から信号の入力方向すな
わち始点ブロック１１〜１３方向への伝搬特性を解析
し、各始点ブロック１１〜１３から着目ブロック３０ま
での経路の遅延時間を算出するものである。この場合、
着目ブロック３０に到達できない始点ブロック（図２の
例では始点ブロック１１）が存在する場合や、特定の始
点ブロックから着目ブロック３０への経路が複数存在す
る場合もあるが、着目ブロック３０の入力側から各始点
ブロックの方向に向けて経路を探索することにより、各
始点ブロックから着目ブロック３０までの経路を全て見
出すことができ、この見出した各経路ごとに遅延時間を
算出するようになっている。なお、最終的に求められる
遅延時間に着目ブロック３０での信号の遅延を反映させ
るため、出力方向伝搬経路解析手段３か入力方向伝搬経
路解析手段４のいずれか一方で算出される遅延時間に
は、着目ブロック３０での遅延時間が加算されるように
なっている。

【００１３】次に、本実施例の動作について説明する。

【００１４】まず、図２に示した論理回路についての情
報が論理回路情報格納手段１に格納され、着目ブロック
３０についての情報が着目部品情報格納手段２に格納さ
れ、これらの格納された情報が、出力方向伝搬経路解析
手段３と入力方向伝搬経路解析手段４のそれぞれに入力
される。

【００１５】出力方向伝搬経路解析手段３では、入力さ
れた情報に基づき、着目ブロック３０から信号の出力方
向に向かって伝搬経路の解析が行なわれる。したがっ
て、出力方向伝搬経路解析手段３は、着目ブロック３
０→信号線４５→途中ブロック３３→信号線４７→終点
ブロック２１、着目ブロック３０→信号線４５→途中
ブロック３４→信号線４８→終点ブロック２２の２通り
の経路を探索して見出し、これら経路における遅延時間
を算出し、着目ブロック３０から終点となるブロックま
での経路である出力方向伝搬経路５１,５２（図３）に
関する情報を出力する。この情報は、出力方向伝搬経路
５１,５２とそれらにおける遅延時間からなり、出力方
向遅延情報格納手段５に格納される。

【００１６】一方、入力方向伝搬経路解析手段４では、
入力された情報に基づき、着目ブロック３０から信号の
出力方向に向かって伝搬経路の解析が行なわれる。した
がって、入力方向伝搬経路解析手段４は、着目ブロッ
ク３０→信号線４２→始点ブロック１２、着目ブロッ
ク３０→信号線４３→始点ブロック１３の２通りの経路
を探索して見出し、これら経路における各始点ブロック
１２,１３から着目ブロック３０までの遅延時間を算出
し、始点となるブロックから着目ブロック３０までの経
路である入力方向伝搬経路６１,６２（図４）に関する
情報を出力する。この情報は、入力方向伝搬経路６１,
６２とそれらにおける遅延時間からなり、入力方向遅延
情報格納手段６に格納される。

【００１７】最後に、これら出力方向遅延情報格納手段
５と入力方向遅延情報格納手段６とに格納された情報を
もとに、着目伝搬経路解析手段７は、着目ブロック３０
を途中経路として含む伝搬経路の遅延時間を算出する。
すなわち着目伝搬経路解析手段７は、着目ブロック３０
から終点となるブロックまでの出力方向伝搬経路５１,
５２と、始点となるブロックから着目ブロック３０まで
の入力方向伝搬経路６１,６２とから、それらの組み合
せを考慮して、解析対象となる伝搬経路を決定する。し
たがって、表２に示す４通りの伝搬経路７１〜７４（図
５）を決定する。そして、決定された伝搬経路７１〜７
４のそれぞれについて、対応する出力方向伝搬経路にお
ける遅延時間と対応する入力方向伝搬経路における遅延
時間の和を算出することによりその伝搬経路の遅延時間
を求める。このようにして、着目ブロック３０を途中経
路として含む伝搬経路の遅延時間が求められる。

【００１８】

【表２】 このように、途中経路上にある着目ブロックから、信号
の出力方向への伝搬経路の解析と、信号の入力方向への
伝搬経路の解析とを行ない、これらの解析結果から遅延
時間を求めているので、着目ブロックを通過しない伝搬
経路についての解析を行なうことなく、論理回路の伝搬
経路の途中経路に着目した部分的な遅延解析を行なうこ
とが可能となる。

【００１９】

【発明の効果】以上説明したように本発明は、解析対象
の論理回路中に着目部品からの出力方向および入力方向
への伝搬経路について遅延時間を解析し、出力方向と入
力方向の遅延時間からこの着目部品を途中経路として含
む伝搬経路の遅延時間を算出することにより、着目部品
を途中経路として含まない伝搬経路の解析は行なわれな
いこととなって、遅延解析に必要な処理時間を短縮で
き、また必要な記憶領域も削減できるという効果があ
る。

【図面の簡単な説明】

【図１】本発明の一実施例の部分的な論理回路の遅延解
析方式を構成を示すブロック図である。

【図２】解析対象の論理回路の構成の一例を示すブロッ
ク図である。

【図３】(a),(b)はそれぞれ着目ブロックから終点とな
るブロックまでの出力方向伝搬経路を説明する図であ
る。

【図４】(a),(b)はそれぞれ着目ブロックから始点とな
るブロックまでの入力方向伝搬経路を説明する図であ
る。

【図５】(a)〜(d)はそれぞれ途中経路に着目ブロックを
含む伝搬経路を説明する図である。

【符号の説明】

１ 論理回路情報格納手段 ２ 着目部品情報格納手段 ３ 出力方向伝搬経路解析手段 ４ 入力方向伝搬経路解析手段 ５ 出力方向遅延情報解析手段 ６ 入力方向遅延情報解析手段 ７ 着目伝搬経路解析手段 １１〜１３ 始点ブロック ２１〜２３ 終点ブロック ３０ 着目ブロック ３１〜３５ 途中ブロック ５１，５２ 出力方向伝搬経路 ６１，６２ 入力方向伝搬経路 ７１〜７４ 伝搬経路

Claims (1)

【特許請求の範囲】
1. 【請求項１】 複数のブロックと前記ブロック相互間を
   接続する信号線とからなる論理回路の部分的な遅延時間
   を解析する遅延時間解析方式であって、 前記論理回路における前記各ブロックと前記各信号線と
   の接続関係に関する情報と、前記各ブロックと前記各信
   号線のそれぞれの伝搬特性に関する情報とを格納する論
   理回路情報格納手段と、 前記論理回路中の特定のブロックまたは信号線である着
   目部品に関する情報を格納する着目部品情報格納手段
   と、 前記論理回路情報格納手段に格納された情報と前記着目
   部品情報格納手段に格納された情報とが入力され、前記
   接続関係にしたがって前記着目部品から信号の出力方向
   への伝搬特性を解析し、前記着目部品から伝搬経路の終
   点までの経路の遅延時間を算出する出力方向伝搬経路解
   析手段と、 前記論理回路情報格納手段に格納された情報と前記着目
   部品情報格納手段に格納された情報とが入力され、前記
   接続関係にしたがって前記着目部品から信号の入力方向
   への伝搬特性を解析し、伝搬経路の始点から前記着目部
   品までの経路の遅延時間を算出する入力方向伝搬経路解
   析手段と、 前記出力方向伝搬経路解析手段で算出された遅延時間を
   遅延時間情報として格納する出力方向遅延情報格納手段
   と、 前記入力方向伝搬経路解析手段で算出された遅延時間を
   遅延時間情報として格納する入力方向遅延情報格納手段
   と、 前記出力方向遅延情報格納手段と前記入力方向遅延情報
   格納手段のそれぞれに格納された遅延時間情報が入力さ
   れ、前記着目部品を途中経路として含む伝搬経路の遅延
   時間を算出する着目伝搬経路解析手段とを有する部分的
   な論理回路の遅延解析方式。