JPH0219782A - 回路解析方式 - Google Patents
回路解析方式Info
- Publication number
- JPH0219782A JPH0219782A JP63169835A JP16983588A JPH0219782A JP H0219782 A JPH0219782 A JP H0219782A JP 63169835 A JP63169835 A JP 63169835A JP 16983588 A JP16983588 A JP 16983588A JP H0219782 A JPH0219782 A JP H0219782A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- analysis
- invalid
- storage means
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は回路解析方式に関する。
従来の回路解析方式は、例えば［遅延時間解析システム
−ＮＥＬＴＡＳ２−］ （情報処理学会、設計自動化
研究会資料、設計自動化１４−３．１９８２）に記載さ
れているように、回路の端子、端子間の接続および各接
続に関する情報により、端子間における信号の遅延時間
や波形歪み等を算出し、その結果を出力するが、そのと
き、回路上での信号の無効な伝播経路の情報は用いられ
ていない。
−ＮＥＬＴＡＳ２−］ （情報処理学会、設計自動化
研究会資料、設計自動化１４−３．１９８２）に記載さ
れているように、回路の端子、端子間の接続および各接
続に関する情報により、端子間における信号の遅延時間
や波形歪み等を算出し、その結果を出力するが、そのと
き、回路上での信号の無効な伝播経路の情報は用いられ
ていない。
上述した従来の回路解析方式は、回路上での信号の無効
な伝播経路の情報を用いずに回路の解析を行なっていた
ので、実際の回路上では存在しない信号の流れをも解析
および出力の対象としてしまうという欠点がある。その
ため、出力された解析結果のうちから、無効なものは人
手により除外するような作業を必要とするという問題等
がある。
な伝播経路の情報を用いずに回路の解析を行なっていた
ので、実際の回路上では存在しない信号の流れをも解析
および出力の対象としてしまうという欠点がある。その
ため、出力された解析結果のうちから、無効なものは人
手により除外するような作業を必要とするという問題等
がある。
本発明の回路解析方式は、回路の端子、端子間の接続お
よび各接続に関する情報を記憶する回路記憶手段（１）
と、 回路上での信号の無効な伝播経路を複数の端子の組によ
り記憶する無効点記憶手段（２）と、前期回路記憶手段
（１）が記憶する情報に基づいて回路解析を行い、該回
路解析の結果のうちから、前記無効点記憶手段が記憶す
る回路上での信号の無効な伝播経路を対象からはずして
出力する回路解析手段（３）とを含むことを特徴とする
。
よび各接続に関する情報を記憶する回路記憶手段（１）
と、 回路上での信号の無効な伝播経路を複数の端子の組によ
り記憶する無効点記憶手段（２）と、前期回路記憶手段
（１）が記憶する情報に基づいて回路解析を行い、該回
路解析の結果のうちから、前記無効点記憶手段が記憶す
る回路上での信号の無効な伝播経路を対象からはずして
出力する回路解析手段（３）とを含むことを特徴とする
。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例であり、回路記憶手段１．無
効点記憶手段２２回路解析手段３および解析結果表示手
段４から成る。
効点記憶手段２２回路解析手段３および解析結果表示手
段４から成る。
回路記憶手段１は、回路の端子、端子間の接続および各
接続に関する情報を記憶する。無効点記憶手段２は、回
路上での信号の無効な伝播経路を複数の端子の組により
記憶する。回路解析手段３は、前記回路記憶手段１の情
報に基づき解析し、前記無効点記憶手段２の情報に基づ
き回路上での信号の無効な伝播経路を対象からはずして
解析結果を解析結果表示手段４へ出力する。解析結果表
示手段４は、該回路解析手段３により解析された結果を
表示する。
接続に関する情報を記憶する。無効点記憶手段２は、回
路上での信号の無効な伝播経路を複数の端子の組により
記憶する。回路解析手段３は、前記回路記憶手段１の情
報に基づき解析し、前記無効点記憶手段２の情報に基づ
き回路上での信号の無効な伝播経路を対象からはずして
解析結果を解析結果表示手段４へ出力する。解析結果表
示手段４は、該回路解析手段３により解析された結果を
表示する。
第２図は、本実施例を説明するためにモデル化して示さ
れた回路パッケージ例である。
れた回路パッケージ例である。
第２図において、ｌ）、（２）、（９）および（１０）
は回路パッケージの端子、（３）。
は回路パッケージの端子、（３）。
（４）および（５）は回路素子１００の端子、（６）、
（７）および（９）は回路素子２００の端子を示す。
（７）および（９）は回路素子２００の端子を示す。
いま、端子（１）→（３）→（５）→（６）−→（８）
→（１０）を通る信号と、端子（２）→（４）→（５）
→（６）→（７）→（９）を通る信号が存在するものと
すると、当然にこれらの伝播経路も存在することになる
。しかし、回路動作上、端子（１）→（３）→（５）→
（６）→（７）→（９）という信号の流れは存在しない
場合には、無効点記憶手段２に端子（３）及び（７）を
記憶する。
→（１０）を通る信号と、端子（２）→（４）→（５）
→（６）→（７）→（９）を通る信号が存在するものと
すると、当然にこれらの伝播経路も存在することになる
。しかし、回路動作上、端子（１）→（３）→（５）→
（６）→（７）→（９）という信号の流れは存在しない
場合には、無効点記憶手段２に端子（３）及び（７）を
記憶する。
第３図は、第１図における回路解析手段３の処理手順例
である。
である。
開始処理Ｓ１により処理がはじまる。終了判断処理Ｓ２
では、出力すべき総ての経路が解析された時のみ終了処
理Ｓ５へ移り、それ以外の場合は解析処理Ｓ３へ移る。
では、出力すべき総ての経路が解析された時のみ終了処
理Ｓ５へ移り、それ以外の場合は解析処理Ｓ３へ移る。
解析処理Ｓ３では１つの経路について遅延等の回路解析
を行なう。次に、限定処理Ｓ４では、解析処理Ｓ３にお
いて解析された経路が、第１図における無効点記憶手段
２に格納された情報に該当しない場合にのみ、第１図に
おける解析結果表示手段４へ解析結果を出力して終了判
断処理Ｓ２へ移る。第１図における無効点記憶手段２に
格納された情報に該当する場合には、何も出力せずに終
了判断処理Ｓ２へ移る。終了処理Ｓ５において一連の処
理が終了する。
を行なう。次に、限定処理Ｓ４では、解析処理Ｓ３にお
いて解析された経路が、第１図における無効点記憶手段
２に格納された情報に該当しない場合にのみ、第１図に
おける解析結果表示手段４へ解析結果を出力して終了判
断処理Ｓ２へ移る。第１図における無効点記憶手段２に
格納された情報に該当する場合には、何も出力せずに終
了判断処理Ｓ２へ移る。終了処理Ｓ５において一連の処
理が終了する。
以上説明したように本発明は、回路上での信号の無効な
伝播経路の情報を用いて、回路上では存在しない信号の
、流れを解析結果出力の対象からはずす効果がある。
伝播経路の情報を用いて、回路上では存在しない信号の
、流れを解析結果出力の対象からはずす効果がある。
第１図は、本発明の一実施令のブロック図、第２図は、
本実施例を説明するためにモデル化された回路パッケー
ジ図、第３図は本実施例のフローチャートである。 （１）・・・回路記憶手段、（２）・・・無効点記憶手
段、（３）・・・回路解析手段、（４）・・・解析結果
表示手段。
本実施例を説明するためにモデル化された回路パッケー
ジ図、第３図は本実施例のフローチャートである。 （１）・・・回路記憶手段、（２）・・・無効点記憶手
段、（３）・・・回路解析手段、（４）・・・解析結果
表示手段。
Claims (1)
- 回路の端子、端子間の接続および各接続に関する情報を
記憶する回路記憶手段（１）と、回路上での信号の無効
な伝播経路を複数の端子の組により記憶する無効点記憶
手段（２）と、前期回路記憶手段（１）が記憶する情報
に基づいて回路解析を行い、該回路解析の結果のうちか
ら、前記無効点記憶手段が記憶する回路上での信号の無
効な伝播経路を対象からはずして出力する回路解析手段
（３）とを含むことを特徴とする回路解析方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63169835A JP2613917B2 (ja) | 1988-07-06 | 1988-07-06 | 回路解析方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63169835A JP2613917B2 (ja) | 1988-07-06 | 1988-07-06 | 回路解析方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0219782A true JPH0219782A (ja) | 1990-01-23 |
| JP2613917B2 JP2613917B2 (ja) | 1997-05-28 |
Family
ID=15893803
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63169835A Expired - Lifetime JP2613917B2 (ja) | 1988-07-06 | 1988-07-06 | 回路解析方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2613917B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6301685B1 (en) | 1997-11-19 | 2001-10-09 | Nec Corporation | Error propagation path extraction system, error propagation path extraction method, and recording medium recording error propagation path extraction control program |
-
1988
- 1988-07-06 JP JP63169835A patent/JP2613917B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6301685B1 (en) | 1997-11-19 | 2001-10-09 | Nec Corporation | Error propagation path extraction system, error propagation path extraction method, and recording medium recording error propagation path extraction control program |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2613917B2 (ja) | 1997-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR880004369A (ko) | 표시 제어 장치 | |
| JPH0219782A (ja) | 回路解析方式 | |
| US4947365A (en) | Network path trace apparatus and network path trace method | |
| JPH0218672A (ja) | 回路処理装置 | |
| JPS58200396A (ja) | 多点温度入力装置 | |
| JPS62202268A (ja) | 回路処理装置 | |
| SU1020996A1 (ru) | Регенератор двоичных сигналов | |
| JPH0243639A (ja) | 網羅率測定装置 | |
| JPH04111071A (ja) | 論理回路の解析装置 | |
| JPH02212944A (ja) | 論理シミュレーション方式 | |
| SU1397921A1 (ru) | Устройство дл отладки программ | |
| SU1649560A1 (ru) | Устройство дл анализа параметров графа | |
| JPS63236974A (ja) | 回路の遅延解析方式 | |
| JPH05314200A (ja) | 回路素子接続検索機構 | |
| JPS62135958A (ja) | シミユレ−シヨン方式 | |
| JPH06265376A (ja) | 小型情報機器 | |
| JPH01140347A (ja) | 論理シュミレータ | |
| JPS61279951A (ja) | プログラム網羅率計測システム | |
| JPS62269436A (ja) | 自己診断モジユ−ル構成方式 | |
| JPS626534A (ja) | テスト機能付カウンタ回路 | |
| JPH03240138A (ja) | マイクロプロセッサ | |
| JP2003076738A (ja) | 回路分割型シミュレーション装置および方法 | |
| JPS63168568A (ja) | ロジツクタイミングアナライザ | |
| JPH01142925A (ja) | 文書出力装置 | |
| JPH04100174A (ja) | 回路図自動生成装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080227 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 12 |