JPH0510920A - 半導体イオンセンサ - Google Patents

半導体イオンセンサ

Info

Publication number
JPH0510920A
JPH0510920A JP3163060A JP16306091A JPH0510920A JP H0510920 A JPH0510920 A JP H0510920A JP 3163060 A JP3163060 A JP 3163060A JP 16306091 A JP16306091 A JP 16306091A JP H0510920 A JPH0510920 A JP H0510920A
Authority
JP
Japan
Prior art keywords
type silicon
isfet
silicon
ion
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3163060A
Other languages
English (en)
Other versions
JP2988020B2 (ja
Inventor
Toshihide Kuriyama
敏秀 栗山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3163060A priority Critical patent/JP2988020B2/ja
Publication of JPH0510920A publication Critical patent/JPH0510920A/ja
Application granted granted Critical
Publication of JP2988020B2 publication Critical patent/JP2988020B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)

Abstract

(57)【要約】 【目的】 イオン感応性電界効果トランジスタ(ISF
ET)の溶液からの絶縁が完全で、容易に製造でき、微
小化、低価格化およびセンサの複合化が可能な半導体イ
オンセンサを実現する。 【構成】 半導体イオンセンサにおいて、p型シリコン
基板1の表面にn型シリコン層2とp型シリコン層3を
順に積層し、表面から基板1に到達し内壁が絶縁膜で覆
われた幅の溝を形成し、この溝で囲まれたp型シリコン
層3にISFETを形成し、そのソース・ドレイン拡散
層5を絶縁膜で囲まれたポリシリコン7,8で基板上を
延長して金属電極と結合する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体イオンセンサに関
し、特に半導体の電界効果を利用するイオン感応性電界
効果トランジスタを用いた半導体イオンセンサの構造に
関する。
【0002】
【従来の技術】従来、溶液中のイオン濃度を測定する半
導体装置にイオン感応性電界効果トランジスタ(Ion
Sensitive Field Effect T
ransistor、以後ISFETと略称する)があ
る。これは電界効果トランジスタの一種で、たとえばシ
リコンを半導体として用いた場合、このシリコンの表面
が酸化シリコン(SiO2 )、窒化シリコン(Si3
4 )、アルミナ(Al2 3 )、酸化タンタル(Ta2
5 )等の絶縁膜あるいはそれらの組合せからなるイオ
ン感応膜で覆われた構造を持ち、このISFETが溶液
中に侵された際、この溶液中のイオンによってISFE
Tのイオン感応膜表面の電位が変化するという現象を利
用している。
【0003】このようなISFETは、イオン選択性電
極を用いたイオンセンサに比べ、(1)トランジスタの
集積化技術を用いて製作されるので、微小なイオンセン
サを容易に大量生産でき、(2)イオン感応膜が完全な
絶縁膜でも使用でき、(3)種々の機能膜と組み合わせ
ることにより、センサの多機能化が可能で、(4)出力
インピーダンスが低く、(5)信号処理回路などの周辺
電気回路が一体化できるなどの利点を有している。
【0004】
【発明が解決しようとする課題】しかしながら、微小な
ISFETを製作する場合、ISFETを溶液から電気
的に絶縁することが不可欠であるが、従来報告されてい
る方法にはそれぞれ欠点があった。例えば、図3に示す
ように、シリコン・オン・サファイヤ(Silicon
on Sapphire、以下SOSと略称する)基
板13を用い、サファイア上の島状シリコン層にISF
ETを形成するものである(秋山竜雄他:分析、Vo
l.30、p.754、1981)。ISFETはソー
ス・ドレインとなるn+ 拡散層5とチャネルとなるp型
シリコン領域3とゲート絶縁膜となる酸化シリコン膜8
と窒化シリコン膜9の積層膜で構成される。p+ シリコ
ン領域4はチャネルストッパーである。SOS基板を用
いた構造は溶液からの絶縁は完全で化学的にも安定であ
るという利点があるが、SOS基板が高価であること、
シリコン中の電子の移動度が低いこと等の欠点があっ
た。また、シリコン基板の上に絶縁膜を介して設けられ
たシリコン層を用いるシリコン・オン・インシュレータ
(Siliconon Insulator、以下SO
Iと略す)構造のISFET(栗山敏秀、特開昭58−
191500号公報)も、SOSウェハー同様価格が高
いと欠点があった。
【0005】また、pn接合を用いる方法が、D.Ha
rame他、インターナショナルエレクトロン デバイ
ス ミーティング予稿集(Proceedings o
fIEDM 81,p.467)、伊藤善孝、第46回
秋季応用物理学会講演予稿集、p.776、1985及
びY.Itoh他:第3回化学センサ国際会議予稿集
(Proceedings of the Third
International Meeting on
Chemical Sensors、p.62、19
90)により報告されている。これは図4に示すよう
に、p型シリコン基板1にn型シリコン領域2を形成
し、その中にp型シリコン領域3を形成して周囲の基板
とpn接合で絶縁し、このp型シリコン領域3内にIS
FETを形成するものである。しかしこの構造では、セ
ンサに光が照射されるとpn接合を電流が流れ、絶縁が
不完全になるという欠点があり、図4中に示すように遮
光のためポリシリコン14をさらに表面に設けることが
必要であった。さらにこのpn接合を用いる方法では、
横方向の絶縁分離領域が不純物の拡散のために広くなる
ため、複数のISFETを集積化する場合センサの微小
化が困難になるという問題があった。
【0006】本発明の目的は、これらの欠点をなくし、
ISFETの溶液からの絶縁が完全で容易に製造でき、
キャリアの移動度も低下せず、低価格で、しかも集積化
する際の微小化が容易な半導体イオンセンサを提供する
ことにある。
【0007】
【課題を解決するための手段】本発明によれば、第1導
電型シリコン基板の表面に第2導電型シリコン層及び第
1導電型シリコン層が形成されるとともに、表面からシ
リコン基板に到達する内壁が絶縁物で覆われた溝が設け
られ、この溝で囲まれた領域内にイオン感応性電界効果
トランジスタが形成されていることを特徴とする半導体
イオンセンサを得ることができる。
【0008】
【作用】本発明によればISFETが形成される単結晶
シリコン領域は、平面方向が内壁が絶縁物で覆われた溝
により絶縁分離され、深さ方向がpnp又はnpn構造
を持つpn接合で絶縁分離されているため、溶液から完
全に絶縁される。また、この単結晶シリコンの中のキャ
リアの移動度は通常のシリコンの値を持ち、SOSウェ
ハーの場合問題になった電子の移動度の低下は起こらな
い。ISFETを形成するウェハーは、単結晶シリコン
にエピタキシャル成長したものやイオン注入したものが
使用できSOSウェハーに比べ低価格になる。さらに、
平面方向が内壁が絶縁膜で覆われた溝により絶縁分離さ
れているため、従来のpn接合で平面方向の絶縁分離す
る場合に問題であった光の照射によるリークや広い絶縁
領域が必要であるという欠点が解決された。したがっ
て、複数のISFETを集積化したりセンサを微小化す
ることも容易である。
【0009】
【実施例】以下本発明の一実施例について図面を参照し
て詳細に説明する。図1は本発明の一実施例を示すnチ
ャンネル形の半導体イオンセンサの概略平面図で、二重
破線で囲まれた領域は、内壁が絶縁膜で覆われた溝によ
って囲まれた領域であり、その中にISFET12が形
成される。ISFETのソース領域およびドレイン領域
はそれぞれ絶縁膜で覆われたポリシリコンソース電極7
およびポリシリコンドレイン電極6を介して延長され、
センサ領域から離れた位置にある金属電極11と結合さ
れている。図2は、図1のa−a’線における縦断面図
である。p型シリコン基板1表面にイオン注入によりn
型シリコン層22を厚さ約2μm形成する。その上に厚
さ約2μmのp型シリコン層23をエピタキシャル成長
する。次いで異方性性エッチングにより幅2μm以下の
溝を基板1に到達するように形成する。そのあと溝表面
を酸化し、ポリシリコン10を堆積して溝を埋める。ポ
リシリコン10は不純物ドープにしてもよいし、ノンド
ープでもよい。溝で仕切られた領域内のp型シリコン層
23に従来と同じようにISFETを作製する。イオン
注入でn+ 拡散層を形成してソース・ドレインとし、ソ
ース・ドレイン間のp型シリコン層表面を熱酸化して厚
さ1000Aの酸化シリコン膜28を形成する。フィー
ルド領域での酸化シリコン膜8の厚さは5000Aとす
る。ソース・ドレインと金属電極11を接続するためポ
リシリコンソース電極7とポリシリコンドレイン電極6
を形成する。全面に窒化シリコン膜9を厚さ1000A
堆積する。p+ シリコン領域4は従来と同様のチャネル
ストッパーである。
【0010】このようにして作製したISFETは平面
方向には内壁が絶縁膜で覆われた溝により絶縁分離さ
れ、深さ方向にはpn接合で絶縁分離されている。ま
た、表面は酸化シリコン膜8,28および窒化シリコン
膜9で覆われた構造となっている。このため溶液からの
絶縁が完全で、かつ、光の照射によるリークが起こるこ
ともない。また、金属電極11もセンサ部分から離れた
部分に設けることができるので、溶液からの絶縁が容易
である。さらに、一つのセンサに複数のISFETを狭
い領域により互いに電気的に絶縁して形成することがで
き、これらのISFETのセンサ部には同一の機能膜を
設けることもできるが、それぞれ別の機能膜、例えばナ
トリウムイオン感応膜、カリウムイオン感応膜などのイ
オン感応膜や酵素固定化膜を設けることにより、種々の
センサができ、それらを組み合わせることにより多機能
センサを形成することも可能である。なお本実施例では
溝の中にポリシリコン10を埋めこんだが、すべて酸化
シリコンで埋めこんでもよい。
【0011】
【発明の効果】以上説明したように、本発明による半導
体イオンセンサは、ISFETが平面方向は内壁に絶縁
物が設けられた溝により絶縁分離され、深さ方向はpn
接合により絶縁分離され、さらに絶縁膜で表面が覆われ
ているため、溶液との電気絶縁は完全であり、光の照射
によるリークも起こらない。また、通常のシリコンを使
用しているため、キャリアの移動度の低下がなく、低価
格で製造できるという利点を有している。さらに、複数
のISFETを同一チップ上に集積化することが可能
で、この場合にも各々のISFETは互いに絶縁分離さ
れている。
【図面の簡単な説明】
【図1】本発明による半導体イオンセンサの一実施例の
平面図である。
【図2】図1のセンサ部のa−a’位置における断面図
である。
【図3】従来の半導体イオンセンサの例で、SOSウェ
ハーを用いて作られたISFETのセンサ部の位置にお
ける断面図である。
【図4】従来の半導体イオンセンサの例で、pn接合に
より絶縁分離されたISFETのセンサ部の位置におけ
る断面図である。
【符号の説明】
1 p型シリコン基板 2 n型シリコン領域 3 p型シリコン領域 4 p+ シリコン領域 5 n+ シリコン拡散層 6 ポリシリコンドレイン電極 7 ポリシリコンドレイン電極 8,28 酸化シリコン膜 9 窒化シリコン膜 10,14 ポリシリコン 11 金属電極 12 ISFET 13 サファイア 22 n型シリコン層 23 p型シリコン層

Claims (1)

  1. 【特許請求の範囲】 【請求項1】 第1導電型シリコン基板の表面に第2導
    電型シリコン層及び第1導電型シリコン層が順次形成さ
    れ、表面からシリコン基板に到達し内壁が絶縁物で覆わ
    れた溝が設けられ、この溝で囲まれた領域内にイオン感
    応性電界効果トランジスタが形成されていることを特徴
    とする半導体イオンセンサ。
JP3163060A 1991-07-03 1991-07-03 半導体イオンセンサ Expired - Lifetime JP2988020B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3163060A JP2988020B2 (ja) 1991-07-03 1991-07-03 半導体イオンセンサ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3163060A JP2988020B2 (ja) 1991-07-03 1991-07-03 半導体イオンセンサ

Publications (2)

Publication Number Publication Date
JPH0510920A true JPH0510920A (ja) 1993-01-19
JP2988020B2 JP2988020B2 (ja) 1999-12-06

Family

ID=15766416

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3163060A Expired - Lifetime JP2988020B2 (ja) 1991-07-03 1991-07-03 半導体イオンセンサ

Country Status (1)

Country Link
JP (1) JP2988020B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010511888A (ja) * 2006-12-04 2010-04-15 韓國電子通信研究院 バイオセンサ及びその製造方法
JP2019516992A (ja) * 2016-05-18 2019-06-20 ディーエヌエーイー グループ ホールディングス リミテッド 集積回路のためのパッケージングにおける又は関連する改善

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010511888A (ja) * 2006-12-04 2010-04-15 韓國電子通信研究院 バイオセンサ及びその製造方法
JP2019516992A (ja) * 2016-05-18 2019-06-20 ディーエヌエーイー グループ ホールディングス リミテッド 集積回路のためのパッケージングにおける又は関連する改善

Also Published As

Publication number Publication date
JP2988020B2 (ja) 1999-12-06

Similar Documents

Publication Publication Date Title
EP0166003A1 (en) Semiconductor integrated circuit
JPS6276645A (ja) 複合半導体結晶体構造
GB1561903A (en) Fild effect transistors
US20090294870A1 (en) Semiconductor device with trench gate and method of manufacturing the same
JPH0714009B2 (ja) Mos型半導体記憶回路装置
JP3086906B1 (ja) 電界効果トランジスタ及びその製造方法
JP3363561B2 (ja) 接合型電界効果トランジスタ
JPH09203721A (ja) pHセンサおよびそれを用いたワンチップpHセンサ
US4884116A (en) Double diffused mosfet with potential biases
KR960039222A (ko) 반도체장치 및 그 제조방법
US5059547A (en) Method of manufacturing double diffused mosfet with potential biases
GB2064866A (en) Field effect semiconductor device
JP3161091B2 (ja) 半導体集積回路装置
US20020105038A1 (en) Mos-transistor for a photo cell
JP2988020B2 (ja) 半導体イオンセンサ
JP3502509B2 (ja) Cmos構造を備えた集積回路及びその製造方法
US5264720A (en) High withstanding voltage transistor
US3619740A (en) Integrated circuit having complementary field effect transistors
JP2001007219A (ja) 半導体装置及びその製造方法
JPH09102604A (ja) 半導体装置
JPH0575114A (ja) Soi型半導体装置およびその製造方法
RU2108641C1 (ru) Вертикальный мдп-транзистор интегральной схемы
JPH059741B2 (ja)
JPH0322485A (ja) 不揮発性メモリ用電界効果トランジスタ
JPH07118535B2 (ja) 電荷転送素子とその駆動方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990907

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071008

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081008

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091008

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091008

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101008

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111008

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111008

Year of fee payment: 12