JPH05109288A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH05109288A JPH05109288A JP3269823A JP26982391A JPH05109288A JP H05109288 A JPH05109288 A JP H05109288A JP 3269823 A JP3269823 A JP 3269823A JP 26982391 A JP26982391 A JP 26982391A JP H05109288 A JPH05109288 A JP H05109288A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- power supply
- internal power
- power source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 23
- 230000007423 decrease Effects 0.000 claims description 6
- 238000001514 detection method Methods 0.000 claims description 6
- 230000001174 ascending effect Effects 0.000 abstract 1
- 230000000593 degrading effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 230000003213 activating effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is DC
- G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is DC as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
- G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Dram (AREA)
- Control Of Electrical Variables (AREA)
- Electronic Switches (AREA)
- Static Random-Access Memory (AREA)
Abstract
(57)【要約】
【目的】外部電源電圧が内部電源電圧付近まで低下して
も内部電源電圧を所要値付近に維持し性能劣化を防止す
る。 【構成】内部電源電圧ＶＩが設定したしきい値電圧ＶＴ
より低下したことを検出する差動回路１を有するしきい
値検出回路を備える。しきい値検出回路の出力により外
部電源を内部電源回路に直接接続するトランジスタＴ４
を備える。
も内部電源電圧を所要値付近に維持し性能劣化を防止す
る。 【構成】内部電源電圧ＶＩが設定したしきい値電圧ＶＴ
より低下したことを検出する差動回路１を有するしきい
値検出回路を備える。しきい値検出回路の出力により外
部電源を内部電源回路に直接接続するトランジスタＴ４
を備える。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路に関し、
特に外部供給電圧の降圧用の内部電圧調整回路を有する
大規模記憶装置等の半導体集積回路に関する。
特に外部供給電圧の降圧用の内部電圧調整回路を有する
大規模記憶装置等の半導体集積回路に関する。
【０００２】
【従来の技術】近年、半導体集積回路の高集積度化が進
み、これにともなって能動素子であるトランジスタも微
細化構造となってきている。このため、回路の高密度化
にともなう内部電界の上昇によるホットキャリアの発生
や絶縁酸化膜の信頼性等の問題を解決するために、電源
電圧を低減することが一般的である。一方、外部供給電
圧は一般的には５Ｖであるので、半導体集積回路の内部
に電圧調整回路を設け、所要の電圧、たとえば、３Ｖに
降圧する内部電源降圧方式が採用されている。
み、これにともなって能動素子であるトランジスタも微
細化構造となってきている。このため、回路の高密度化
にともなう内部電界の上昇によるホットキャリアの発生
や絶縁酸化膜の信頼性等の問題を解決するために、電源
電圧を低減することが一般的である。一方、外部供給電
圧は一般的には５Ｖであるので、半導体集積回路の内部
に電圧調整回路を設け、所要の電圧、たとえば、３Ｖに
降圧する内部電源降圧方式が採用されている。
【０００３】従来のこの種の半導体集積回路は、図２
（Ａ）に示すように、基準電圧ＶＲと内部電圧ＶＩとの
差を検出するトランジスタＴ２１〜Ｔ２４からなる差動
回路２と、出力用のＰチャンネル型のトランジスタＴ１
と、差動回路２の電流源用のトランジスタＴ２とを有し
て構成される電圧調整回路３０を備えていた。
（Ａ）に示すように、基準電圧ＶＲと内部電圧ＶＩとの
差を検出するトランジスタＴ２１〜Ｔ２４からなる差動
回路２と、出力用のＰチャンネル型のトランジスタＴ１
と、差動回路２の電流源用のトランジスタＴ２とを有し
て構成される電圧調整回路３０を備えていた。
【０００４】差動回路２は、Ｎチャンネル型のトランジ
スタＴ２１，Ｔ２２が差動回路を構成し、Ｐチャンネル
型のトランジスタＴ２３，Ｔ２４は負荷としてカレント
ミラー回路を構成している周知のものである。
スタＴ２１，Ｔ２２が差動回路を構成し、Ｐチャンネル
型のトランジスタＴ２３，Ｔ２４は負荷としてカレント
ミラー回路を構成している周知のものである。
【０００５】次に、従来の半導体集積回路の動作につい
て説明する。
て説明する。
【０００６】電圧調整回路３０において、差動回路２の
トランジスタＴ２１のゲートに印加されている内部電源
電圧ＶＩが、トランジスタＴ２２のゲートに印加されて
いる基準電圧ＶＲより高くなると、トランジスタＴ２１
のコレクタ電流は増加し、トランジスタＴ２２のコレク
タ電流は減少する。一方、負荷であるトランジスタＴ２
３，Ｔ２４はカレントミラー回路を構成しているから、
トランジスタＴ２３のコレクタ電流は電流入力側である
トランジスタＴ２３の電流値に保持しようと動作し、そ
の結果コレクタ側の出力電圧が上昇する。すると、トラ
ンジスタＴ１のベース電位も上昇し、すなわち、Ｔ１の
エミッタ側からみると低下するので出力電流を低下させ
るようエミッタ側からみたコレクタ電位を上昇させる。
すなわち、接地側からみると出力電圧が低下する。
トランジスタＴ２１のゲートに印加されている内部電源
電圧ＶＩが、トランジスタＴ２２のゲートに印加されて
いる基準電圧ＶＲより高くなると、トランジスタＴ２１
のコレクタ電流は増加し、トランジスタＴ２２のコレク
タ電流は減少する。一方、負荷であるトランジスタＴ２
３，Ｔ２４はカレントミラー回路を構成しているから、
トランジスタＴ２３のコレクタ電流は電流入力側である
トランジスタＴ２３の電流値に保持しようと動作し、そ
の結果コレクタ側の出力電圧が上昇する。すると、トラ
ンジスタＴ１のベース電位も上昇し、すなわち、Ｔ１の
エミッタ側からみると低下するので出力電流を低下させ
るようエミッタ側からみたコレクタ電位を上昇させる。
すなわち、接地側からみると出力電圧が低下する。
【０００７】反対に、内部電源電圧ＶＩが基準電圧ＶＲ
より低い場合には上述と逆の動作により、出力電圧が上
昇する。
より低い場合には上述と逆の動作により、出力電圧が上
昇する。
【０００８】また、従来の半導体集積回路の第二の例
は、図２（Ｂ）に示すように、差動回路２の出力側に、
外部電源ＶＣに接続されたＰチャンネル型のトランジス
タＴ３を設けこのＴ３のゲートと、差動回路２の電流源
用のトランジスタＴ２のゲートに活性化信号ＣＡを印加
するよう構成されている電圧調整回路２０を備えてい
た。
は、図２（Ｂ）に示すように、差動回路２の出力側に、
外部電源ＶＣに接続されたＰチャンネル型のトランジス
タＴ３を設けこのＴ３のゲートと、差動回路２の電流源
用のトランジスタＴ２のゲートに活性化信号ＣＡを印加
するよう構成されている電圧調整回路２０を備えてい
た。
【０００９】この従来の半導体集積回路の第二の例の電
圧調整回路２０は、待機時のように電流能力が小さくて
もよいような場合には、トランジスタＴ３のみ活性化す
る。トランジスタＴ３は、消費電力が小さい電圧降下回
路として動作する。通常動作時では大きな電流供給能力
が得られるように、トランジスタＴ２を活性化すること
により、全体の回路が活性化される。
圧調整回路２０は、待機時のように電流能力が小さくて
もよいような場合には、トランジスタＴ３のみ活性化す
る。トランジスタＴ３は、消費電力が小さい電圧降下回
路として動作する。通常動作時では大きな電流供給能力
が得られるように、トランジスタＴ２を活性化すること
により、全体の回路が活性化される。
【００１０】図３は、従来の半導体集積回路の外部電源
電圧ＶＣに対する内部電源電圧ＶＩの出力電圧特性を示
す出力電圧特性図である。図に示すように、外部電源電
圧ＶＣが基準電圧ＶＲよりも大きくなると、内部電源電
圧ＶＩは基準電圧ＶＲと等しい一定電圧となるというも
のであった。
電圧ＶＣに対する内部電源電圧ＶＩの出力電圧特性を示
す出力電圧特性図である。図に示すように、外部電源電
圧ＶＣが基準電圧ＶＲよりも大きくなると、内部電源電
圧ＶＩは基準電圧ＶＲと等しい一定電圧となるというも
のであった。
【００１１】
【発明が解決しようとする課題】上述した従来の半導体
集積回路は、外部電源電圧が内部電源電圧付近まで低下
すると、電圧調整回路の出力トランジスタのドレインソ
ース間電圧が小さくなり、その結果電流供給能力が低下
してしまうため、内部電源電圧の低下が顕著になり、性
能が劣化するという欠点があった。
集積回路は、外部電源電圧が内部電源電圧付近まで低下
すると、電圧調整回路の出力トランジスタのドレインソ
ース間電圧が小さくなり、その結果電流供給能力が低下
してしまうため、内部電源電圧の低下が顕著になり、性
能が劣化するという欠点があった。
【００１２】
【課題を解決するための手段】本発明の半導体集積回路
は、外部電源から供給される外部電源電圧を降圧して内
部電源回路の予め定めた内部電源電圧を生成する電圧調
整回路を備えた半導体集積回路において、前記電圧調整
回路は前記内部電源電圧が予め定めたしきい値より低下
したことを検出するしきい値検出回路と、前記しきい値
検出回路の出力により前記外部電源を前記内部電源回路
に直接接続するよう導通させるスイッチ回路とを備えて
構成されている。
は、外部電源から供給される外部電源電圧を降圧して内
部電源回路の予め定めた内部電源電圧を生成する電圧調
整回路を備えた半導体集積回路において、前記電圧調整
回路は前記内部電源電圧が予め定めたしきい値より低下
したことを検出するしきい値検出回路と、前記しきい値
検出回路の出力により前記外部電源を前記内部電源回路
に直接接続するよう導通させるスイッチ回路とを備えて
構成されている。
【００１３】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１４】図１は本発明の半導体集積回路の一実施例
を示す回路図である。
を示す回路図である。
【００１５】本実施例の半導体集積回路は、図１に示す
ように、第二の従来例と同様の待機機能付の電圧調整回
路２０と、基準電圧ＶＲを分圧してしきい値電圧ＶＴを
生成する抵抗Ｒ１１，Ｒ１２と、しきい値電圧ＶＴと内
部電圧ＶＩとの差を検出するトランジスタＴ１１〜Ｔ１
４からなる差動回路１と、差動回路１の出力電圧を増幅
する２段のインバータＩ１，Ｉ２と、スイッチ回路用の
Ｐチャンネル型のトランジスタＴ４と、差動回路１の電
流源用のトランジスタＴ５とを有して構成される外部電
源電圧低下時用の電圧調整回路１０を備えている。
ように、第二の従来例と同様の待機機能付の電圧調整回
路２０と、基準電圧ＶＲを分圧してしきい値電圧ＶＴを
生成する抵抗Ｒ１１，Ｒ１２と、しきい値電圧ＶＴと内
部電圧ＶＩとの差を検出するトランジスタＴ１１〜Ｔ１
４からなる差動回路１と、差動回路１の出力電圧を増幅
する２段のインバータＩ１，Ｉ２と、スイッチ回路用の
Ｐチャンネル型のトランジスタＴ４と、差動回路１の電
流源用のトランジスタＴ５とを有して構成される外部電
源電圧低下時用の電圧調整回路１０を備えている。
【００１６】差動回路１は、Ｎチャンネル型のトランジ
スタＴ１１，Ｔ１２が差動回路を構成し、Ｐチャンネル
型のトランジスタＴ１３，Ｔ１４は負荷としてカレント
ミラー回路を構成している周知のものである。
スタＴ１１，Ｔ１２が差動回路を構成し、Ｐチャンネル
型のトランジスタＴ１３，Ｔ１４は負荷としてカレント
ミラー回路を構成している周知のものである。
【００１７】次に、本実施例の動作について説明する。
【００１８】まず、通常動作時、すなわち、外部電源電
圧ＶＣが内部電源電圧より十分高い、たとえば５Ｖのと
きの場合は、従来例で説明したように電圧調整回路２０
が動作し、所定の内部電源電圧ＶＩ、たとえば、３Ｖを
出力する。
圧ＶＣが内部電源電圧より十分高い、たとえば５Ｖのと
きの場合は、従来例で説明したように電圧調整回路２０
が動作し、所定の内部電源電圧ＶＩ、たとえば、３Ｖを
出力する。
【００１９】次に、外部電源電圧ＶＣが低下して、その
結果、内部電源電圧ＶＩも低下すると、外部電源電圧低
下時用の電圧調整回路１０が以下のように動作を開始す
る。内部電源電圧ＶＩが、基準電圧ＶＲを抵抗Ｒ１，Ｒ
２の直列回路により分圧したしきい値電圧ＶＴ以下にな
ると、電圧調整回路２０の差動回路２の動作と同様に、
差動回路１の出力電圧が上昇する。この出力電圧の上昇
分である電圧の変化値はインバータＩ１，Ｉ２により増
幅され、ほぼ、外部電源電圧ＶＣの振幅のスイッチ電圧
ＶＳとなる。スイッチ電圧ＶＳは、スイッチ回路用のト
ランジスタＴ４を導通させ、外部電源電圧ＶＣが直接内
部電源に流れるようにする。
結果、内部電源電圧ＶＩも低下すると、外部電源電圧低
下時用の電圧調整回路１０が以下のように動作を開始す
る。内部電源電圧ＶＩが、基準電圧ＶＲを抵抗Ｒ１，Ｒ
２の直列回路により分圧したしきい値電圧ＶＴ以下にな
ると、電圧調整回路２０の差動回路２の動作と同様に、
差動回路１の出力電圧が上昇する。この出力電圧の上昇
分である電圧の変化値はインバータＩ１，Ｉ２により増
幅され、ほぼ、外部電源電圧ＶＣの振幅のスイッチ電圧
ＶＳとなる。スイッチ電圧ＶＳは、スイッチ回路用のト
ランジスタＴ４を導通させ、外部電源電圧ＶＣが直接内
部電源に流れるようにする。
【００２０】しきい値ＶＴは、外部電源電圧ＶＣが正常
である場合にはスイッチ電圧ＶＳを生成せず、したがっ
て、トランジスタＴ４はオフ状態であり、外部電源電圧
ＶＣが低下し、内部電源電圧ＶＩの低下が顕著となる場
合にオンするレベルたとえば０．２５Ｖに設定する。
である場合にはスイッチ電圧ＶＳを生成せず、したがっ
て、トランジスタＴ４はオフ状態であり、外部電源電圧
ＶＣが低下し、内部電源電圧ＶＩの低下が顕著となる場
合にオンするレベルたとえば０．２５Ｖに設定する。
【００２１】
【発明の効果】以上説明したように、本発明の半導体集
積回路は、内部電源電圧が設定しきい値より低下したこ
とを検出するしきい値検出回路と、しきい値検出回路の
出力により外部電源を内部電源回路に直接接続するスイ
ッチ回路とを備えることにより、外部電源電圧が内部電
源電圧付近まで低下しても、内部電源電圧の低下が軽減
されため、性能が劣化することを防止できるという効果
がある。
積回路は、内部電源電圧が設定しきい値より低下したこ
とを検出するしきい値検出回路と、しきい値検出回路の
出力により外部電源を内部電源回路に直接接続するスイ
ッチ回路とを備えることにより、外部電源電圧が内部電
源電圧付近まで低下しても、内部電源電圧の低下が軽減
されため、性能が劣化することを防止できるという効果
がある。
【図１】本発明の半導体集積回路の一実施例を示す回路
図である。
図である。
【図２】従来の半導体集積回路の第一および第二の例を
示す回路図である。
示す回路図である。
【図３】従来の半導体集積回路における動作の一例を示
す出力特性図である。
す出力特性図である。
１，２ 差動回路 １０〜３０ 電圧調整回路 Ｉ１，Ｉ２ インバータ Ｒ１１，Ｒ１２ 抵抗 Ｔ１〜Ｔ５，Ｔ１１〜Ｔ１４，Ｔ２１〜Ｔ２４ トラ
ンジスタ
ンジスタ
Claims (3)
- 【請求項１】 外部電源電圧を降圧して内部電源回路の
予め定めた内部電源電圧を生成する電圧調整回路を備え
た半導体集積回路において、 前記電圧調整回路は前記内部電源電圧が予め定めたしき
い値より低下したことを検出するしきい値検出回路と、 前記しきい値検出回路の出力により前記外部電源を前記
内部電源回路に直接接続するよう導通させるスイッチ回
路とを備えることを特徴とする半導体集積回路。 - 【請求項２】 前記しきい値検出回路は前記内部電源電
圧が予め定めた基準電圧より低下すると出力電圧が変化
する差動回路と、 前記出力電圧の変化を増幅し前記スイッチ回路を導通さ
せるスイッチ電圧を生成するインバータ回路とを備える
ことを特徴とする請求項１記載の半導体集積回路。 - 【請求項３】 前記スイッチ回路は前記外部電源と前記
内部電源回路との間に挿入されゲートを前記しきい値検
出回路の出力信号により制御されて開閉するトランジス
タを備えることを特徴とする請求項１記載の半導体集積
回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3269823A JP2803410B2 (ja) | 1991-10-18 | 1991-10-18 | 半導体集積回路 |
| US07/955,287 US5352935A (en) | 1991-10-18 | 1992-10-01 | Semiconductor integrated circuit device with internal voltage controlling circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3269823A JP2803410B2 (ja) | 1991-10-18 | 1991-10-18 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05109288A true JPH05109288A (ja) | 1993-04-30 |
| JP2803410B2 JP2803410B2 (ja) | 1998-09-24 |
Family
ID=17477673
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3269823A Expired - Fee Related JP2803410B2 (ja) | 1991-10-18 | 1991-10-18 | 半導体集積回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5352935A (ja) |
| JP (1) | JP2803410B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001298332A (ja) * | 2000-04-13 | 2001-10-26 | Nec Corp | 差動増幅回路 |
| JP2010288444A (ja) * | 2009-05-13 | 2010-12-24 | Fuji Electric Systems Co Ltd | ゲート駆動装置 |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970010284B1 (en) * | 1993-12-18 | 1997-06-23 | Samsung Electronics Co Ltd | Internal voltage generator of semiconductor integrated circuit |
| JP3705842B2 (ja) * | 1994-08-04 | 2005-10-12 | 株式会社ルネサステクノロジ | 半導体装置 |
| US5625305A (en) * | 1994-10-20 | 1997-04-29 | Acer Incorporated | Load detection apparatus |
| JP3523718B2 (ja) * | 1995-02-06 | 2004-04-26 | 株式会社ルネサステクノロジ | 半導体装置 |
| US5852540A (en) * | 1997-09-24 | 1998-12-22 | Intel Corporation | Circuit for protecting the input/output stage of a low voltage integrated circuit device from a failure of the internal voltage supply or a difference in the power-up sequencing of supply voltage levels |
| JP3561158B2 (ja) * | 1998-09-21 | 2004-09-02 | 松下電器産業株式会社 | 内部降圧電源回路 |
| KR100283906B1 (ko) * | 1998-10-31 | 2001-03-02 | 김영환 | 반도체 메모리의 초기 안정화 신호 발생 회로 |
| JP3120795B2 (ja) * | 1998-11-06 | 2000-12-25 | 日本電気株式会社 | 内部電圧発生回路 |
| US7002854B2 (en) * | 2000-07-25 | 2006-02-21 | Nec Electronics Corp. | Internal voltage level control circuit and semiconductor memory device as well as method of controlling the same |
| US6661279B2 (en) * | 2001-04-11 | 2003-12-09 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit which outputs first internal power supply voltage and second internal power supply voltage lower than first internal supply power voltage |
| JP2002353792A (ja) * | 2001-05-24 | 2002-12-06 | Sanyo Electric Co Ltd | 駆動回路および表示装置 |
| JP3892692B2 (ja) * | 2001-09-21 | 2007-03-14 | 株式会社東芝 | 半導体集積回路 |
| JP2003168290A (ja) * | 2001-11-29 | 2003-06-13 | Fujitsu Ltd | 電源回路及び半導体装置 |
| US6909320B2 (en) * | 2003-06-19 | 2005-06-21 | Freescale Semiconductor, Inc. | Method and apparatus for dual output voltage regulation |
| JP2005107948A (ja) * | 2003-09-30 | 2005-04-21 | Seiko Instruments Inc | ボルテージ・レギュレータ |
| JP3967722B2 (ja) * | 2004-01-15 | 2007-08-29 | 株式会社東芝 | 半導体装置 |
| JP2005242570A (ja) * | 2004-02-25 | 2005-09-08 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
| US7401241B2 (en) * | 2004-06-22 | 2008-07-15 | Intel Corporation | Controlling standby power of low power devices |
| KR100732765B1 (ko) * | 2005-12-28 | 2007-06-27 | 주식회사 하이닉스반도체 | 반도체 장치 |
| US7432758B2 (en) * | 2006-11-08 | 2008-10-07 | Elite Semiconductor Memory Technology Inc. | Voltage regulator for semiconductor memory |
| KR20090022136A (ko) * | 2007-08-29 | 2009-03-04 | 주식회사 하이닉스반도체 | 코아전압 드라이버 |
| KR101212736B1 (ko) * | 2007-09-07 | 2012-12-14 | 에스케이하이닉스 주식회사 | 코어전압 발생회로 |
| KR20120098169A (ko) * | 2011-02-28 | 2012-09-05 | 에스케이하이닉스 주식회사 | 반도체 장치의 내부전압 생성회로 |
| JP5961374B2 (ja) * | 2011-12-09 | 2016-08-02 | ラピスセミコンダクタ株式会社 | 電源装置、電源装置の制御方法及び電子機器 |
| US9728231B1 (en) | 2016-05-03 | 2017-08-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Device and method for data-writing |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63246860A (ja) * | 1987-04-01 | 1988-10-13 | Nec Corp | 集積回路 |
| JPH03209695A (ja) * | 1990-01-12 | 1991-09-12 | Nec Corp | 集積回路装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5063304A (en) * | 1990-04-27 | 1991-11-05 | Texas Instruments Incorporated | Integrated circuit with improved on-chip power supply control |
-
1991
- 1991-10-18 JP JP3269823A patent/JP2803410B2/ja not_active Expired - Fee Related
-
1992
- 1992-10-01 US US07/955,287 patent/US5352935A/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63246860A (ja) * | 1987-04-01 | 1988-10-13 | Nec Corp | 集積回路 |
| JPH03209695A (ja) * | 1990-01-12 | 1991-09-12 | Nec Corp | 集積回路装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001298332A (ja) * | 2000-04-13 | 2001-10-26 | Nec Corp | 差動増幅回路 |
| JP2010288444A (ja) * | 2009-05-13 | 2010-12-24 | Fuji Electric Systems Co Ltd | ゲート駆動装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5352935A (en) | 1994-10-04 |
| JP2803410B2 (ja) | 1998-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2803410B2 (ja) | 半導体集積回路 | |
| EP0157905B1 (en) | Semiconductor device | |
| US7095272B2 (en) | Internal power supply voltage generation circuit that can suppress reduction in internal power supply voltage in neighborhood of lower limit region of external power supply voltage | |
| JP2550480Y2 (ja) | 半導体メモリ装置の内部電源電圧発生回路 | |
| US5184031A (en) | Semiconductor integrated circuit | |
| JP2925422B2 (ja) | 半導体集積回路 | |
| US6441669B2 (en) | Internal power-source potential supply circuit, step-up potential generating system, output potential supply circuit, and semiconductor memory | |
| WO1996025797A1 (en) | Cmos power on reset circuit | |
| JP2869791B2 (ja) | 半導体集積回路装置およびそれを応用した電子装置 | |
| US6346834B1 (en) | Power on reset circuit | |
| JPH0214814B2 (ja) | ||
| JPH08221980A (ja) | バイアス電圧発生回路 | |
| US5327072A (en) | Regulating circuit for a substrate bias voltage generator | |
| EP0473193B1 (en) | Semiconductor device having a temperature detection circuit | |
| JP3133673B2 (ja) | 基板電圧発生回路 | |
| JPH041992A (ja) | 半導体記憶装置 | |
| US7092226B2 (en) | Constant-voltage power supply circuit | |
| US5721510A (en) | Semiconductor integrated circuit having a substrate back bias voltage generating circuit which is responsive to a power supply detection circuit | |
| JPH0935484A (ja) | 半導体メモリ装置の電圧検出回路 | |
| JP4062405B2 (ja) | 電源電圧レベル検出器 | |
| JP3641345B2 (ja) | 基板バイアス効果を利用した遅延回路 | |
| US6353560B1 (en) | Semiconductor memory device | |
| EP0757352B1 (en) | Threshold detecting device | |
| JP2707825B2 (ja) | 半導体集積回路装置 | |
| KR0137343B1 (ko) | 반도체 메모리장치의 내부전원전압 발생회로 및 그 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980616 |
|
| LAPS | Cancellation because of no payment of annual fees |