JPH05110514A - 光受信回路 - Google Patents
光受信回路Info
- Publication number
- JPH05110514A JPH05110514A JP3297787A JP29778791A JPH05110514A JP H05110514 A JPH05110514 A JP H05110514A JP 3297787 A JP3297787 A JP 3297787A JP 29778791 A JP29778791 A JP 29778791A JP H05110514 A JPH05110514 A JP H05110514A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- clock
- phase
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003287 optical effect Effects 0.000 title claims description 13
- 238000000605 extraction Methods 0.000 claims description 22
- 238000006243 chemical reaction Methods 0.000 claims description 7
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 10
- 102100040856 Dual specificity protein kinase CLK3 Human genes 0.000 description 6
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 6
- 101000749304 Homo sapiens Dual specificity protein kinase CLK3 Proteins 0.000 description 6
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 5
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 5
- FZAZPMLWYUKRAE-UHFFFAOYSA-N 2,4,6-trinitrobenzene-1,3-diamine Chemical compound NC1=C([N+]([O-])=O)C=C([N+]([O-])=O)C(N)=C1[N+]([O-])=O FZAZPMLWYUKRAE-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 102100040858 Dual specificity protein kinase CLK4 Human genes 0.000 description 2
- 101000749298 Homo sapiens Dual specificity protein kinase CLK4 Proteins 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Optical Communication System (AREA)
Abstract
(57)【要約】
【目的】 位相調整による部品の増加を少なくする。
【構成】 識別回路７の入力信号とクロック信号の位相
差量に応じて選択回路５から出力されるクロック信号が
逆位相に切り換わり、それに応じてリミッタ回路６から
出力される３種類のクロック信号線の位相の組み合わせ
が支配される。リミッタ回路６の出力信号はそこに供給
されるクロック信号の位相が反転すると全て同時に反転
するので、２種類の信号線の位相補正が不要になる。
差量に応じて選択回路５から出力されるクロック信号が
逆位相に切り換わり、それに応じてリミッタ回路６から
出力される３種類のクロック信号線の位相の組み合わせ
が支配される。リミッタ回路６の出力信号はそこに供給
されるクロック信号の位相が反転すると全て同時に反転
するので、２種類の信号線の位相補正が不要になる。
Description
【０００１】
【産業上の利用分野】本発明は光受信回路に関し、特に
識別回路の位相の調整と出力論理信号／出力クロック信
号の位相の調整を行う光受信回路に関するものである。
識別回路の位相の調整と出力論理信号／出力クロック信
号の位相の調整を行う光受信回路に関するものである。
【０００２】
【従来の技術】従来の回路は図２に示すように、受信さ
れた光信号は光／電気変換回路１、等化増幅回路２を介
して等化信号はＥＱ１，ＥＱ２として分岐出力される。
等化信号ＥＱ１は識別回路７へ入力され、等化信号ＥＱ
２は遅延線３を介してクロック抽出回路４へ入力され
る。
れた光信号は光／電気変換回路１、等化増幅回路２を介
して等化信号はＥＱ１，ＥＱ２として分岐出力される。
等化信号ＥＱ１は識別回路７へ入力され、等化信号ＥＱ
２は遅延線３を介してクロック抽出回路４へ入力され
る。
【０００３】クロック抽出回路４で抽出されたクロック
抽出信号Ｓはリミッタ回路６へ入力され、そこで同位相
の短形波のクロック信号ＣＬＫ１，ＣＬＫ３と反転位相
の短形波のクロック信号ＣＬＫ２，ＣＬＫ４が作られ
る。短形波ＣＬＫ１はＣＬＫ２いずれかを選択する信号
選択回路５で選択され、選択されたクロック信号ＣＳＬ
のタイミングで識別回路７へ入力され、等化信号ＥＱ１
を識別する。
抽出信号Ｓはリミッタ回路６へ入力され、そこで同位相
の短形波のクロック信号ＣＬＫ１，ＣＬＫ３と反転位相
の短形波のクロック信号ＣＬＫ２，ＣＬＫ４が作られ
る。短形波ＣＬＫ１はＣＬＫ２いずれかを選択する信号
選択回路５で選択され、選択されたクロック信号ＣＳＬ
のタイミングで識別回路７へ入力され、等化信号ＥＱ１
を識別する。
【０００４】遅延線３と選択回路７は識別するタイミン
グが最適な識別点となるような等化信号ＥＱ１とクロッ
ク信号ＣＳＬとの位相を調整する。遅延線３の遅延時間
がクロック信号の一周期を満たさない場合は選択回路で
相反する位相のクロック信号を選択することで位相の調
整範囲を増やすことが可能となる。
グが最適な識別点となるような等化信号ＥＱ１とクロッ
ク信号ＣＳＬとの位相を調整する。遅延線３の遅延時間
がクロック信号の一周期を満たさない場合は選択回路で
相反する位相のクロック信号を選択することで位相の調
整範囲を増やすことが可能となる。
【０００５】識別回路７は、等化信号ＥＱ１に対して正
論理信号ＤＡＴＡ・負論理信号ＤＡＴＢのそれぞれを出
力する。
論理信号ＤＡＴＡ・負論理信号ＤＡＴＢのそれぞれを出
力する。
【０００６】リミッタ回路６の出力クロックＣＬＫ３，
ＣＬＫ４のそれぞれは、識別回路７の識別点の位相調整
に関係なく論理信号ＤＡＴＡ・ＤＡＴＢに対して出力ク
ロック信号ＣＫＰ，ＣＫＮが、図３または図４の示すい
ずれか一方の位相関係になるよう遅延線８から１１の遅
延時間を調整していた。
ＣＬＫ４のそれぞれは、識別回路７の識別点の位相調整
に関係なく論理信号ＤＡＴＡ・ＤＡＴＢに対して出力ク
ロック信号ＣＫＰ，ＣＫＮが、図３または図４の示すい
ずれか一方の位相関係になるよう遅延線８から１１の遅
延時間を調整していた。
【０００７】
【発明が解決しようとする課題】従来の方式では、遅延
線の遅延時間がクロック信号の一周期を満たさない場合
には選択回路によるクロック信号の正転・反転の選択が
必要になり、これにともないクロックＣＬＫ３，ＣＬＫ
４の位相も反転させる必要があることから、選択回路
５、遅延線３で選択される論理信号出力の位相に応じ
て、遅延線８から１１を選択しなければならず、出力ク
ロック信号の位相調整に遅延線が複数個必要となり、コ
スト・実装面積も増加する。また、遅延線による位相の
調整工数も必要であった。
線の遅延時間がクロック信号の一周期を満たさない場合
には選択回路によるクロック信号の正転・反転の選択が
必要になり、これにともないクロックＣＬＫ３，ＣＬＫ
４の位相も反転させる必要があることから、選択回路
５、遅延線３で選択される論理信号出力の位相に応じ
て、遅延線８から１１を選択しなければならず、出力ク
ロック信号の位相調整に遅延線が複数個必要となり、コ
スト・実装面積も増加する。また、遅延線による位相の
調整工数も必要であった。
【０００８】本発明はこのような状況に鑑みてなされた
もので、位相調整による部品の増加を少なくしたもので
ある。
もので、位相調整による部品の増加を少なくしたもので
ある。
【０００９】
【課題を解決するための手段】このような課題を解決す
るために本発明は、光を電気信号に変換する光／電気信
号変換回路と、電気信号に変換された信号を遅延させる
遅延線と、遅延線出力信号からクロック抽出信号を抽出
するクロック抽出回路と、クロック抽出信号から互いに
逆位相の信号を発生しその一方を選択して出力する選択
回路と、選択回路から出力されたクロック抽出信号の位
相によって短形波でかつ互いに逆位相の信号でありその
組み合わせが変わる第１〜第３のクロック信号を出力す
るリミッタ回路と、第１のクロック信号のタイミングに
よって光／電気変換回路出力を識別する識別回路とを備
えたものである。
るために本発明は、光を電気信号に変換する光／電気信
号変換回路と、電気信号に変換された信号を遅延させる
遅延線と、遅延線出力信号からクロック抽出信号を抽出
するクロック抽出回路と、クロック抽出信号から互いに
逆位相の信号を発生しその一方を選択して出力する選択
回路と、選択回路から出力されたクロック抽出信号の位
相によって短形波でかつ互いに逆位相の信号でありその
組み合わせが変わる第１〜第３のクロック信号を出力す
るリミッタ回路と、第１のクロック信号のタイミングに
よって光／電気変換回路出力を識別する識別回路とを備
えたものである。
【００１０】
【作用】識別回路の入力信号とクロック信号の位相差量
に応じて選択回路から出力されるクロック信号が逆位相
に切り換わり、それに応じてリミッタ回路から出力され
る３種類のクロック信号線の位相の組み合わせが支配さ
れる。
に応じて選択回路から出力されるクロック信号が逆位相
に切り換わり、それに応じてリミッタ回路から出力され
る３種類のクロック信号線の位相の組み合わせが支配さ
れる。
【００１１】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の一実施例である。受信された光信号
は光／電気変換回路１、等化増幅回路２を介して等化信
号ＥＱ１，ＥＱ２として分岐出力される。
る。図１は本発明の一実施例である。受信された光信号
は光／電気変換回路１、等化増幅回路２を介して等化信
号ＥＱ１，ＥＱ２として分岐出力される。
【００１２】等化信号ＥＱ１は識別回路７へ入力され、
等化信号ＥＱ２は遅延線３を介してクロック抽出回路４
へ入力される。クロック信号抽出回路４で抽出されたク
ロック抽出信号Ｓは選択回路５を介して出力されるが、
選択回路５の互いに逆位相のクロック信号のうち、いず
れか一方を選択してその信号が出力し、他方は無出力状
態となる。
等化信号ＥＱ２は遅延線３を介してクロック抽出回路４
へ入力される。クロック信号抽出回路４で抽出されたク
ロック抽出信号Ｓは選択回路５を介して出力されるが、
選択回路５の互いに逆位相のクロック信号のうち、いず
れか一方を選択してその信号が出力し、他方は無出力状
態となる。
【００１３】差動入力回路を有するリミッタ回路６は、
クロック抽出信号Ｓが正論理側に入力された場合、クロ
ック抽出信号Ｓと同位相の矩形波のクロック信号ＣＬＫ
１，ＣＬＫ２と、クロック抽出信号Ｓと反転位相のクロ
ック信号ＣＬＫ３とを出力する。逆に前記クロック抽出
信号Ｓが負論理側に入力された場合、クロック抽出信号
Ｓと同位相の矩形波のクロック信号ＣＬＫ３と、クロッ
ク抽出信号Ｓと反転位相の矩形波のクロック信号ＣＬＫ
１，ＣＬＫ２とを出力する。
クロック抽出信号Ｓが正論理側に入力された場合、クロ
ック抽出信号Ｓと同位相の矩形波のクロック信号ＣＬＫ
１，ＣＬＫ２と、クロック抽出信号Ｓと反転位相のクロ
ック信号ＣＬＫ３とを出力する。逆に前記クロック抽出
信号Ｓが負論理側に入力された場合、クロック抽出信号
Ｓと同位相の矩形波のクロック信号ＣＬＫ３と、クロッ
ク抽出信号Ｓと反転位相の矩形波のクロック信号ＣＬＫ
１，ＣＬＫ２とを出力する。
【００１４】識別回路７へ入力された等化信号ＥＱ１
は、クロック信号ＣＬＫ１で識別される。そして識別す
るタイミングが最適な識別点となるような等化信号ＥＱ
１とクロック信号ＣＬＫ１との位相を、遅延線３と選択
回路５とで調整する。
は、クロック信号ＣＬＫ１で識別される。そして識別す
るタイミングが最適な識別点となるような等化信号ＥＱ
１とクロック信号ＣＬＫ１との位相を、遅延線３と選択
回路５とで調整する。
【００１５】遅延線３の遅延時間がクロック信号の一周
期を満たさない場合、選択回路５でリミッタ回路６の差
動入力部の信号入力を切り替えることによりクロック信
号ＣＬＫ１の位相を反転させて位相調整の範囲を増やす
ことが可能となる。
期を満たさない場合、選択回路５でリミッタ回路６の差
動入力部の信号入力を切り替えることによりクロック信
号ＣＬＫ１の位相を反転させて位相調整の範囲を増やす
ことが可能となる。
【００１６】識別回路７は等化信号ＥＱ１に対して、正
論理信号ＤＡＴＡ・負論理信号ＤＡＴＢのそれぞれを出
力する。リミッタ回路６の出力クロック信号ＣＬＫ２，
ＣＬＫ３は、識別回路７の識別点がクロック信号ＣＬＫ
１の立ち上がりで識別する場合は図３の位相関係で、ク
ロック信号ＣＬＫ１の立ち下がりで識別する場合は、図
４の位相関係のいずれかで出力信号ＣＫＰ，ＣＫＮとし
て出力される。
論理信号ＤＡＴＡ・負論理信号ＤＡＴＢのそれぞれを出
力する。リミッタ回路６の出力クロック信号ＣＬＫ２，
ＣＬＫ３は、識別回路７の識別点がクロック信号ＣＬＫ
１の立ち上がりで識別する場合は図３の位相関係で、ク
ロック信号ＣＬＫ１の立ち下がりで識別する場合は、図
４の位相関係のいずれかで出力信号ＣＫＰ，ＣＫＮとし
て出力される。
【００１７】このようにリミッタ回路の入力側に選択回
路５を挿入し、選択回路出力をリミッタ回路６に供給す
ると、リミッタ回路６の出力信号位相は全てリミッタ回
路入力信号によって支配されるので、従来のように選択
信号によってクロック信号を選択する度に識別回路７の
出力信号位相とリミッタ回路出力が不揃いになることが
なくなり、従来位相合わせのためにリミッタ回路出力に
必要であった遅延線が不要になる。
路５を挿入し、選択回路出力をリミッタ回路６に供給す
ると、リミッタ回路６の出力信号位相は全てリミッタ回
路入力信号によって支配されるので、従来のように選択
信号によってクロック信号を選択する度に識別回路７の
出力信号位相とリミッタ回路出力が不揃いになることが
なくなり、従来位相合わせのためにリミッタ回路出力に
必要であった遅延線が不要になる。
【００１８】
【発明の効果】識別回路の識別点の位相調整に無関係
に、常に出力論理信号と出力クロック信号との位相関係
が一定になる。また、位相関係が一定なため、従来の技
術で必要だった複数個の出力クロック信号の遅延線も削
減できコスト・実装面積ともに削減できる。また、位相
調整箇所が減るため位相調整に必要な調整工数も削減で
きる。
に、常に出力論理信号と出力クロック信号との位相関係
が一定になる。また、位相関係が一定なため、従来の技
術で必要だった複数個の出力クロック信号の遅延線も削
減できコスト・実装面積ともに削減できる。また、位相
調整箇所が減るため位相調整に必要な調整工数も削減で
きる。
【図１】本発明の一実施例の回路図
【図２】従来の技術の回路図
【図３】出力信号の位相関係を示した図
【図４】出力信号の位相関係を示した図
１ 光／電気変換回路 ２ 等化増幅回路 ３ 遅延線 ４ クロック信号抽出回路 ５ 選択回路 ６ リミッタ回路 ７ 識別回路 ８〜１１ 遅延線 ＥＱ１・ＥＱ２ 等化信号 Ｓ クロック抽出信号 ＣＬＫ１〜４ クロック信号 ＤＡＴＡ 出力正論理信号 ＤＡＴＢ 出力負論理信号 ＣＫＰ，ＣＫＮ 出力クロック信号
Claims (1)
- 【請求項１】 光を電気信号に変換する光／電気信号変
換回路と、 前記電気信号に変換された信号を遅延させる遅延線と、 前記遅延線出力信号からクロック抽出信号を抽出するク
ロック抽出回路と、 前記クロック抽出信号から互いに逆位相の信号を発生し
その一方を選択して出力する選択回路と、 前記選択回路から出力されたクロック抽出信号の位相に
よって短形波でかつ互いに逆位相の信号でありその組み
合わせが変わる第１〜第３のクロック信号を出力するリ
ミッタ回路と、 前記第１のクロック信号のタイミングによって光／電気
変換回路出力を識別する識別回路とを備えたことを特徴
とする光受信回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3297787A JP2707891B2 (ja) | 1991-10-18 | 1991-10-18 | 光受信回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3297787A JP2707891B2 (ja) | 1991-10-18 | 1991-10-18 | 光受信回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05110514A true JPH05110514A (ja) | 1993-04-30 |
| JP2707891B2 JP2707891B2 (ja) | 1998-02-04 |
Family
ID=17851169
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3297787A Expired - Lifetime JP2707891B2 (ja) | 1991-10-18 | 1991-10-18 | 光受信回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2707891B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5510919A (en) * | 1993-12-04 | 1996-04-23 | Alcatel N.V. | Optical system for transmitting a multilevel signal |
| US7734196B2 (en) | 2005-09-26 | 2010-06-08 | Fujitsu Limited | Optical receiver device |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02104153A (ja) * | 1988-10-13 | 1990-04-17 | Nec Corp | 光入力断検出方式 |
| JPH0340541A (ja) * | 1989-07-06 | 1991-02-21 | Fujitsu Ltd | 光信号入力断検出装置 |
| JPH0340538A (ja) * | 1989-07-06 | 1991-02-21 | Fujitsu Ltd | 光信号入力断検出装置 |
-
1991
- 1991-10-18 JP JP3297787A patent/JP2707891B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02104153A (ja) * | 1988-10-13 | 1990-04-17 | Nec Corp | 光入力断検出方式 |
| JPH0340541A (ja) * | 1989-07-06 | 1991-02-21 | Fujitsu Ltd | 光信号入力断検出装置 |
| JPH0340538A (ja) * | 1989-07-06 | 1991-02-21 | Fujitsu Ltd | 光信号入力断検出装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5510919A (en) * | 1993-12-04 | 1996-04-23 | Alcatel N.V. | Optical system for transmitting a multilevel signal |
| US7734196B2 (en) | 2005-09-26 | 2010-06-08 | Fujitsu Limited | Optical receiver device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2707891B2 (ja) | 1998-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5796673A (en) | Delay locked loop implementation in a synchronous dynamic random access memory | |
| US6954095B2 (en) | Apparatus and method for generating clock signals | |
| EP0344326B1 (en) | Fir digital filter device | |
| EP0964517A2 (en) | Delay locked loop | |
| KR20220046104A (ko) | 듀티 보정 장치 및 방법, 이를 이용하는 반도체 장치 | |
| US6072370A (en) | Clock extraction circuit | |
| US20040000940A1 (en) | Circuit and method for outputting aligned strobe signal and parallel data signal | |
| JPH05110514A (ja) | 光受信回路 | |
| JPH065593B2 (ja) | 磁気ディスク装置のパルス回路 | |
| US12444452B2 (en) | Memory physical layer interface, memory apparatus and method thereof | |
| JP2687788B2 (ja) | クロックスキュー自動調整回路 | |
| JP3035817B2 (ja) | クロック再生装置 | |
| JP3108542B2 (ja) | 位相調整回路 | |
| US5012493A (en) | Phase difference-adjusting circuit | |
| JP3243900B2 (ja) | 同期化回路 | |
| KR100209878B1 (ko) | 디지탈영상신호처리시스템의 스위칭노이즈제거장치 | |
| JPH11205101A (ja) | 位相追従装置 | |
| JP2615810B2 (ja) | クロック選択装置 | |
| KR950035177A (ko) | 디지탈 통신시스템의 데이타 수신방법 및 그 장치 | |
| KR20010063505A (ko) | 디디알 동기식메모리 장치의 데이터 얼라인 장치 | |
| JP2665257B2 (ja) | クロック乗せ換え回路 | |
| JPH04288736A (ja) | データ書込み、読出し装置 | |
| JPH03204251A (ja) | クロック同期回路 | |
| JPH06311152A (ja) | データ識別回路及びこれを用いた光受信機 | |
| JPH049339B2 (ja) |