JPH0511272A - アクテイブマトリクス基板を用いた液晶表示装置 - Google Patents
アクテイブマトリクス基板を用いた液晶表示装置Info
- Publication number
- JPH0511272A JPH0511272A JP3164217A JP16421791A JPH0511272A JP H0511272 A JPH0511272 A JP H0511272A JP 3164217 A JP3164217 A JP 3164217A JP 16421791 A JP16421791 A JP 16421791A JP H0511272 A JPH0511272 A JP H0511272A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal display
- drive circuit
- capacitance
- active matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【目的】液晶表示領域は同じ大きさとし、駆動回路の構
成を考慮することでパネルを小さくする。駆動回路の構
成及び配置で歩留まり低下を抑える。 【構成】液晶表示領域を挾んで駆動回路を透明基板上に
同時形成する。駆動回路の回路構成は、信号線１本に対
して周辺ＴＦＴを１個、容量は、液晶表示領域が充分に
信号を保持できる容量値を２つの駆動回路に分配する。
周辺ＴＦＴの半導体膜層及び上部電極、容量の上部電極
を複数に分割する。また、駆動回路の信号線を少なくと
も２本は有する。 【効果】駆動回路領域が狭くなった分パネルを小さくす
ることができる。また、駆動回路の回路構成を必要最小
限に留めること及び冗長性を考慮することで駆動回路の
歩留まり低下を抑えることができる。
成を考慮することでパネルを小さくする。駆動回路の構
成及び配置で歩留まり低下を抑える。 【構成】液晶表示領域を挾んで駆動回路を透明基板上に
同時形成する。駆動回路の回路構成は、信号線１本に対
して周辺ＴＦＴを１個、容量は、液晶表示領域が充分に
信号を保持できる容量値を２つの駆動回路に分配する。
周辺ＴＦＴの半導体膜層及び上部電極、容量の上部電極
を複数に分割する。また、駆動回路の信号線を少なくと
も２本は有する。 【効果】駆動回路領域が狭くなった分パネルを小さくす
ることができる。また、駆動回路の回路構成を必要最小
限に留めること及び冗長性を考慮することで駆動回路の
歩留まり低下を抑えることができる。
Description
【０００１】
【産業上の利用分野】本発明は、駆動回路を同時形成し
たアクティブマトリクス基板の構成に関する。
たアクティブマトリクス基板の構成に関する。
【０００２】
【従来の技術】駆動回路内蔵ＴＦＴ液晶表示装置に関し
ての公知例として、特開昭62−198827号公報等がある。
この発明は、液晶表示領域の信号線の入力側と出力側の
両方に駆動回路を内蔵し、その駆動回路の出力側に容量
を有することを特徴としている。この容量により信号線
が断線した場合に発生する線状欠陥不良を低減させよう
とするものである。内蔵した容量の片方の電極は駆動回
路の出力側に接続され、他方の電極は外部接続端子を有
し通常は電気的に浮かした状態にしている。線状欠陥が
発生した場合、どちらか一方の容量の外部接続端子を使
用することで所定の電圧が供給でき、充分な容量を得る
ことができる。これによって画素電極への書き込みを確
実にすることを可能としたものである。
ての公知例として、特開昭62−198827号公報等がある。
この発明は、液晶表示領域の信号線の入力側と出力側の
両方に駆動回路を内蔵し、その駆動回路の出力側に容量
を有することを特徴としている。この容量により信号線
が断線した場合に発生する線状欠陥不良を低減させよう
とするものである。内蔵した容量の片方の電極は駆動回
路の出力側に接続され、他方の電極は外部接続端子を有
し通常は電気的に浮かした状態にしている。線状欠陥が
発生した場合、どちらか一方の容量の外部接続端子を使
用することで所定の電圧が供給でき、充分な容量を得る
ことができる。これによって画素電極への書き込みを確
実にすることを可能としたものである。
【０００３】
【発明が解決しようとする課題】前述の従来技術では、
薄膜トランジスタ及び容量等で構成される駆動回路を液
晶表示領域の信号線の入力側と出力側の両方に形成する
ために、同一透明基板内に占める駆動回路領域が大きく
なりパネル全体が大きくなる傾向にある。本発明の第１
の目的は、液晶表示領域は同じ大きさで駆動回路領域を
狭くし、パネル全体を小さくすることにある。また、液
晶表示領域を駆動するための薄膜トランジスタ及び容量
を液晶表示領域の信号線の入力側と出力側の両方に形成
するために駆動回路の歩留まり低下が予測される。本発
明の第２の目的は、駆動回路の歩留まり低下を抑えるこ
とにある。
薄膜トランジスタ及び容量等で構成される駆動回路を液
晶表示領域の信号線の入力側と出力側の両方に形成する
ために、同一透明基板内に占める駆動回路領域が大きく
なりパネル全体が大きくなる傾向にある。本発明の第１
の目的は、液晶表示領域は同じ大きさで駆動回路領域を
狭くし、パネル全体を小さくすることにある。また、液
晶表示領域を駆動するための薄膜トランジスタ及び容量
を液晶表示領域の信号線の入力側と出力側の両方に形成
するために駆動回路の歩留まり低下が予測される。本発
明の第２の目的は、駆動回路の歩留まり低下を抑えるこ
とにある。
【０００４】
【課題を解決するための手段】本発明は、前記２つの目
的を次の手段によって達成するものである。
的を次の手段によって達成するものである。
【０００５】本発明の上記第１の目的に対しては、前記
従来技術の薄膜トランジスタおよび容量等で構成される
駆動回路の片方の駆動回路を、液晶表示領域の入力側と
出力側に２分割する。また、上記第２の目的に対して
は、上記第１の手段及び駆動回路に冗長性を持たせるこ
とで解決する。
従来技術の薄膜トランジスタおよび容量等で構成される
駆動回路の片方の駆動回路を、液晶表示領域の入力側と
出力側に２分割する。また、上記第２の目的に対して
は、上記第１の手段及び駆動回路に冗長性を持たせるこ
とで解決する。
【０００６】
【作用】本発明の上記第１の目的に対しては、液晶表示
領域を制御する駆動回路を、薄膜トランジスタ１個及び
容量の必要最小限に留め、パネルに占める駆動回路領域
を狭くすることでパネル全体を小さくすることができ
る。
領域を制御する駆動回路を、薄膜トランジスタ１個及び
容量の必要最小限に留め、パネルに占める駆動回路領域
を狭くすることでパネル全体を小さくすることができ
る。
【０００７】上記第２の目的に対しては、駆動回路を必
要最小限に留めること及び、駆動回路に冗長性を持たせ
ることで駆動回路の歩留まり低下を抑えられる。
要最小限に留めること及び、駆動回路に冗長性を持たせ
ることで駆動回路の歩留まり低下を抑えられる。
【０００８】
【実施例】以下、本発明の実施例について、図面を用い
て説明する。
て説明する。
【０００９】図１は本発明の駆動回路を内蔵したアクテ
ィブマトリクス基板を用いた液晶表示装置を示したもの
である。本液晶表示装置は、画素ＴＦＴ及び画素容量を
マトリクス状に配置した液晶表示領域１と、液晶表示領
域１を挾んで液晶表示領域１を制御する駆動回路２を同
一透明基板上に形成する。各信号線６は、画素ＴＦＴと
駆動回路２に接続されている。駆動回路２は、周辺ＴＦ
Ｔ３及び第１の静電容量４、第２の静電容量５で構成さ
れている。周辺ＴＦＴ３の出力側には第２の静電容量５
が接続されており、液晶表示領域１を挾んだ反対側の駆
動回路２には第１の静電容量４が信号線６に接続されて
いる。
ィブマトリクス基板を用いた液晶表示装置を示したもの
である。本液晶表示装置は、画素ＴＦＴ及び画素容量を
マトリクス状に配置した液晶表示領域１と、液晶表示領
域１を挾んで液晶表示領域１を制御する駆動回路２を同
一透明基板上に形成する。各信号線６は、画素ＴＦＴと
駆動回路２に接続されている。駆動回路２は、周辺ＴＦ
Ｔ３及び第１の静電容量４、第２の静電容量５で構成さ
れている。周辺ＴＦＴ３の出力側には第２の静電容量５
が接続されており、液晶表示領域１を挾んだ反対側の駆
動回路２には第１の静電容量４が信号線６に接続されて
いる。
【００１０】図２は駆動回路２の平面構造を示す。周辺
ＴＦＴ３及び第１の静電容量４、第２の静電容量５は、
ゲート／ドレイン間ショートの不良が発生した場合を考
慮し、周辺ＴＦＴ３の半導体膜層と上部電極および容量
４，５の上部電極を複数に分割する。ショートが発生し
た箇所はレーザでソースあるいはドレイン電極を切断す
る。また、断線に対しては、駆動回路の信号線を少なく
とも２本に分割し冗長性を持たせている。第２の静電容
量５より第１の静電容量４の容量値を大きくしてあり、
周辺ＴＦＴ３及び第２の静電容量５で構成される駆動回
路２と第１の静電容量４の駆動回路の占有面積をほぼ同
じにする。
ＴＦＴ３及び第１の静電容量４、第２の静電容量５は、
ゲート／ドレイン間ショートの不良が発生した場合を考
慮し、周辺ＴＦＴ３の半導体膜層と上部電極および容量
４，５の上部電極を複数に分割する。ショートが発生し
た箇所はレーザでソースあるいはドレイン電極を切断す
る。また、断線に対しては、駆動回路の信号線を少なく
とも２本に分割し冗長性を持たせている。第２の静電容
量５より第１の静電容量４の容量値を大きくしてあり、
周辺ＴＦＴ３及び第２の静電容量５で構成される駆動回
路２と第１の静電容量４の駆動回路の占有面積をほぼ同
じにする。
【００１１】図３は、図２の駆動回路平面構造の周辺Ｔ
ＦＴ３の断面Ａ−Ａ′と、第１の静電容量４及び第２の
静電容量５の断面Ｂ−Ｂ′を示したものである。周辺Ｔ
ＦＴの構造は、逆スタガ構造でゲート絶縁膜には陽極酸
化膜と窒化珪素膜の２層絶縁膜で形成される。また、周
辺ＴＦＴ３は高移動度を必要とするため半導体膜層を移
動度の高い多結晶シリコン膜を使用し、単結晶シリコン
膜の２層半導体膜層で形成する。
ＦＴ３の断面Ａ−Ａ′と、第１の静電容量４及び第２の
静電容量５の断面Ｂ−Ｂ′を示したものである。周辺Ｔ
ＦＴの構造は、逆スタガ構造でゲート絶縁膜には陽極酸
化膜と窒化珪素膜の２層絶縁膜で形成される。また、周
辺ＴＦＴ３は高移動度を必要とするため半導体膜層を移
動度の高い多結晶シリコン膜を使用し、単結晶シリコン
膜の２層半導体膜層で形成する。
【００１２】図４に液晶表示領域１の１画素分の平面構
造を示す。液晶表示領域１は画素ＴＦＴ１３及び画素容
量１４をマトリクス状に形成してある。画素ＴＦＴ１３
のゲート電極は走査線に、ドレイン電極は信号線にそれ
ぞれ接続され、ソース電極は透明導電膜１６に接続され
る。また、前段の走査線１５と透明導電膜１６との間に
画素容量１４を形成する。
造を示す。液晶表示領域１は画素ＴＦＴ１３及び画素容
量１４をマトリクス状に形成してある。画素ＴＦＴ１３
のゲート電極は走査線に、ドレイン電極は信号線にそれ
ぞれ接続され、ソース電極は透明導電膜１６に接続され
る。また、前段の走査線１５と透明導電膜１６との間に
画素容量１４を形成する。
【００１３】図５は、図４の液晶表示領域１の画素ＴＦ
Ｔ１３の断面構造Ｃ−Ｃ′を示したものである。画素Ｔ
ＦＴ１３の構造は、逆スタガ構造であり、半導体膜のみ
周辺ＴＦＴ３とは違い単結晶シリコン膜１１のみで形成
される。
Ｔ１３の断面構造Ｃ−Ｃ′を示したものである。画素Ｔ
ＦＴ１３の構造は、逆スタガ構造であり、半導体膜のみ
周辺ＴＦＴ３とは違い単結晶シリコン膜１１のみで形成
される。
【００１４】図６は、パネル内の液晶表示領域１と駆動
回路２の配置図を示す。液晶表示領域１を挾んで周辺Ｔ
ＦＴ３及び第２の静電容量５、及び第１の静電容量４で
構成される駆動回路２でパネルを構成する。また、駆動
回路２の占有面積比を0.90から１.１０ の範囲内とす
る。
回路２の配置図を示す。液晶表示領域１を挾んで周辺Ｔ
ＦＴ３及び第２の静電容量５、及び第１の静電容量４で
構成される駆動回路２でパネルを構成する。また、駆動
回路２の占有面積比を0.90から１.１０ の範囲内とす
る。
【００１５】
【発明の効果】本発明によれば、駆動回路領域を狭くす
ることでパネル全体を小さくすることができる。駆動回
路に冗長性をもたせることで駆動回路の歩留まり低下を
抑えられる。
ることでパネル全体を小さくすることができる。駆動回
路に冗長性をもたせることで駆動回路の歩留まり低下を
抑えられる。
【図１】本発明の駆動回路内蔵アクティブマトリクス基
板の概略図である。
板の概略図である。
【図２】本発明の駆動回路の平面構造図である。
【図３】本発明の駆動回路の断面図である。
【図４】本発明の液晶表示領域の平面構造図である。
【図５】本発明の液晶表示領域の断面図である。
【図６】本発明のパネル内の液晶表示領域と駆動回路の
配置図である。
配置図である。
１…液晶表示領域、２…駆動回路、３…周辺ＴＦＴ、４
…第１の静電容量、５…第２の静電容量、６…信号線、
７…ガラス基板、８…ゲート電極、９…ゲート絶縁膜、
１０…多結晶シリコン膜、１１…単結晶シリコン膜、１
２…ソース／ドレイン電極、１３…画素ＴＦＴ、１４…
画素容量、１５…走査線、１６…透明導電膜。
…第１の静電容量、５…第２の静電容量、６…信号線、
７…ガラス基板、８…ゲート電極、９…ゲート絶縁膜、
１０…多結晶シリコン膜、１１…単結晶シリコン膜、１
２…ソース／ドレイン電極、１３…画素ＴＦＴ、１４…
画素容量、１５…走査線、１６…透明導電膜。
Claims (6)
- 【請求項１】複数の走査線、複数の信号線の交点近傍に
設けられた画素薄膜トランジスタ（以後画素ＴＦＴと略
記）及び、画素容量で形成される液晶表示領域と、前記
走査線あるいは前記信号線に走査電圧あるいは映像用の
信号電圧を制御するための少なくとも薄膜トランジスタ
（以後周辺ＴＦＴと略記）で構成される駆動回路を有す
るアクティブマトリクス基板において、前記液晶表示領
域を挾んで一方の駆動回路には前記周辺ＴＦＴを有し、
反対側の駆動回路には、前記画素容量より大きい第１の
静電容量を有することを特徴とするアクティブマトリク
ス基板を用いた液晶表示装置。 - 【請求項２】請求項１において、前記周辺ＴＦＴの出力
端と前記液晶表示領域の前記走査線あるいは前記信号線
の電圧入力側との間に第２の静電容量を有することを特
徴とするアクティブマトリクス基板を用いた液晶表示装
置。 - 【請求項３】請求項１，２において、前記第２の静電容
量より前記第１の静電容量の方を大きくすることを特徴
とするアクティブマトリクス基板を用いた液晶表示装
置。 - 【請求項４】請求項１，２，３において、前記周辺ＴＦ
Ｔ及び前記第２の静電容量の占有面積と、前記第１の静
電容量の占有面積の比が、基板上で０.９０から１.１０
の範囲内にあることを特徴とするアクティブマトリクス
基板を用いた液晶表示装置。 - 【請求項５】請求項１，２，３において、前記周辺ＴＦ
Ｔの半導体膜層と上部電極を複数に分割、また、前記第
１，第２の静電容量の上部電極も複数に分割することを
特徴とするアクティブマトリクス基板を用いた液晶表示
装置。 - 【請求項６】請求項１，２，３において、前記駆動回路
の前記信号線あるいは前記走査線を少なくとも２本を有
することを特徴とするアクティブマトリクス基板を用い
た液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16421791A JP3047522B2 (ja) | 1991-07-04 | 1991-07-04 | アクティブマトリクス基板を用いた液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16421791A JP3047522B2 (ja) | 1991-07-04 | 1991-07-04 | アクティブマトリクス基板を用いた液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0511272A true JPH0511272A (ja) | 1993-01-19 |
| JP3047522B2 JP3047522B2 (ja) | 2000-05-29 |
Family
ID=15788897
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16421791A Expired - Lifetime JP3047522B2 (ja) | 1991-07-04 | 1991-07-04 | アクティブマトリクス基板を用いた液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3047522B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07225394A (ja) * | 1994-02-08 | 1995-08-22 | Internatl Business Mach Corp <Ibm> | 液晶表示装置 |
| US6108055A (en) * | 1995-03-30 | 2000-08-22 | Sanyo Electric Co., Ltd. | Display and method of fabricating the same |
| JP2008262178A (ja) * | 2007-03-21 | 2008-10-30 | Semiconductor Energy Lab Co Ltd | 表示装置 |
-
1991
- 1991-07-04 JP JP16421791A patent/JP3047522B2/ja not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07225394A (ja) * | 1994-02-08 | 1995-08-22 | Internatl Business Mach Corp <Ibm> | 液晶表示装置 |
| US6108055A (en) * | 1995-03-30 | 2000-08-22 | Sanyo Electric Co., Ltd. | Display and method of fabricating the same |
| JP2008262178A (ja) * | 2007-03-21 | 2008-10-30 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| US8730220B2 (en) | 2007-03-21 | 2014-05-20 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3047522B2 (ja) | 2000-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5159477A (en) | Active matrix display device having additional capacitors connected to switching elements and additional capacitor common line | |
| EP0450941A2 (en) | An active matrix display device | |
| KR950019865A (ko) | 액정표시장치 및 그 제조방법 | |
| US20040105058A1 (en) | Transflective pixel structure | |
| JPH05257164A (ja) | アクティブマトリクス基板 | |
| US6873378B2 (en) | Liquid crystal display panel | |
| KR930022127A (ko) | 액정표시장치 | |
| JP2556253B2 (ja) | 液晶表示装置 | |
| JP3375117B2 (ja) | 半導体装置及びその製造方法、及び液晶表示装置 | |
| JPH1039277A (ja) | 液晶表示装置およびその駆動方法 | |
| JP3869463B2 (ja) | アクティブ・マトリックス液晶ディスプレイ用の大口径比アレイ・アーキテクチャ | |
| KR20000071809A (ko) | 액정 디스플레이 장치용 박막 트랜지스터 어레이 | |
| JP2003315817A (ja) | 表示装置 | |
| JP3286843B2 (ja) | 液晶パネル | |
| JP3047522B2 (ja) | アクティブマトリクス基板を用いた液晶表示装置 | |
| JP2896067B2 (ja) | 液晶表示装置 | |
| JP2762820B2 (ja) | 薄膜トランジスタマトリクス及びそれを用いた液晶表示装置 | |
| TW561440B (en) | Active matrix display device | |
| JPH07326767A (ja) | 薄膜トランジスタおよびそれを用いた液晶表示装置 | |
| JP3480105B2 (ja) | 表示パネル | |
| JP4801835B2 (ja) | 表示装置用電極基板 | |
| JP2000315797A (ja) | 薄膜半導体装置及び液晶表示装置 | |
| JPH0242763A (ja) | 薄膜トランジスタ装置 | |
| JPH05119344A (ja) | 液晶表示デバイス | |
| JPH07199225A (ja) | 表示装置 |