JPH07326767A - 薄膜トランジスタおよびそれを用いた液晶表示装置 - Google Patents
薄膜トランジスタおよびそれを用いた液晶表示装置Info
- Publication number
- JPH07326767A JPH07326767A JP14263394A JP14263394A JPH07326767A JP H07326767 A JPH07326767 A JP H07326767A JP 14263394 A JP14263394 A JP 14263394A JP 14263394 A JP14263394 A JP 14263394A JP H07326767 A JPH07326767 A JP H07326767A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- region
- film transistor
- active layer
- isolation region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 本発明は、単体の薄膜トランジスタと同程度
の素子面積でリーク電流の低減が図れる薄膜トランジス
タを提供し、その薄膜トランジスタをＬＣＤのスイッチ
ングトランジスタに用いることで画素部の開口率の向上
を図る。 【構成】 活性層21とゲート絶縁膜13とゲート電極14と
が積層され、活性層21の一方側にソース領域23を有し、
同他方側にドレイン領域25を有する薄膜トランジスタ1
であって、活性層21は、ソース，ドレイン領域23，25と
同一導電型を有する分離領域31によって複数の活性層
（例えば第１，第２活性層21A,21B ）に分離されてい
る。また分離領域３１は、高濃度拡散層，低濃度拡散層
または高濃度拡散層を低濃度拡散層で挟んだ構成からな
る。さらに液晶表示装置（図示せず）において、画素部
のスイッチングトランジスタに上記薄膜トランジスタ１
を用いたものである。
の素子面積でリーク電流の低減が図れる薄膜トランジス
タを提供し、その薄膜トランジスタをＬＣＤのスイッチ
ングトランジスタに用いることで画素部の開口率の向上
を図る。 【構成】 活性層21とゲート絶縁膜13とゲート電極14と
が積層され、活性層21の一方側にソース領域23を有し、
同他方側にドレイン領域25を有する薄膜トランジスタ1
であって、活性層21は、ソース，ドレイン領域23，25と
同一導電型を有する分離領域31によって複数の活性層
（例えば第１，第２活性層21A,21B ）に分離されてい
る。また分離領域３１は、高濃度拡散層，低濃度拡散層
または高濃度拡散層を低濃度拡散層で挟んだ構成からな
る。さらに液晶表示装置（図示せず）において、画素部
のスイッチングトランジスタに上記薄膜トランジスタ１
を用いたものである。
Description
【０００１】
【産業上の利用分野】本発明は、薄膜トランジスタおよ
びそれをスイッチングトランジスタに用いた液晶表示装
置に関するものである。
びそれをスイッチングトランジスタに用いた液晶表示装
置に関するものである。
【０００２】
【従来の技術】液晶表示装置のスイッチングトランジス
タには、単体の薄膜トランジスタ〔ＴＦＴ（Thin Film
Transistorの略）〕が用いられている。薄膜トランジ
スタを単体で用いた場合には、リーク電流を低減するこ
とが難しい。また薄膜トランジスタに損傷があった場合
には、その薄膜トランジスタでスイッチングする画素が
欠陥画素になる。そこで複数個の薄膜トランジスタを直
列に接続する構造、または複数個のＬＤＤ（Lightly D
oped Drain の略）構造の薄膜トランジスタを直列に接
続する構造が採用されている。
タには、単体の薄膜トランジスタ〔ＴＦＴ（Thin Film
Transistorの略）〕が用いられている。薄膜トランジ
スタを単体で用いた場合には、リーク電流を低減するこ
とが難しい。また薄膜トランジスタに損傷があった場合
には、その薄膜トランジスタでスイッチングする画素が
欠陥画素になる。そこで複数個の薄膜トランジスタを直
列に接続する構造、または複数個のＬＤＤ（Lightly D
oped Drain の略）構造の薄膜トランジスタを直列に接
続する構造が採用されている。
【０００３】二つの薄膜トランジスタを直列に接続した
構成のスイッチングトランジスタを有する液晶表示装置
の画素部を、一例として、図７の要部概略レイアウト図
によって説明する。
構成のスイッチングトランジスタを有する液晶表示装置
の画素部を、一例として、図７の要部概略レイアウト図
によって説明する。
【０００４】図に示すように、液晶表示装置２０１は、
ゲート線２１１（２点鎖線で示す部分）と信号線２２１
（１点鎖線で示す部分）とがほぼ格子状に配設されてい
る。例えばゲート線２１１が水平方向に配設され、信号
線２２１が垂直方向に配設されている。そして各ゲート
線２１１上の一部分付近にスイッチングトランジスタ部
２３１が形成され、各ゲート線２１１と各信号線２２１
とで囲まれる領域に画素電極部２４１（細線で示す部
分）が形成されている。
ゲート線２１１（２点鎖線で示す部分）と信号線２２１
（１点鎖線で示す部分）とがほぼ格子状に配設されてい
る。例えばゲート線２１１が水平方向に配設され、信号
線２２１が垂直方向に配設されている。そして各ゲート
線２１１上の一部分付近にスイッチングトランジスタ部
２３１が形成され、各ゲート線２１１と各信号線２２１
とで囲まれる領域に画素電極部２４１（細線で示す部
分）が形成されている。
【０００５】上記スイッチングトランジスタ部２３１に
形成される薄膜トランジスタ（スイッチングトランジス
タ）２５１は、ゲート線２１１の一部分が逆ヘ字形状に
形成され、逆ヘ字形状の屈曲部の両側がゲート電極２５
２，２５３になっている。なお、逆へ字形状は一例であ
り、他の形状のものもある。各ゲート電極２５２，２５
３の下方にはゲート絶縁膜（図示せず）を介して活性層
２５４，２５５が設けられている。
形成される薄膜トランジスタ（スイッチングトランジス
タ）２５１は、ゲート線２１１の一部分が逆ヘ字形状に
形成され、逆ヘ字形状の屈曲部の両側がゲート電極２５
２，２５３になっている。なお、逆へ字形状は一例であ
り、他の形状のものもある。各ゲート電極２５２，２５
３の下方にはゲート絶縁膜（図示せず）を介して活性層
２５４，２５５が設けられている。
【０００６】上記活性層２５４の一方側には、ｎ+ 型拡
散層からなるドレイン領域２５６が設けられている。さ
らに活性層２５４の他方側で活性層２５５との間には、
ｎ+型拡散層２５７が設けられている。また活性層２５
５の他方側には、ｎ+ 型拡散層からなるソース領域２５
８が設けられている。上記ソース領域２５８には画素電
極部２４１の透明電極〔例えばＩＴＯ（Indium Tin O
xide）電極〕２４２が接続されている。また上記ドレイ
ン領域２５６には信号線２２１が接続されている。
散層からなるドレイン領域２５６が設けられている。さ
らに活性層２５４の他方側で活性層２５５との間には、
ｎ+型拡散層２５７が設けられている。また活性層２５
５の他方側には、ｎ+ 型拡散層からなるソース領域２５
８が設けられている。上記ソース領域２５８には画素電
極部２４１の透明電極〔例えばＩＴＯ（Indium Tin O
xide）電極〕２４２が接続されている。また上記ドレイ
ン領域２５６には信号線２２１が接続されている。
【０００７】
【発明が解決しようとする課題】しかしながら、複数個
の薄膜トランジスタを直列に接続した構造および複数個
のＬＤＤ構造の薄膜トランジスタを直列に接続した構造
のいずれでも、薄膜トランジスタが占める素子面積が大
きくなるため、画素領域の開口率が小さくなる。そのた
め、明るい表示素子を形成することが困難になってい
る。
の薄膜トランジスタを直列に接続した構造および複数個
のＬＤＤ構造の薄膜トランジスタを直列に接続した構造
のいずれでも、薄膜トランジスタが占める素子面積が大
きくなるため、画素領域の開口率が小さくなる。そのた
め、明るい表示素子を形成することが困難になってい
る。
【０００８】本発明は、単体の薄膜トランジスタと同程
度の素子面積でリーク電流の低減を図るのに優れている
薄膜トランジスタを提供することを目的とする。
度の素子面積でリーク電流の低減を図るのに優れている
薄膜トランジスタを提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明は、上記目的を達
成するためになされた薄膜トランジスタである。すなわ
ち、活性層とゲート絶縁膜とゲート電極とが積層されて
いて、活性層の一方側にソース領域を有し、その活性層
の他方側にドレイン領域を有する薄膜トランジスタであ
って、上記活性層は、ソース領域およびドレイン領域と
同一導電型を有する分離領域によって複数の活性層に分
離されているものである。上記分離領域は、ソース領域
およびドレイン領域と同程度の不純物濃度を有する高濃
度拡散層からなる。または、ソース領域およびドレイン
領域よりも低い不純物濃度を有する低濃度拡散層からな
る。あるいは、ソース領域およびドレイン領域よりも低
い不純物濃度を有する低濃度拡散層からなる第１分離領
域と、ソース領域およびドレイン領域と同程度の不純物
濃度を有する高濃度拡散層からなるもので第１分離領域
に接合する第２分離領域と、ソース領域およびドレイン
領域よりも低い不純物濃度を有する低濃度拡散層からな
るもので第２分離領域に接合する第３分離領域とからな
る。
成するためになされた薄膜トランジスタである。すなわ
ち、活性層とゲート絶縁膜とゲート電極とが積層されて
いて、活性層の一方側にソース領域を有し、その活性層
の他方側にドレイン領域を有する薄膜トランジスタであ
って、上記活性層は、ソース領域およびドレイン領域と
同一導電型を有する分離領域によって複数の活性層に分
離されているものである。上記分離領域は、ソース領域
およびドレイン領域と同程度の不純物濃度を有する高濃
度拡散層からなる。または、ソース領域およびドレイン
領域よりも低い不純物濃度を有する低濃度拡散層からな
る。あるいは、ソース領域およびドレイン領域よりも低
い不純物濃度を有する低濃度拡散層からなる第１分離領
域と、ソース領域およびドレイン領域と同程度の不純物
濃度を有する高濃度拡散層からなるもので第１分離領域
に接合する第２分離領域と、ソース領域およびドレイン
領域よりも低い不純物濃度を有する低濃度拡散層からな
るもので第２分離領域に接合する第３分離領域とからな
る。
【００１０】画素のスイッチングトランジスタに薄膜ト
ランジスタを用いた液晶表示装置であって、上記スイッ
チングトランジスタは上記いずれかの構成の薄膜トラン
ジスタで形成されているものである。
ランジスタを用いた液晶表示装置であって、上記スイッ
チングトランジスタは上記いずれかの構成の薄膜トラン
ジスタで形成されているものである。
【００１１】
【作用】上記薄膜トランジスタでは、活性層が、ソース
領域およびドレイン領域と同一導電型を有する分離領域
によって複数の活性層に分離されていることから、例え
ば、活性層に一つの分離領域を設けた場合にはその分離
領域によって第１，第２活性層に分離される。このた
め、２個の薄膜トランジスタを直列に接続したものと等
価になる。しかも素子面積は１個の薄膜トランジスタと
ほとんど変わらない。また上記分離領域は、高濃度拡散
層、低濃度拡散層または高濃度拡散層を低濃度拡散層で
挟んだ第１，第２，第３分離領域からなることから、い
ずれの分離領域によっても活性層は複数に分離される。
また第１，第２，第３分離領域を順に接合した分離領域
によって活性層を分離したことから、分離した各活性層
を有する各薄膜トランジスタはＬＤＤ（Lightly Doped
Drain ）構造になる。
領域およびドレイン領域と同一導電型を有する分離領域
によって複数の活性層に分離されていることから、例え
ば、活性層に一つの分離領域を設けた場合にはその分離
領域によって第１，第２活性層に分離される。このた
め、２個の薄膜トランジスタを直列に接続したものと等
価になる。しかも素子面積は１個の薄膜トランジスタと
ほとんど変わらない。また上記分離領域は、高濃度拡散
層、低濃度拡散層または高濃度拡散層を低濃度拡散層で
挟んだ第１，第２，第３分離領域からなることから、い
ずれの分離領域によっても活性層は複数に分離される。
また第１，第２，第３分離領域を順に接合した分離領域
によって活性層を分離したことから、分離した各活性層
を有する各薄膜トランジスタはＬＤＤ（Lightly Doped
Drain ）構造になる。
【００１２】画素のスイッチングトランジスタを上記い
ずれかの構成の薄膜トランジスタで形成した液晶表示装
置では、単個の薄膜トランジスタを直列に接続したもの
よりも薄膜トランジスタの占める面積が小さくなる。こ
のため、薄膜トランジスタの占める面積を狭くした分だ
け画素の面積を大きくすることが可能になるので、画素
の開口率が大きくなる。
ずれかの構成の薄膜トランジスタで形成した液晶表示装
置では、単個の薄膜トランジスタを直列に接続したもの
よりも薄膜トランジスタの占める面積が小さくなる。こ
のため、薄膜トランジスタの占める面積を狭くした分だ
け画素の面積を大きくすることが可能になるので、画素
の開口率が大きくなる。
【００１３】
【実施例】本発明の実施例を図１の概略構成断面図によ
り説明する。図では（１）にプレーナー型薄膜トランジ
スタの概略断面図を示し、（２）に逆スタガード型薄膜
トランジスタの概略断面図を示す。
り説明する。図では（１）にプレーナー型薄膜トランジ
スタの概略断面図を示し、（２）に逆スタガード型薄膜
トランジスタの概略断面図を示す。
【００１４】図１の（１）に示すように、薄膜トランジ
スタ１は、一例として、以下のような構成になってい
る。すなわち、基板１１上には半導体層１２が設けられ
ている。この半導体層１２上の一部分にはゲート絶縁膜
１３を介してゲート電極１４が形成されている。上記ゲ
ート電極１４の下方の半導体層１２には、例えば不純物
がドーピングされたｐ- 型多結晶シリコン層からなる活
性層２１が形成されている。また上記ゲート電極１４の
一方側の半導体層１２には、ゲート電極１４側よりｎ-
型半導体からなるＬＤＤ拡散層２２とｎ+ 型半導体から
なるソース領域２３とが形成されている。また上記ゲー
ト電極１４の他方側の半導体層１２には、ゲート電極１
４側よりｎ- 型半導体からなるＬＤＤ拡散層２４とｎ+
型半導体からなるドレイン領域２５が形成されている。
スタ１は、一例として、以下のような構成になってい
る。すなわち、基板１１上には半導体層１２が設けられ
ている。この半導体層１２上の一部分にはゲート絶縁膜
１３を介してゲート電極１４が形成されている。上記ゲ
ート電極１４の下方の半導体層１２には、例えば不純物
がドーピングされたｐ- 型多結晶シリコン層からなる活
性層２１が形成されている。また上記ゲート電極１４の
一方側の半導体層１２には、ゲート電極１４側よりｎ-
型半導体からなるＬＤＤ拡散層２２とｎ+ 型半導体から
なるソース領域２３とが形成されている。また上記ゲー
ト電極１４の他方側の半導体層１２には、ゲート電極１
４側よりｎ- 型半導体からなるＬＤＤ拡散層２４とｎ+
型半導体からなるドレイン領域２５が形成されている。
【００１５】上記活性層２１には、ソース領域２３およ
びドレイン領域２５に直接に接合することなくかつ該活
性層２１を複数（図では二つ）に分離する状態に、上記
ソース，ドレイン領域２３，２５と同一導電型を有する
分離領域３１が設けられている。したがって、分離領域
３１によって、活性層２１はソース領域２３に接続する
第１活性層２１Ａとドレイン領域２５に接続する第２活
性層２１Ｂに分離される。
びドレイン領域２５に直接に接合することなくかつ該活
性層２１を複数（図では二つ）に分離する状態に、上記
ソース，ドレイン領域２３，２５と同一導電型を有する
分離領域３１が設けられている。したがって、分離領域
３１によって、活性層２１はソース領域２３に接続する
第１活性層２１Ａとドレイン領域２５に接続する第２活
性層２１Ｂに分離される。
【００１６】上記薄膜トランジスタ１では、分離領域３
１によって活性層２１は第１活性層２１Ａと第２活性層
２１Ｂとに分離される。このため、薄膜トランジスタ１
は、２個の薄膜トランジスタを直列に接続したものと等
価になる。
１によって活性層２１は第１活性層２１Ａと第２活性層
２１Ｂとに分離される。このため、薄膜トランジスタ１
は、２個の薄膜トランジスタを直列に接続したものと等
価になる。
【００１７】なお上記説明では、ＬＤＤ拡散層２２，２
４を形成した薄膜トランジスタ１を示したが、例えばＬ
ＤＤ拡散層２２，２４を形成しない構造のものであって
も、分離領域３１によって活性層２１を分離することは
可能である。
４を形成した薄膜トランジスタ１を示したが、例えばＬ
ＤＤ拡散層２２，２４を形成しない構造のものであって
も、分離領域３１によって活性層２１を分離することは
可能である。
【００１８】次に、逆スタガード型の薄膜トランジスタ
を一例にして説明する。図では、上記（１）で説明した
のと同様の構成部品には同一の符号を付す。
を一例にして説明する。図では、上記（１）で説明した
のと同様の構成部品には同一の符号を付す。
【００１９】図１の（２）に示すように、薄膜トランジ
スタ２は以下のような構成になっている。すなわち、少
なくとも表面が絶縁性の基板１１上にはゲート電極１４
が形成されている。さらにこのゲート電極１４を覆う状
態にゲート絶縁膜１３が形成されている。そして上記ゲ
ート電極１４の上方のゲート絶縁膜１３上には活性層２
１が形成されている。この活性層２１は、例えば不純物
がドーピングされていない非晶質シリコンからなる。上
記活性層２１の一方側には、該活性層２１に接続する状
態にｎ+ 型半導体層からなるソース領域２３が形成され
ている。また、活性層２１の他方側には、該活性層２１
に接続する状態にｎ+ 型半導体層からなるドレイン領域
２５が形成されている。
スタ２は以下のような構成になっている。すなわち、少
なくとも表面が絶縁性の基板１１上にはゲート電極１４
が形成されている。さらにこのゲート電極１４を覆う状
態にゲート絶縁膜１３が形成されている。そして上記ゲ
ート電極１４の上方のゲート絶縁膜１３上には活性層２
１が形成されている。この活性層２１は、例えば不純物
がドーピングされていない非晶質シリコンからなる。上
記活性層２１の一方側には、該活性層２１に接続する状
態にｎ+ 型半導体層からなるソース領域２３が形成され
ている。また、活性層２１の他方側には、該活性層２１
に接続する状態にｎ+ 型半導体層からなるドレイン領域
２５が形成されている。
【００２０】なお、上記活性層２１と上記ドレイン領域
２５との間にはＬＤＤ拡散層（図示せず）が形成されて
いてもよい。さらに上記活性層２１と上記ソース領域２
３との間にもＬＤＤ拡散層（図示せず）が形成されてい
てもよい。
２５との間にはＬＤＤ拡散層（図示せず）が形成されて
いてもよい。さらに上記活性層２１と上記ソース領域２
３との間にもＬＤＤ拡散層（図示せず）が形成されてい
てもよい。
【００２１】上記活性層２１には、ソース領域２３およ
びドレイン領域２５に直接に接続することなくかつ該活
性層２１を複数（図では二つ）に分離する状態に、上記
ソース，ドレイン領域２３，２５と同一導電型を有する
分離領域３１が設けられている。したがって、分離領域
３１によって活性層２１は、ソース領域２３側の第１活
性層２１Ａとドレイン領域２５側の第２活性層２１Ｂに
分離される。
びドレイン領域２５に直接に接続することなくかつ該活
性層２１を複数（図では二つ）に分離する状態に、上記
ソース，ドレイン領域２３，２５と同一導電型を有する
分離領域３１が設けられている。したがって、分離領域
３１によって活性層２１は、ソース領域２３側の第１活
性層２１Ａとドレイン領域２５側の第２活性層２１Ｂに
分離される。
【００２２】上記構成の薄膜トランジスタ２では、活性
層２１は上記ソース，ドレイン領域２３，２５と同じ導
電型の分離領域３１によって、第１活性層２１Ａと第２
活性層２１Ｂとに分離される。このため、薄膜トランジ
スタ２は２個の薄膜トランジスタを直列に接続したもの
と等価になる。
層２１は上記ソース，ドレイン領域２３，２５と同じ導
電型の分離領域３１によって、第１活性層２１Ａと第２
活性層２１Ｂとに分離される。このため、薄膜トランジ
スタ２は２個の薄膜トランジスタを直列に接続したもの
と等価になる。
【００２３】次に、ゲート電極に対する活性層と分離領
域とのレイアウトの実施例を、図２のレイアウト図によ
って説明する。図では、代表して上記薄膜トランジスタ
１の活性層２１および分離領域３１を示す。なお、ここ
で説明する活性層と分離領域の構成は、上記図１の
（２）で説明した逆スタガード型の薄膜トランジスタ２
にも適用可能である。
域とのレイアウトの実施例を、図２のレイアウト図によ
って説明する。図では、代表して上記薄膜トランジスタ
１の活性層２１および分離領域３１を示す。なお、ここ
で説明する活性層と分離領域の構成は、上記図１の
（２）で説明した逆スタガード型の薄膜トランジスタ２
にも適用可能である。
【００２４】図２の（１）に示すように、ゲート線１１
１（２点鎖線で示す部分）に接続されているゲート電極
１４（２点鎖線で示す部分）の下方には、活性層２１が
設けられている。この活性層２１の一方側にはＬＤＤ拡
散層２２を介してソース領域２３が設けられ、同活性層
２１の他方側にはＬＤＤ拡散層２４を介してドレイン領
域２５が設けられている。上記活性層２１には、ゲート
幅方向に横断する状態に分離領域３１が形成されてい
る。したがって、分離領域３１によって、上記活性層２
１は第１活性層２１Ａと第２活性層２１Ｂとに分離され
ている。
１（２点鎖線で示す部分）に接続されているゲート電極
１４（２点鎖線で示す部分）の下方には、活性層２１が
設けられている。この活性層２１の一方側にはＬＤＤ拡
散層２２を介してソース領域２３が設けられ、同活性層
２１の他方側にはＬＤＤ拡散層２４を介してドレイン領
域２５が設けられている。上記活性層２１には、ゲート
幅方向に横断する状態に分離領域３１が形成されてい
る。したがって、分離領域３１によって、上記活性層２
１は第１活性層２１Ａと第２活性層２１Ｂとに分離され
ている。
【００２５】なお、図示はしていないが、ゲート電極１
４と活性層２１との間にはゲート絶縁膜（１３）が形成
されている。また上記ＬＤＤ拡散層２２，２４は設けな
くても差し支えない。
４と活性層２１との間にはゲート絶縁膜（１３）が形成
されている。また上記ＬＤＤ拡散層２２，２４は設けな
くても差し支えない。
【００２６】次に図２の（２）に示すように、ゲート線
１１１（２点鎖線で示す部分）に接続されているゲート
電極１４（２点鎖線で示す部分）の下方の一方側には第
１活性層２１Ａが設けられている。この第１活性層２１
Ａにはソース領域２３が接続されている。また上記ゲー
ト電極１４の下方の他方側には、上記第１活性層２１Ａ
に接合することなく第２活性層２１Ｂが設けられてい
る。この第２活性層２１Ｂにはドレイン領域２５が接続
されている。そして上記第１，第２活性層２１Ａ，２１
Ｂの例えばゲート線１１１側には、各第１，第２活性層
２１Ａ，２１Ｂに接合する分離領域３１が設けられてい
る。
１１１（２点鎖線で示す部分）に接続されているゲート
電極１４（２点鎖線で示す部分）の下方の一方側には第
１活性層２１Ａが設けられている。この第１活性層２１
Ａにはソース領域２３が接続されている。また上記ゲー
ト電極１４の下方の他方側には、上記第１活性層２１Ａ
に接合することなく第２活性層２１Ｂが設けられてい
る。この第２活性層２１Ｂにはドレイン領域２５が接続
されている。そして上記第１，第２活性層２１Ａ，２１
Ｂの例えばゲート線１１１側には、各第１，第２活性層
２１Ａ，２１Ｂに接合する分離領域３１が設けられてい
る。
【００２７】なお、図示はしていないが、ゲート電極１
４と活性層２１との間にはゲート絶縁膜（１３）が形成
されている。また第２活性層２１Ｂとドレイン領域２５
との間にＬＤＤ拡散層（図示せず）を設けることも可能
である。さらに第１活性層２１Ａとソース領域２３との
間にＬＤＤ拡散層（図示せず）を設けても差し支えな
い。
４と活性層２１との間にはゲート絶縁膜（１３）が形成
されている。また第２活性層２１Ｂとドレイン領域２５
との間にＬＤＤ拡散層（図示せず）を設けることも可能
である。さらに第１活性層２１Ａとソース領域２３との
間にＬＤＤ拡散層（図示せず）を設けても差し支えな
い。
【００２８】次に上記図２の（１）で説明した分離領域
の構成を、図３のレイアウト図によって説明する。図で
は、代表して上記薄膜トランジスタ１の活性層および分
離領域を示す。そして、ここで説明する活性層と分離領
域の構成は、上記図１の（２）で説明した逆スタガード
型の薄膜トランジスタ２にも適用可能である。
の構成を、図３のレイアウト図によって説明する。図で
は、代表して上記薄膜トランジスタ１の活性層および分
離領域を示す。そして、ここで説明する活性層と分離領
域の構成は、上記図１の（２）で説明した逆スタガード
型の薄膜トランジスタ２にも適用可能である。
【００２９】図３の（１）に示すように、活性層２１
は、例えばｐ- 型の不純物がドーピングされている。ま
たは不純物がドーピングされていない非晶質シリコンか
らなる。そして活性層２１には、第１，第２活性層２１
Ａ，２１Ｂに分離するもので、ソース，ドレイン領域
（２３，２５）とほぼ同等の不純物濃度を有するｎ+ 型
高濃度拡散層からなる分離領域３１がゲート幅方向に沿
って形成されている。
は、例えばｐ- 型の不純物がドーピングされている。ま
たは不純物がドーピングされていない非晶質シリコンか
らなる。そして活性層２１には、第１，第２活性層２１
Ａ，２１Ｂに分離するもので、ソース，ドレイン領域
（２３，２５）とほぼ同等の不純物濃度を有するｎ+ 型
高濃度拡散層からなる分離領域３１がゲート幅方向に沿
って形成されている。
【００３０】図３の（２）に示すように、活性層２１
は、例えばｐ- 型の不純物がドーピングされている。ま
たは不純物がドーピングされていない非晶質シリコンか
らなる。そして活性層２１には、第１，第２活性層２１
Ａ，２１Ｂに分離するもので、ソース，ドレイン領域
（２３，２５）よりも低い不純物濃度を有するｎ- 型の
低濃度拡散層からなる分離領域３１がゲート幅方向に沿
って形成されている。この分離領域３１の不純物濃度
は、例えばＬＤＤ構造のｎ- 型低濃度拡散層と同程度の
不純物濃度を有する。
は、例えばｐ- 型の不純物がドーピングされている。ま
たは不純物がドーピングされていない非晶質シリコンか
らなる。そして活性層２１には、第１，第２活性層２１
Ａ，２１Ｂに分離するもので、ソース，ドレイン領域
（２３，２５）よりも低い不純物濃度を有するｎ- 型の
低濃度拡散層からなる分離領域３１がゲート幅方向に沿
って形成されている。この分離領域３１の不純物濃度
は、例えばＬＤＤ構造のｎ- 型低濃度拡散層と同程度の
不純物濃度を有する。
【００３１】図３の（３）に示すように、活性層２１
は、例えばｐ- 型の不純物がドーピングされている。ま
たは不純物がドーピングされていない非晶質シリコンか
らなる。そして活性層２１には、第１，第２活性層２１
Ａ，２１Ｂに分離するもので、ソース，ドレイン領域
（２３，２５）よりも低い不純物濃度を有するｎ- 型の
第１分離領域３１Ａがゲート幅方向に設けられている。
さらに第１分離領域３１Ａに接合する状態に、ソース，
ドレイン領域（２３，２５）と同程度の不純物濃度を有
するｎ+ 型の第２分離領域３１Ｂが設けられている。さ
らにまた第２分離領域３１Ｂに接合する状態にソース，
ドレイン領域（２３，２５）よりも低い不純物濃度を有
するｎ- 型の第３分離領域３１Ｃが設けられている。し
たがって、第１，第２，第３分離領域３１Ａ，３１Ｂ，
３１Ｃはほぼ並行にゲート幅方向に沿って設けられてい
る。また、上記第１，第３分離領域３１Ａ，３１Ｃの不
純物濃度は、例えばＬＤＤ拡散層（図示せず）の不純物
濃度と同程度に設定される。
は、例えばｐ- 型の不純物がドーピングされている。ま
たは不純物がドーピングされていない非晶質シリコンか
らなる。そして活性層２１には、第１，第２活性層２１
Ａ，２１Ｂに分離するもので、ソース，ドレイン領域
（２３，２５）よりも低い不純物濃度を有するｎ- 型の
第１分離領域３１Ａがゲート幅方向に設けられている。
さらに第１分離領域３１Ａに接合する状態に、ソース，
ドレイン領域（２３，２５）と同程度の不純物濃度を有
するｎ+ 型の第２分離領域３１Ｂが設けられている。さ
らにまた第２分離領域３１Ｂに接合する状態にソース，
ドレイン領域（２３，２５）よりも低い不純物濃度を有
するｎ- 型の第３分離領域３１Ｃが設けられている。し
たがって、第１，第２，第３分離領域３１Ａ，３１Ｂ，
３１Ｃはほぼ並行にゲート幅方向に沿って設けられてい
る。また、上記第１，第３分離領域３１Ａ，３１Ｃの不
純物濃度は、例えばＬＤＤ拡散層（図示せず）の不純物
濃度と同程度に設定される。
【００３２】次に上記図２の（２）で説明した分離領域
の構成を、図４のレイアウト図によって説明する。図で
は、代表して上記薄膜トランジスタ１の活性層および分
離領域を示す。なお、ここで説明する活性層と分離領域
の構成は、上記図１の（２）で説明した逆スタガード型
の薄膜トランジスタ２にも適用可能である。
の構成を、図４のレイアウト図によって説明する。図で
は、代表して上記薄膜トランジスタ１の活性層および分
離領域を示す。なお、ここで説明する活性層と分離領域
の構成は、上記図１の（２）で説明した逆スタガード型
の薄膜トランジスタ２にも適用可能である。
【００３３】図４の（１）に示すように、第１，第２活
性層２１Ａ，２１Ｂには、例えばｐ- 型の不純物がドー
ピングされている。そして分離領域３１は、ソース，ド
レイン領域（２３，２５）とほぼ同等の不純物濃度を有
するｎ+ 型高濃度拡散層からなり、第１，第２活性層２
１Ａ，２１Ｂに接合してゲート長方向に形成されてい
る。
性層２１Ａ，２１Ｂには、例えばｐ- 型の不純物がドー
ピングされている。そして分離領域３１は、ソース，ド
レイン領域（２３，２５）とほぼ同等の不純物濃度を有
するｎ+ 型高濃度拡散層からなり、第１，第２活性層２
１Ａ，２１Ｂに接合してゲート長方向に形成されてい
る。
【００３４】図４の（２）に示すように、第１，第２活
性層２１Ａ，２１Ｂには、例えばｐ- 型の不純物がドー
ピングされている。そして分離領域３１は、ソース，ド
レイン領域（２３，２５）よりも低い不純物濃度を有す
るｎ- 型の低濃度拡散層からなり、第１，第２活性層２
１Ａ，２１Ｂに接合してゲート長方向に形成されてい
る。この分離領域３１の不純物濃度は、例えばＬＤＤ構
造のｎ- 型低濃度拡散層と同程度の不純物濃度を有す
る。
性層２１Ａ，２１Ｂには、例えばｐ- 型の不純物がドー
ピングされている。そして分離領域３１は、ソース，ド
レイン領域（２３，２５）よりも低い不純物濃度を有す
るｎ- 型の低濃度拡散層からなり、第１，第２活性層２
１Ａ，２１Ｂに接合してゲート長方向に形成されてい
る。この分離領域３１の不純物濃度は、例えばＬＤＤ構
造のｎ- 型低濃度拡散層と同程度の不純物濃度を有す
る。
【００３５】図４の（３）に示すように、第１，第２活
性層２１Ａ，２１Ｂには、例えばｐ- 型の不純物がドー
ピングされている。そして分離領域３１は、第１，第
２，第３分離領域３１Ａ，３１Ｂ，３１Ｃからなり、第
１分離領域３１Ａと第３分離領域３１Ｃは、互いに接合
することなくほぼゲート長方向に沿って配置され、それ
ぞれに対して並行に配置されている第２分離領域３１Ｂ
に接合されている。また第１分離領域３１Ａには、上記
第１活性層２１Ａが接合されている。さらに第３分離領
域３１Ｃには、第２活性層２１Ｂが接合されている。
性層２１Ａ，２１Ｂには、例えばｐ- 型の不純物がドー
ピングされている。そして分離領域３１は、第１，第
２，第３分離領域３１Ａ，３１Ｂ，３１Ｃからなり、第
１分離領域３１Ａと第３分離領域３１Ｃは、互いに接合
することなくほぼゲート長方向に沿って配置され、それ
ぞれに対して並行に配置されている第２分離領域３１Ｂ
に接合されている。また第１分離領域３１Ａには、上記
第１活性層２１Ａが接合されている。さらに第３分離領
域３１Ｃには、第２活性層２１Ｂが接合されている。
【００３６】上記第１分離領域３１Ａはソース，ドレイ
ン領域（２３，２５）よりも低い不純物濃度を有するｎ
- 型拡散層からなり、第２分離領域３１Ｂはソース，ド
レイン領域（２３，２５）と同程度の不純物濃度を有す
るｎ+ 型拡散層からなる。また第３分離領域３１Ｃは、
第１分離領域３１Ａと同様にソース，ドレイン領域（２
３，２５）よりも低い不純物濃度を有するｎ- 型拡散層
からなる。上記第１，第３分離領域３１Ａ，３１Ｃの不
純物濃度は、例えばＬＤＤ拡散層（図示せず）の不純物
濃度と同程度に設定される。
ン領域（２３，２５）よりも低い不純物濃度を有するｎ
- 型拡散層からなり、第２分離領域３１Ｂはソース，ド
レイン領域（２３，２５）と同程度の不純物濃度を有す
るｎ+ 型拡散層からなる。また第３分離領域３１Ｃは、
第１分離領域３１Ａと同様にソース，ドレイン領域（２
３，２５）よりも低い不純物濃度を有するｎ- 型拡散層
からなる。上記第１，第３分離領域３１Ａ，３１Ｃの不
純物濃度は、例えばＬＤＤ拡散層（図示せず）の不純物
濃度と同程度に設定される。
【００３７】上記図３，図４で説明した分離領域３１の
いずれの構成でも、第１，第２活性層２１Ａ，２１Ｂ）
に分離される。したがって、薄膜トランジスタ１（２）
は、単体の薄膜トランジスタを直列に接続したのと等価
になる。また第２分離領域３１Ｂの不純物濃度よりも低
濃度の第１，第３不純物領域３１Ａ，３１Ｃを設けたも
のでは、分離された各薄膜トランジスタはＬＤＤ（Ligh
tly Doped Drain ）構造の薄膜トランジスタになる。
いずれの構成でも、第１，第２活性層２１Ａ，２１Ｂ）
に分離される。したがって、薄膜トランジスタ１（２）
は、単体の薄膜トランジスタを直列に接続したのと等価
になる。また第２分離領域３１Ｂの不純物濃度よりも低
濃度の第１，第３不純物領域３１Ａ，３１Ｃを設けたも
のでは、分離された各薄膜トランジスタはＬＤＤ（Ligh
tly Doped Drain ）構造の薄膜トランジスタになる。
【００３８】上記図１〜図４では、ｎチャネル型の薄膜
トランジスタ１（２）を一例にして説明した。上記説明
したように活性層を分離領域によって分離する構造は、
ｐチャネル型の薄膜トランジスタにも適用できる。その
場合には、上記説明において、導電型をｎ型はｐ型に、
ｐ型はｎ型に置き換えればよい。
トランジスタ１（２）を一例にして説明した。上記説明
したように活性層を分離領域によって分離する構造は、
ｐチャネル型の薄膜トランジスタにも適用できる。その
場合には、上記説明において、導電型をｎ型はｐ型に、
ｐ型はｎ型に置き換えればよい。
【００３９】次に上記薄膜トランジスタ１（２）を液晶
表示装置のスイッチングトランジスタに用いた構成を、
図５の要部概略レイアウト図によって説明する。図で
は、アクティブマトリックス形表示デバイスにおける液
晶表示装置１０１を説明する。そして、代表として、上
記図３の（３）で説明した構成の分離領域を有する薄膜
トランジスタ１を採用したもので説明する。
表示装置のスイッチングトランジスタに用いた構成を、
図５の要部概略レイアウト図によって説明する。図で
は、アクティブマトリックス形表示デバイスにおける液
晶表示装置１０１を説明する。そして、代表として、上
記図３の（３）で説明した構成の分離領域を有する薄膜
トランジスタ１を採用したもので説明する。
【００４０】図５に示すように、液晶表示装置１０１
は、ゲート線１１１（２点鎖線で示す部分）と信号線１
２１（１点鎖線で示す部分）とが格子状に配設されてい
る。例えばゲート線１１１が水平方向に配設され、信号
線１２１が垂直方向に配設されている。そして各ゲート
線１１１と各信号線１２１とで囲まれる領域にスイッチ
ングトランジスタ部１３１と画素電極部１４１（細線で
示す部分）とが形成されている。
は、ゲート線１１１（２点鎖線で示す部分）と信号線１
２１（１点鎖線で示す部分）とが格子状に配設されてい
る。例えばゲート線１１１が水平方向に配設され、信号
線１２１が垂直方向に配設されている。そして各ゲート
線１１１と各信号線１２１とで囲まれる領域にスイッチ
ングトランジスタ部１３１と画素電極部１４１（細線で
示す部分）とが形成されている。
【００４１】上記スイッチングトランジスタ部１３１に
形成される薄膜トランジスタ（スイッチングトランジス
タ）１には、ゲート線１１１に接続するゲート電極１４
と、その下方に形成したゲート絶縁膜（図示せず）と活
性層２１とが設けられている。上記活性層２１の一方側
には、ｎ- 型拡散層からなるＬＤＤ拡散層２２を介し
て、ｎ+ 型拡散層からなるソース領域２３が設けられて
いる。さらに他方側には、ｎ- 型拡散層からなるＬＤＤ
拡散層２４を介して、ｎ+ 型拡散層からなるドレイン領
域２５が設けられている。上記ソース領域２３には画素
電極部１４１の透明電極〔例えば、ＩＴＯ（Indium Ti
n Oxide）電極〕１４２が接続されている。また上記ド
レイン領域２５には信号線１２１が接続されている。
形成される薄膜トランジスタ（スイッチングトランジス
タ）１には、ゲート線１１１に接続するゲート電極１４
と、その下方に形成したゲート絶縁膜（図示せず）と活
性層２１とが設けられている。上記活性層２１の一方側
には、ｎ- 型拡散層からなるＬＤＤ拡散層２２を介し
て、ｎ+ 型拡散層からなるソース領域２３が設けられて
いる。さらに他方側には、ｎ- 型拡散層からなるＬＤＤ
拡散層２４を介して、ｎ+ 型拡散層からなるドレイン領
域２５が設けられている。上記ソース領域２３には画素
電極部１４１の透明電極〔例えば、ＩＴＯ（Indium Ti
n Oxide）電極〕１４２が接続されている。また上記ド
レイン領域２５には信号線１２１が接続されている。
【００４２】そして活性層２１には、ゲート幅方向に沿
って分離領域３１が設けられている。この分離領域３１
は、ゲート幅方向に沿って並行に設けた第１，第２，第
３分離領域３１Ａ，３１Ｂ，３１Ｃからなる。第１分離
領域３１Ａは、ソース領域２３およびドレイン領域２５
よりも低い不純物濃度を有するｎ- 型拡散層からなる。
第２分離領域３１Ｂは、ソース領域２３およびドレイン
領域２５と同程度の不純物濃度を有するｎ+ 型拡散層か
らなり、第１分離領域３１Ａに接合している。第３分離
領域３１Ｃは、ソース領域２３およびドレイン領域２５
よりも低い不純物濃度を有するｎ- 型拡散層からなり、
第２分離領域３１Ｂに接合している。また、上記第１，
第３分離領域３１Ａ，３１Ｃの不純物濃度は、例えばＬ
ＤＤ拡散層（図示せず）の不純物濃度と同程度に設定さ
れる。
って分離領域３１が設けられている。この分離領域３１
は、ゲート幅方向に沿って並行に設けた第１，第２，第
３分離領域３１Ａ，３１Ｂ，３１Ｃからなる。第１分離
領域３１Ａは、ソース領域２３およびドレイン領域２５
よりも低い不純物濃度を有するｎ- 型拡散層からなる。
第２分離領域３１Ｂは、ソース領域２３およびドレイン
領域２５と同程度の不純物濃度を有するｎ+ 型拡散層か
らなり、第１分離領域３１Ａに接合している。第３分離
領域３１Ｃは、ソース領域２３およびドレイン領域２５
よりも低い不純物濃度を有するｎ- 型拡散層からなり、
第２分離領域３１Ｂに接合している。また、上記第１，
第３分離領域３１Ａ，３１Ｃの不純物濃度は、例えばＬ
ＤＤ拡散層（図示せず）の不純物濃度と同程度に設定さ
れる。
【００４３】次に液晶表示装置の別の構成例を、図６の
要部レイアウト図によって説明する。図では、上記図５
で説明したのと同様の構成部品には同一符号を付す。
要部レイアウト図によって説明する。図では、上記図５
で説明したのと同様の構成部品には同一符号を付す。
【００４４】図６に示すように、液晶表示装置１０１
は、ゲート線１１１（２点鎖線で示す部分）と信号線１
２１（１点鎖線で示す部分）とが格子状に配設されてい
る。例えばゲート線１１１が水平方向に配設され、信号
線１２１が垂直方向に配設されている。そして各ゲート
線１１１と各信号線１２１とで囲まれる領域にスイッチ
ングトランジスタ部１３１と画素電極部１４１（細線で
示す部分）とが形成されている。
は、ゲート線１１１（２点鎖線で示す部分）と信号線１
２１（１点鎖線で示す部分）とが格子状に配設されてい
る。例えばゲート線１１１が水平方向に配設され、信号
線１２１が垂直方向に配設されている。そして各ゲート
線１１１と各信号線１２１とで囲まれる領域にスイッチ
ングトランジスタ部１３１と画素電極部１４１（細線で
示す部分）とが形成されている。
【００４５】上記スイッチングトランジスタ部１３１に
形成される薄膜トランジスタ（スイッチングトランジス
タ）１には、ゲート線１１１に接続するゲート電極１４
（２点鎖線で示す部分）が設けられている。ゲート電極
１４の下方の一方側には第１活性層２１Ａが設けられて
いる。この第１活性層２１Ａにはソース領域２３が接続
されている。また上記ゲート電極１４の下方の他方側に
は、上記第１活性層２１Ａに接合することなく第２活性
層２１Ｂが設けられている。この第２活性層２１Ｂには
ドレイン領域２５が接続されている。そして上記第１，
第２活性層２１Ａ，２１Ｂの例えばゲート線１１１側に
は、各第１，第２活性層２１Ａ，２１Ｂに接合する分離
領域３１が設けられている。
形成される薄膜トランジスタ（スイッチングトランジス
タ）１には、ゲート線１１１に接続するゲート電極１４
（２点鎖線で示す部分）が設けられている。ゲート電極
１４の下方の一方側には第１活性層２１Ａが設けられて
いる。この第１活性層２１Ａにはソース領域２３が接続
されている。また上記ゲート電極１４の下方の他方側に
は、上記第１活性層２１Ａに接合することなく第２活性
層２１Ｂが設けられている。この第２活性層２１Ｂには
ドレイン領域２５が接続されている。そして上記第１，
第２活性層２１Ａ，２１Ｂの例えばゲート線１１１側に
は、各第１，第２活性層２１Ａ，２１Ｂに接合する分離
領域３１が設けられている。
【００４６】上記分離領域３１は、第１，第２，第３分
離領域３１Ａ，３１Ｂ，３１Ｃからなる。第１分離領域
３１Ａと第３分離領域３１Ｃは、互いに接合することな
くほぼゲート長方向に沿って配置され、それぞれに対し
て並行に配置されている第２分離領域３１Ｂに接合され
ている。また第１分離領域３１Ａには、上記第１活性層
２１Ａが接合されている。さらに第３分離領域３１Ｃに
は、第２活性層２１Ｂが接合されている。
離領域３１Ａ，３１Ｂ，３１Ｃからなる。第１分離領域
３１Ａと第３分離領域３１Ｃは、互いに接合することな
くほぼゲート長方向に沿って配置され、それぞれに対し
て並行に配置されている第２分離領域３１Ｂに接合され
ている。また第１分離領域３１Ａには、上記第１活性層
２１Ａが接合されている。さらに第３分離領域３１Ｃに
は、第２活性層２１Ｂが接合されている。
【００４７】上記第１分離領域３１Ａはソース，ドレイ
ン領域（２３，２５）よりも低い不純物濃度を有するｎ
- 型拡散層からなり、第２分離領域３１Ｂはソース，ド
レイン領域（２３，２５）と同程度の不純物濃度を有す
るｎ+ 型拡散層からなる。また第３分離領域３１Ｃは、
第１分離領域３１Ａと同様にソース，ドレイン領域（２
３，２５）よりも低い不純物濃度を有するｎ- 型拡散層
からなる。上記第１，第３分離領域３１Ａ，３１Ｃの不
純物濃度は、例えばＬＤＤ拡散層（図示せず）の不純物
濃度と同程度に設定される。
ン領域（２３，２５）よりも低い不純物濃度を有するｎ
- 型拡散層からなり、第２分離領域３１Ｂはソース，ド
レイン領域（２３，２５）と同程度の不純物濃度を有す
るｎ+ 型拡散層からなる。また第３分離領域３１Ｃは、
第１分離領域３１Ａと同様にソース，ドレイン領域（２
３，２５）よりも低い不純物濃度を有するｎ- 型拡散層
からなる。上記第１，第３分離領域３１Ａ，３１Ｃの不
純物濃度は、例えばＬＤＤ拡散層（図示せず）の不純物
濃度と同程度に設定される。
【００４８】上記ソース領域２３には画素電極部１４１
の透明電極〔例えばＩＴＯ（IndiumTin Oxide）電極〕
１４２が接続されている。また上記ドレイン領域２５に
は信号線１２１が接続されている。
の透明電極〔例えばＩＴＯ（IndiumTin Oxide）電極〕
１４２が接続されている。また上記ドレイン領域２５に
は信号線１２１が接続されている。
【００４９】上記液晶表示装置１０１では、スイッチン
グトランジスタに上記構成の薄膜トランジスタ１を用い
ることによって、二つの単体の薄膜トランジスタを直列
に接続して用いた構成のものよりもスイッチングトラン
ジスタのセル面積が縮小される。例えば、従来の二つの
薄膜トランジスタを直列に接続したものよりも画素の開
口率をおよそ２０％大きくすることが可能になる。ま
た、上記説明した薄膜トランジスタ１の代わりに、上記
図１の（２）で説明した薄膜トランジスタ２を用いるこ
ともできる。以上、活性層２１と分離領域３１の配置の
例を上記図２の（１），（２）で説明したが、これらの
配置デザインに限られることはなく、また発明の効果も
上記説明した配置例と同様に得られる。さらに分離領域
３１の構成は、上記図３，図４で説明したいずれの構成
のものを採用してもよい。
グトランジスタに上記構成の薄膜トランジスタ１を用い
ることによって、二つの単体の薄膜トランジスタを直列
に接続して用いた構成のものよりもスイッチングトラン
ジスタのセル面積が縮小される。例えば、従来の二つの
薄膜トランジスタを直列に接続したものよりも画素の開
口率をおよそ２０％大きくすることが可能になる。ま
た、上記説明した薄膜トランジスタ１の代わりに、上記
図１の（２）で説明した薄膜トランジスタ２を用いるこ
ともできる。以上、活性層２１と分離領域３１の配置の
例を上記図２の（１），（２）で説明したが、これらの
配置デザインに限られることはなく、また発明の効果も
上記説明した配置例と同様に得られる。さらに分離領域
３１の構成は、上記図３，図４で説明したいずれの構成
のものを採用してもよい。
【００５０】
【発明の効果】以上、説明したように本発明によれば、
ソース領域およびドレイン領域と同一導電型を有する分
離領域によって活性層が複数に分離されているので、複
数の薄膜トランジスタを直列に接続したのと等価にな
る。このため、薄膜トランジスタのリーク電流を低減す
ることができる。また分離した一方の薄膜トランジスタ
に損傷があっても、他方の薄膜トランジスタによって補
償される。このため、画素欠陥を低減することができ
る。さらに単体の薄膜トランジスタの活性層に分離領域
を設けて活性層を複数に分離したので、薄膜トランジス
タの占める面積は単体の薄膜トランジスタとほぼ同等に
なる。このため、画素領域の開口率が小さくなることは
ない。そのため、明るい表示素子を形成することができ
る。
ソース領域およびドレイン領域と同一導電型を有する分
離領域によって活性層が複数に分離されているので、複
数の薄膜トランジスタを直列に接続したのと等価にな
る。このため、薄膜トランジスタのリーク電流を低減す
ることができる。また分離した一方の薄膜トランジスタ
に損傷があっても、他方の薄膜トランジスタによって補
償される。このため、画素欠陥を低減することができ
る。さらに単体の薄膜トランジスタの活性層に分離領域
を設けて活性層を複数に分離したので、薄膜トランジス
タの占める面積は単体の薄膜トランジスタとほぼ同等に
なる。このため、画素領域の開口率が小さくなることは
ない。そのため、明るい表示素子を形成することができ
る。
【００５１】画素のスイッチングトランジスタを本発明
の薄膜トランジスタで形成した液晶表示装置では、単個
の薄膜トランジスタを直列に接続したものよりも薄膜ト
ランジスタの占める面積が小さくなる。このため、薄膜
トランジスタの占める面積を狭くした分だけ画素の面積
を大きくすることが可能になるので、画素の開口率が大
きくなる。したがって、液晶表示装置の画面を明るくす
ることができる。
の薄膜トランジスタで形成した液晶表示装置では、単個
の薄膜トランジスタを直列に接続したものよりも薄膜ト
ランジスタの占める面積が小さくなる。このため、薄膜
トランジスタの占める面積を狭くした分だけ画素の面積
を大きくすることが可能になるので、画素の開口率が大
きくなる。したがって、液晶表示装置の画面を明るくす
ることができる。
【図１】本発明の実施例の概略構成断面図である。
【図２】ゲート電極に対する活性層と分離領域のレイア
ウト図である。
ウト図である。
【図３】分離領域の構成のレイアウト図である。
【図４】分離領域の構成のレイアウト図である。
【図５】液晶表示装置の要部概略レイアウト図である。
【図６】別の液晶表示装置の要部概略レイアウト図であ
る。
る。
【図７】従来の液晶表示装置の要部概略レイアウト図で
ある。
ある。
１ 薄膜トランジスタ ２ 薄膜トランジスタ １３ ゲート絶縁膜 １４ ゲート電極 ２１ 活性層 ２３ ソース領域 ２５ ドレイン領域 ３１ 分離領域 ３１Ａ 第１分離領域 ３１Ｂ 第２分離領域 ３１Ｃ 第３分離領域 １０１ 液晶表示装置 １３１ スイッチングトランジスタ部
Claims (5)
- 【請求項１】 活性層とゲート絶縁膜とゲート電極とが
積層されていて、該活性層の一方側にソース領域を有し
該活性層の他方側にドレイン領域を有する薄膜トランジ
スタにおいて、 前記活性層は、前記ソース領域および前記ドレイン領域
と同一導電型を有する分離領域によって複数の活性層に
分離されていることを特徴とする薄膜トランジスタ。 - 【請求項２】 請求項１記載の薄膜トランジスタにおい
て、 前記分離領域は、前記ソース領域および前記ドレイン領
域と同程度の不純物濃度を有する高濃度拡散層からなる
ことを特徴とする薄膜トランジスタ。 - 【請求項３】 請求項１記載の薄膜トランジスタにおい
て、 前記分離領域は、前記ソース領域および前記ドレイン領
域よりも低い不純物濃度を有する低濃度拡散層からなる
ことを特徴とする薄膜トランジスタ。 - 【請求項４】 請求項１記載の薄膜トランジスタにおい
て、 前記分離領域は、前記ソース領域および前記ドレイン領
域よりも低い不純物濃度を有する低濃度拡散層からなる
第１分離領域と、前記ソース領域および前記ドレイン領
域と同程度の不純物濃度を有する高濃度拡散層からなる
もので前記第１分離領域に接合する第２分離領域と、前
記ソース領域および前記ドレイン領域よりも低い不純物
濃度を有する低濃度拡散層からなるもので前記第２分離
領域に接合する第３分離領域とからなることを特徴とす
る薄膜トランジスタ。 - 【請求項５】 画素のスイッチングトランジスタに薄膜
トランジスタを用いた液晶表示装置において、 前記スイッチングトランジスタは、請求項１〜請求項４
のうちのいずれか１項に記載の薄膜トランジスタで形成
されていることを特徴とする液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14263394A JPH07326767A (ja) | 1994-05-31 | 1994-05-31 | 薄膜トランジスタおよびそれを用いた液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14263394A JPH07326767A (ja) | 1994-05-31 | 1994-05-31 | 薄膜トランジスタおよびそれを用いた液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07326767A true JPH07326767A (ja) | 1995-12-12 |
Family
ID=15319893
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14263394A Withdrawn JPH07326767A (ja) | 1994-05-31 | 1994-05-31 | 薄膜トランジスタおよびそれを用いた液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07326767A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000353811A (ja) * | 1999-04-07 | 2000-12-19 | Semiconductor Energy Lab Co Ltd | 電気光学装置およびその作製方法 |
| US6955953B2 (en) | 1999-01-29 | 2005-10-18 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device having thin film transistor and capacitor |
| JP2006173600A (ja) * | 1995-01-03 | 2006-06-29 | Xerox Corp | 製品 |
| US7122835B1 (en) | 1999-04-07 | 2006-10-17 | Semiconductor Energy Laboratory Co., Ltd. | Electrooptical device and a method of manufacturing the same |
| JP2007214495A (ja) * | 2006-02-13 | 2007-08-23 | Oki Electric Ind Co Ltd | 半導体装置および半導体装置の製造方法 |
| JP2009049393A (ja) * | 2007-07-26 | 2009-03-05 | Semiconductor Energy Lab Co Ltd | 液晶表示装置及び当該液晶表示装置を具備する電子機器 |
| US20090072313A1 (en) * | 2007-09-19 | 2009-03-19 | International Business Machines Corporation | Hardened transistors in soi devices |
| JP2010039229A (ja) * | 2008-08-06 | 2010-02-18 | Hitachi Displays Ltd | 表示装置 |
-
1994
- 1994-05-31 JP JP14263394A patent/JPH07326767A/ja not_active Withdrawn
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006173600A (ja) * | 1995-01-03 | 2006-06-29 | Xerox Corp | 製品 |
| JP2010153912A (ja) * | 1995-01-03 | 2010-07-08 | Xerox Corp | アレイ及び製品 |
| US6955953B2 (en) | 1999-01-29 | 2005-10-18 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device having thin film transistor and capacitor |
| JP2000353811A (ja) * | 1999-04-07 | 2000-12-19 | Semiconductor Energy Lab Co Ltd | 電気光学装置およびその作製方法 |
| US7122835B1 (en) | 1999-04-07 | 2006-10-17 | Semiconductor Energy Laboratory Co., Ltd. | Electrooptical device and a method of manufacturing the same |
| US7575961B2 (en) | 1999-04-07 | 2009-08-18 | Semiconductor Energy Laboratory Co., Ltd. | Electrooptical device and a method of manufacturing the same |
| JP2007214495A (ja) * | 2006-02-13 | 2007-08-23 | Oki Electric Ind Co Ltd | 半導体装置および半導体装置の製造方法 |
| JP2009049393A (ja) * | 2007-07-26 | 2009-03-05 | Semiconductor Energy Lab Co Ltd | 液晶表示装置及び当該液晶表示装置を具備する電子機器 |
| US20090072313A1 (en) * | 2007-09-19 | 2009-03-19 | International Business Machines Corporation | Hardened transistors in soi devices |
| JP2010039229A (ja) * | 2008-08-06 | 2010-02-18 | Hitachi Displays Ltd | 表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101320181B (zh) | 显示装置及其制造方法 | |
| KR970004883B1 (ko) | 액정표시패널 | |
| CN101009333B (zh) | 半导体装置 | |
| KR940009074B1 (ko) | 액티브 매트릭스 패널 | |
| JP2720862B2 (ja) | 薄膜トランジスタおよび薄膜トランジスタアレイ | |
| CN100470339C (zh) | 用于液晶显示器的薄膜晶体管阵列面板 | |
| US6819385B2 (en) | Transflective pixel structure | |
| CN1338658A (zh) | 薄膜半导体器件与液晶显示单元及其制作方法 | |
| JP2003161957A (ja) | 液晶表示装置及びその製造方法 | |
| JP3657702B2 (ja) | 液晶表示装置 | |
| JPH0864833A (ja) | 薄膜トランジスタ、これを用いた半導体装置、液晶表示装置 | |
| JPH07326767A (ja) | 薄膜トランジスタおよびそれを用いた液晶表示装置 | |
| JPH1126768A (ja) | 液晶表示装置用薄膜トランジスタ | |
| JPH06318702A (ja) | 半導体装置及び光弁装置 | |
| JPH0926600A (ja) | 液晶表示装置 | |
| JPH0864830A (ja) | アクティブマトリクス基板およびその製造方法 | |
| JP2000171827A (ja) | 液晶表示パネル | |
| JPH0472769A (ja) | 薄膜トランジスタ | |
| JP3647384B2 (ja) | 薄膜半導体素子およびその製造方法並びに表示パネル | |
| JPH0385529A (ja) | 薄膜半導体表示装置 | |
| JPH0786607A (ja) | 薄膜トランジスタ | |
| JP2006253173A (ja) | 電気光学装置、その製造方法、及び電子機器 | |
| JPH10253984A (ja) | 液晶表示装置 | |
| JPH10177186A (ja) | 液晶表示装置 | |
| JP5556026B2 (ja) | 半導体装置、電気光学装置及び電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20050207 |