JPH0513049Y2 - - Google Patents
Info
- Publication number
- JPH0513049Y2 JPH0513049Y2 JP13115186U JP13115186U JPH0513049Y2 JP H0513049 Y2 JPH0513049 Y2 JP H0513049Y2 JP 13115186 U JP13115186 U JP 13115186U JP 13115186 U JP13115186 U JP 13115186U JP H0513049 Y2 JPH0513049 Y2 JP H0513049Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- emphasis
- terminal
- capacitor
- operational amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 33
- 238000010586 diagram Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Networks Using Active Elements (AREA)
- Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
Description
【考案の詳細な説明】
〔産業上の利用分野〕
本考案はFM伝送に使用されるエンフアシス回
路のうち受信側で使用されるデイエンフアシス回
路に関する。
路のうち受信側で使用されるデイエンフアシス回
路に関する。
エンフアシス回路はFM伝送における、信号対
雑音比の改善のために使用される。一般にエンフ
アシス回路の特性はＴマイクロセカンドという表
し方で規定される。更に、衛星を使用した国際間
通信においてはCCITT勧告（J.17）で規定され
たエンフアシス回路が使用されている。近年、衛
星通信は国際間通信のみならず、地域通信にも使
用されてきている。このために種々のエンフアシ
ス特性に簡単に変更できることが望まれる。
雑音比の改善のために使用される。一般にエンフ
アシス回路の特性はＴマイクロセカンドという表
し方で規定される。更に、衛星を使用した国際間
通信においてはCCITT勧告（J.17）で規定され
たエンフアシス回路が使用されている。近年、衛
星通信は国際間通信のみならず、地域通信にも使
用されてきている。このために種々のエンフアシ
ス特性に簡単に変更できることが望まれる。
このＴマイクロセカンド、及びCCITT勧告
J.17の夫々のエンフアシスの特性を第２図及び第
３図により説明する。
J.17の夫々のエンフアシスの特性を第２図及び第
３図により説明する。
第２図は１個の演算増幅器１１、２個の抵抗器
R1，R2及び１個のコンデンサＣにより構成した
Ｔマイクロセカンドのデイエンフアシス回路であ
る。この回路の利得周波数特性は下式で表され
る。
R1，R2及び１個のコンデンサＣにより構成した
Ｔマイクロセカンドのデイエンフアシス回路であ
る。この回路の利得周波数特性は下式で表され
る。
クロスオーバ周波数（X）にて、｜Ｇ｜＝１で
あるから、 R2／R1＝√１＋（X）2 （ωX＝2πX） 第３図は１個の演算増幅器１１，３個の抵抗器
R1，R2，R4及び１個のコンデンサＣで構成され
たCCITT勧告J.17による特性のデイエンフアシ
ス回路である。この回路の利得周波数特性は下式
で表される。
あるから、 R2／R1＝√１＋（X）2 （ωX＝2πX） 第３図は１個の演算増幅器１１，３個の抵抗器
R1，R2，R4及び１個のコンデンサＣで構成され
たCCITT勧告J.17による特性のデイエンフアシ
ス回路である。この回路の利得周波数特性は下式
で表される。
一方、CCITT勧告J.17によるデイエンフアシ
ス特性は、次式で規定されている。なお、クロス
オーバ周波数は1.42KHzである。
ス特性は、次式で規定されている。なお、クロス
オーバ周波数は1.42KHzである。
したがつて、
Ｃ（R2＋R4）＝１／3000
（R2＋R4）／R4＝√75
R2／R1×R4／R2＋R4＝１／2.9174
上の３式より、
R1＝9.932×10-5／Ｃ
R2＝2.948×10-4／Ｃ
R4＝3.849×10-5／Ｃ
したがつて、これらを第４図及び第５図に示す
従来の回路例に適用した場合を示す。なお、ここ
では３種類のデイエンフアシス特性に設定するこ
とができる例を示している。
従来の回路例に適用した場合を示す。なお、ここ
では３種類のデイエンフアシス特性に設定するこ
とができる例を示している。
先ず第４図の回路例について説明する。
この回路例では、演算増幅器１１に対して抵抗
R1，R2，R5，R7，R9、及びコンデンサC1，C2，
C3を切替接続できるように構成している。そし
て、端子３，４間を接続した時はT1マイクロセ
カンド、端子５，６間を接続した時はCCITT勧
告J.17のデイエンフアシス特性が得られる。ま
た、端子９，１０間を接続した時はエンフアシ
ス・オフになる。
R1，R2，R5，R7，R9、及びコンデンサC1，C2，
C3を切替接続できるように構成している。そし
て、端子３，４間を接続した時はT1マイクロセ
カンド、端子５，６間を接続した時はCCITT勧
告J.17のデイエンフアシス特性が得られる。ま
た、端子９，１０間を接続した時はエンフアシ
ス・オフになる。
したがつて、上述した計算式を第４図に適用す
ると、各定数は１つの定数を適当に定めると順次
算出できる。例えば、コンデンサC1の静電容量
を適当な値に決めると、各定数は以下の式で求め
ることができる。
ると、各定数は１つの定数を適当に定めると順次
算出できる。例えば、コンデンサC1の静電容量
を適当な値に決めると、各定数は以下の式で求め
ることができる。
R1＝9.932×10-5／C1
R4＝3.849×10-5／C1
R7＝2.948×10-4／C1
R5＝T2／C2
R2＝T1／C3
R9＝R1
これらの式から判るようにクロスオーバ周波数
における各デイエンフアシスの利得を１に揃える
には、各抵抗の抵抗値は勿論、各コンデンサの静
電容量も夫々異なる値に設定する必要がある。デ
イエンフアシス特性は、送信側の変調信号を忠実
に復元させるために高い精度が要求される。した
がつて、各抵抗器、コンデンサは抵抗値、静電容
量値が計算値を同一となるよう高い精度のものが
要求される。精度の高いコンデンサは高価であ
る。しかも、各コンデンサの静電容量は互いに関
連した値であるため、夫々１個のコンデンサで希
望の値に設定できずに複数のコンデンサが必要と
なる可能性が高い。
における各デイエンフアシスの利得を１に揃える
には、各抵抗の抵抗値は勿論、各コンデンサの静
電容量も夫々異なる値に設定する必要がある。デ
イエンフアシス特性は、送信側の変調信号を忠実
に復元させるために高い精度が要求される。した
がつて、各抵抗器、コンデンサは抵抗値、静電容
量値が計算値を同一となるよう高い精度のものが
要求される。精度の高いコンデンサは高価であ
る。しかも、各コンデンサの静電容量は互いに関
連した値であるため、夫々１個のコンデンサで希
望の値に設定できずに複数のコンデンサが必要と
なる可能性が高い。
次に、第５図の回路例について説明する。この
回路例では、演算増幅器１１に対して抵抗R2，
R4，R5，R7，R9，R10，R11，R12，R13及びコン
デンサＣをスイツチ２１ａ〜２１ｃで切替接続で
きるように構成している。そして、ここでは、基
本となる第２図並びに第３図のデイエンフアシス
回路のコンデンサの静電容量は一定値に固定し、
各抵抗器の抵抗値を切替スイツチにより変化して
各種デイエンフアシス特性を切替えるようにして
いる。この場合の各定数はコンデンサＣの静電容
量を適当に定めれば各抵抗器の抵抗値は、以下の
式で求めることができる。
回路例では、演算増幅器１１に対して抵抗R2，
R4，R5，R7，R9，R10，R11，R12，R13及びコン
デンサＣをスイツチ２１ａ〜２１ｃで切替接続で
きるように構成している。そして、ここでは、基
本となる第２図並びに第３図のデイエンフアシス
回路のコンデンサの静電容量は一定値に固定し、
各抵抗器の抵抗値を切替スイツチにより変化して
各種デイエンフアシス特性を切替えるようにして
いる。この場合の各定数はコンデンサＣの静電容
量を適当に定めれば各抵抗器の抵抗値は、以下の
式で求めることができる。
R2＝T1／Ｃ
R4＝3.849×10-5／Ｃ
R5＝T2／Ｃ
R7＝2.948×10-4／Ｃ
R9＝R13
R10＝9.932×105／Ｃ
このデイエンフアシス回路は、１個のコンデン
サで実現でき、かつコンデンサの静電容量を任意
に設定できる。しかしながら、デイエンフアシス
特性を切替える時には各抵抗器の抵抗値を全て変
化しなければならないため、多連の切替スイツチ
を必要とする。
サで実現でき、かつコンデンサの静電容量を任意
に設定できる。しかしながら、デイエンフアシス
特性を切替える時には各抵抗器の抵抗値を全て変
化しなければならないため、多連の切替スイツチ
を必要とする。
上述した従来のデイエンフアシス回路は、各デ
イエンフアシスを構成するコンデンサの静電容量
値が互いに関連するので複数の高価な精度の高い
コンデンサを必要としたり、或いはコンデンサ１
個で各種のデイアンフアシス特性を実現するには
各デイエンフアシス回路を構成する各抵抗器の抵
抗値を変化させる必要があるので切替が複雑にな
るという問題がある。
イエンフアシスを構成するコンデンサの静電容量
値が互いに関連するので複数の高価な精度の高い
コンデンサを必要としたり、或いはコンデンサ１
個で各種のデイアンフアシス特性を実現するには
各デイエンフアシス回路を構成する各抵抗器の抵
抗値を変化させる必要があるので切替が複雑にな
るという問題がある。
本考案のデイエンフアシス回路は、容易にデイ
エンフアシス特性を変更でき、しかも高価な精度
の高いコンデンサの数を減らして安価に構成する
ことを可能とするものである。
エンフアシス特性を変更でき、しかも高価な精度
の高いコンデンサの数を減らして安価に構成する
ことを可能とするものである。
本考案のデイエンフアシス回路は、反転入力端
子を有する演算増幅器と、回路の入力端子と前記
演算増幅器の反転入力端子間に接続された抵抗器
と、この反転入力端子に一方の端子を接続された
コンデンサと、このコンデンサの他方の端子と前
記演算増幅器の出力端子間に接続された抵抗器
と、前記反転入力端子と回路の出力端子間を接続
する直列接続された複数個の抵抗器と、これら複
数個の抵抗器の夫々の接続点及び回路の出力端子
にそれぞれ一方の端子を接続された別の複数個の
抵抗器とを備え、後者の複数個の抵抗器の他方の
端子のうちいずれか１つと、前記演算増幅器の出
力端子或いはこの端子に接続された前記抵抗器と
コンデンサとの接続点のいずれかとを接続するこ
とによつて複数種類のデイエンフアシス特性を得
るように構成している。
子を有する演算増幅器と、回路の入力端子と前記
演算増幅器の反転入力端子間に接続された抵抗器
と、この反転入力端子に一方の端子を接続された
コンデンサと、このコンデンサの他方の端子と前
記演算増幅器の出力端子間に接続された抵抗器
と、前記反転入力端子と回路の出力端子間を接続
する直列接続された複数個の抵抗器と、これら複
数個の抵抗器の夫々の接続点及び回路の出力端子
にそれぞれ一方の端子を接続された別の複数個の
抵抗器とを備え、後者の複数個の抵抗器の他方の
端子のうちいずれか１つと、前記演算増幅器の出
力端子或いはこの端子に接続された前記抵抗器と
コンデンサとの接続点のいずれかとを接続するこ
とによつて複数種類のデイエンフアシス特性を得
るように構成している。
次に、本考案を図面を参照して説明する。
第１図は本考案の一実施例のデイエンフアシス
回路の回路図であり、ここでは３種類のデイエン
フアシス特性が得られる例を示している。
回路の回路図であり、ここでは３種類のデイエン
フアシス特性が得られる例を示している。
即ち、非反転入力端子をグランドに接続した演
算増幅器１１を有しており、この演算増幅器１１
の反転入力端子には、回路の入力端子１との間に
抵抗R1に接続している。また、この演算増幅器
１１の反転入力端子にはコンデンサＣの一端を接
続している。そして、このコンデンサＣの他端に
は前記演算増幅器１１の出力端子に一端を接続し
た抵抗R4の他端を接続している。
算増幅器１１を有しており、この演算増幅器１１
の反転入力端子には、回路の入力端子１との間に
抵抗R1に接続している。また、この演算増幅器
１１の反転入力端子にはコンデンサＣの一端を接
続している。そして、このコンデンサＣの他端に
は前記演算増幅器１１の出力端子に一端を接続し
た抵抗R4の他端を接続している。
また、前記演算増幅器１１の反転入力端子と、
回路出力端子２との間には３個の抵抗R2，R5，
R7を直列に接続している。そして、この抵抗R2
とR5及びR5とR7との各接続点及び回路出力端子
２には夫々抵抗R3，R6，R8の各一端を接続して
いる。これら各抵抗R3，R6，R8の他端は端子３，
５，７として構成され、これら端子には前記コン
デンサＣと抵抗R4との接続点に設けた端子４，
６及び演算増幅器１１の出力端子に接続した端子
８を夫々対向させ、これらを選択的に相互接続で
きるようにしている。
回路出力端子２との間には３個の抵抗R2，R5，
R7を直列に接続している。そして、この抵抗R2
とR5及びR5とR7との各接続点及び回路出力端子
２には夫々抵抗R3，R6，R8の各一端を接続して
いる。これら各抵抗R3，R6，R8の他端は端子３，
５，７として構成され、これら端子には前記コン
デンサＣと抵抗R4との接続点に設けた端子４，
６及び演算増幅器１１の出力端子に接続した端子
８を夫々対向させ、これらを選択的に相互接続で
きるようにしている。
また、前記回路の入力端子１と出力端子２との
間には、これらを短絡させる端子９，１０を配設
している。
間には、これらを短絡させる端子９，１０を配設
している。
この構成によれば、デイエンフアシス特性は前
記した端子の相互接続位置により決定される。
記した端子の相互接続位置により決定される。
先ず、端子９，１０間を接続した場合、入力端
子１の入力信号はそのまま出力端子２に導かれ
る。すなわち、デイエンフアシス特性オフに設定
される。
子１の入力信号はそのまま出力端子２に導かれ
る。すなわち、デイエンフアシス特性オフに設定
される。
次に、端子３，４間を接続した場合、この回路
は抵抗器R1，R2，R3，R4とコンデンサＣと演算
増幅器１１とで構成された反転増幅器として動作
する。この反転増幅器の利得G1は下の式で表さ
れる。すなわちT1マイクロセカンドのデイエン
フアシス特性を示す。
は抵抗器R1，R2，R3，R4とコンデンサＣと演算
増幅器１１とで構成された反転増幅器として動作
する。この反転増幅器の利得G1は下の式で表さ
れる。すなわちT1マイクロセカンドのデイエン
フアシス特性を示す。
G1＝−R2／R1×１／１＋jωC（R2＋R3）
＝−R2／R1×１／１＋jωT1
（T1＝Ｃ（R2＋R3））
クロスオーバー周波数（X1）の時｜Ｇ｜＝１
であるから R2／R1＝√１＋（X1 1）2 （ωX1＝2πX1） ∴R2＝Ｒ√１＋（X1 1）2 R3＝T1／Ｃ−R2 更に、端子５，６間を接続した時、この回路
は、抵抗器R1，R2，R4，R5，R6とコンデンサＣ
と演算増幅器１１とで構成された反転増幅器とし
て動作する。この増幅器の利得（G2）は、下の
式で表される。すなわちT2マイクロセカンドの
デイエンフアシス特性を示す。
であるから R2／R1＝√１＋（X1 1）2 （ωX1＝2πX1） ∴R2＝Ｒ√１＋（X1 1）2 R3＝T1／Ｃ−R2 更に、端子５，６間を接続した時、この回路
は、抵抗器R1，R2，R4，R5，R6とコンデンサＣ
と演算増幅器１１とで構成された反転増幅器とし
て動作する。この増幅器の利得（G2）は、下の
式で表される。すなわちT2マイクロセカンドの
デイエンフアシス特性を示す。
G2＝−R2＋R5／R1×１／１＋jωC（R2＋R5＋R6）
＝−R2＋R5／R1×１／１＋jωT2 （T2＝Ｃ（R2
＋R5＋R6））
クロスオーバ周波数（X2）の時｜G2｜＝１で
あるから、 R2＋R5／R1＝√１＋（X2 2）2 ∴R5＝Ｒ√１＋（X2 2）2−R2 R6＝T2／Ｃ−（R2＋R5） また、端子７，８間を接続した時、この回路は
抵抗器R1，R2，R4，R5，R7，R8とコンデンサＣ
と演算増幅器１１とで構成された反転増幅器とし
て動作する。この時の増幅器の利得（G3）は下
式で表される。
あるから、 R2＋R5／R1＝√１＋（X2 2）2 ∴R5＝Ｒ√１＋（X2 2）2−R2 R6＝T2／Ｃ−（R2＋R5） また、端子７，８間を接続した時、この回路は
抵抗器R1，R2，R4，R5，R7，R8とコンデンサＣ
と演算増幅器１１とで構成された反転増幅器とし
て動作する。この時の増幅器の利得（G3）は下
式で表される。
一方、CCITT勧告J.17によるデイエンフアシ
ス特性の理論式は、下式のとおりである。
ス特性の理論式は、下式のとおりである。
よつて、
（R2＋R4＋R5＋R7＋R8）／R4＝√75
Ｃ（R2＋R4＋R5＋R7＋R8）＝１／3000
R1／R4×R2＋R4＋R5＋R7＋R8／R2＋R5＋R7＝2.9174
上の３式より、
R4＝１／（3000√75Ｃ）
R7＝（√75R1／2.9174）−（R2＋R5）
R8＝１−１／√75／3000C−√75R1／2.9174
このように、コンデンサＣの静電容量を適当な
値に設定し、抵抗器R1の抵抗値を下式の条件を
満足するように選定すれば、種々のデイエンフア
シス特性を実現できる。
値に設定し、抵抗器R1の抵抗値を下式の条件を
満足するように選定すれば、種々のデイエンフア
シス特性を実現できる。
T1＜T2
ここで、前記実施例は本考案の一実施例に過ぎ
ず、接続する抵抗の個数を適宜変更することによ
りデイエンフアシス特性をこれよりも少なく或い
は多い数に切替える構成にできるのは言うまでも
ない。
ず、接続する抵抗の個数を適宜変更することによ
りデイエンフアシス特性をこれよりも少なく或い
は多い数に切替える構成にできるのは言うまでも
ない。
以上説明したように本考案は、演算増幅器の反
転入力端子と回路出力端子との間に直列接続した
複数個の抵抗器の接続点及びこの回路出力端子に
夫々一端を接続した複数個の抵抗の他端子のうち
いずれか１つと、前記演算増幅器の出力端子或い
はこの端子に接続された前記抵抗器とコンデンサ
との接続点のいずれかとを接続することによつて
複数種類のデイエンフアシス特性を得るように構
成しているので、端子間の接続箇所を変更するだ
けで容易にデイエンフアシス特性を変更でき、し
かも高価な精度の高いコンデンサの使用数も１個
ですみ安価に構成できる効果がある。
転入力端子と回路出力端子との間に直列接続した
複数個の抵抗器の接続点及びこの回路出力端子に
夫々一端を接続した複数個の抵抗の他端子のうち
いずれか１つと、前記演算増幅器の出力端子或い
はこの端子に接続された前記抵抗器とコンデンサ
との接続点のいずれかとを接続することによつて
複数種類のデイエンフアシス特性を得るように構
成しているので、端子間の接続箇所を変更するだ
けで容易にデイエンフアシス特性を変更でき、し
かも高価な精度の高いコンデンサの使用数も１個
ですみ安価に構成できる効果がある。
第１図は本考案の一実施例の回路図、第２図及
び第３図はデイエンフアシス回路の基本回路の一
例の回路図、第４図及び第５図は従来例の回路図
である。 １……回路入力端子、２……回路出力端子、３
〜１０……端子、１１……演算増幅器、R1〜R13
……抵抗器、Ｃ……コンデンサ、C1〜C3……コ
ンデンサ、２１ａ〜２１ｃ……切替スイツチ。
び第３図はデイエンフアシス回路の基本回路の一
例の回路図、第４図及び第５図は従来例の回路図
である。 １……回路入力端子、２……回路出力端子、３
〜１０……端子、１１……演算増幅器、R1〜R13
……抵抗器、Ｃ……コンデンサ、C1〜C3……コ
ンデンサ、２１ａ〜２１ｃ……切替スイツチ。
Claims (1)
- 反転入力端子を有する演算増幅器と、回路の入
力端子と前記演算増幅器の反転入力端子間に接続
された抵抗器と、この反転入力端子に一方の端子
を接続されたコンデンサと、このコンデンサの他
方の端子と前記演算増幅器の出力端子間に接続さ
れた抵抗器と、前記反転入力端子と回路の出力端
子間を接続する直列接続された複数個の抵抗器
と、これら複数個の抵抗器の夫々の接続点及び回
路の出力端子にそれぞれ一方の端子を接続された
別の複数個の抵抗器とを備え、後者の複数個の抵
抗器の他方の端子のうちいずれか１つと、前記演
算増幅器の出力端子或いはこの出力端子に接続さ
れた前記抵抗器とコンデンサとの接続点のいずれ
かとを接続することによつて複数種類のデイエン
フアシス特性を得るように構成したことを特徴と
するデイエンフアシス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13115186U JPH0513049Y2 (ja) | 1986-08-29 | 1986-08-29 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13115186U JPH0513049Y2 (ja) | 1986-08-29 | 1986-08-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6338414U JPS6338414U (ja) | 1988-03-12 |
| JPH0513049Y2 true JPH0513049Y2 (ja) | 1993-04-06 |
Family
ID=31029325
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13115186U Expired - Lifetime JPH0513049Y2 (ja) | 1986-08-29 | 1986-08-29 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0513049Y2 (ja) |
-
1986
- 1986-08-29 JP JP13115186U patent/JPH0513049Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6338414U (ja) | 1988-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0511450B2 (ja) | ||
| AU604797B2 (en) | Filter adjustment apparatus and method | |
| JPH0513049Y2 (ja) | ||
| CA1149478A (en) | Bandstop filters | |
| US4920325A (en) | Integrated active electronic switched capacitor filter having extremely low sensitivity to variations of the components | |
| RU2033688C1 (ru) | Активный полосовой пьезоэлектрический фильтр | |
| JPH0352045Y2 (ja) | ||
| JP2712923B2 (ja) | Ｓａｔ移相回路 | |
| US4456885A (en) | Filter circuit suitable for being fabricated into integrated circuit | |
| JPH0633703Y2 (ja) | ディエンファシス回路 | |
| JPH0626297B2 (ja) | ２次アクテイブ位相等価器 | |
| JP2666860B2 (ja) | 負性インピーダンス回路 | |
| JPH0141230Y2 (ja) | ||
| CA1204177A (en) | Symmetrical polyphase networks | |
| JPH0114726B2 (ja) | ||
| SU664276A1 (ru) | Активный фазовый контур | |
| JPS6123860Y2 (ja) | ||
| SU1190468A1 (ru) | Перестраиваемый активный фильтр | |
| SU849106A1 (ru) | Фильтр симметричных составл ющих | |
| JPS6056326B2 (ja) | ト−ンコントロ−ル回路 | |
| JPS6121184U (ja) | 衛星放送受信機のアクテイブロ−パスフイルタ | |
| JPH05183411A (ja) | アナログスイッチ回路 | |
| JPH0744420B2 (ja) | アクティブフィルタ回路 | |
| JPS6117371B2 (ja) | ||
| JPS63299610A (ja) | 移相回路 |