JPH05120219A - データ送信回路 - Google Patents
データ送信回路Info
- Publication number
- JPH05120219A JPH05120219A JP3303804A JP30380491A JPH05120219A JP H05120219 A JPH05120219 A JP H05120219A JP 3303804 A JP3303804 A JP 3303804A JP 30380491 A JP30380491 A JP 30380491A JP H05120219 A JPH05120219 A JP H05120219A
- Authority
- JP
- Japan
- Prior art keywords
- data
- frame
- circuit
- read
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Information Transfer Systems (AREA)
- Computer And Data Communications (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】
【目的】 フレーム構成されているシリアルデータの送
信回路において、バイト単位の送信データをビット単位
のフレーム構成で送信する時間を短縮する。 【構成】 バイト単位のデータが格納され、読出信号で
バイト単位にデータが読出されるメモリ１と、メモリ１
のデータを保持する保持回路２と保持回路３と、保持回
路２のデータを選択信号でビット単位に選択する選択回
路４と、フレームパルスとクロックを入力しフレームの
ビット数をカウントするカウンタ５と、保持回路３とカ
ウンタ５の出力をアドレスとして入力し、読出信号、保
持信号１、２及び選択信号をデータとして出力するＲＯ
Ｍ６とで構成される。 【効果】 データに無駄のないフレーム構成で従来のよ
うな編集処理を必要としないので、送信の処理時間の短
縮という効果がある。
信回路において、バイト単位の送信データをビット単位
のフレーム構成で送信する時間を短縮する。 【構成】 バイト単位のデータが格納され、読出信号で
バイト単位にデータが読出されるメモリ１と、メモリ１
のデータを保持する保持回路２と保持回路３と、保持回
路２のデータを選択信号でビット単位に選択する選択回
路４と、フレームパルスとクロックを入力しフレームの
ビット数をカウントするカウンタ５と、保持回路３とカ
ウンタ５の出力をアドレスとして入力し、読出信号、保
持信号１、２及び選択信号をデータとして出力するＲＯ
Ｍ６とで構成される。 【効果】 データに無駄のないフレーム構成で従来のよ
うな編集処理を必要としないので、送信の処理時間の短
縮という効果がある。
Description
【０００１】
【産業上の利用分野】本発明は、データ送信回路に関
し、特にフレーム構成されているシリアルデータの送信
回路に関する。
し、特にフレーム構成されているシリアルデータの送信
回路に関する。
【０００２】
【従来の技術】従来、この種のデータ送信回路は、一例
を図３に示すように、フレーム種別に合わせてビット単
位に編集されたデータを格納していて、格納されている
送信データをバイト単位で読出されるメモリ３１と、一
定のタイミングで発生される保持信号でメモリ３１から
のデータを保持する保持回路３２と、保持されたデータ
をビット単位に選択する選択回路３３と、フレームパル
スとクロックよりフレームのビット数をカウントするカ
ウンタ３４と、カウンタ３４の出力を入力し、前記読出
信号、保持信号、選択信号を出力するデコーダ３５とで
構成されていた。
を図３に示すように、フレーム種別に合わせてビット単
位に編集されたデータを格納していて、格納されている
送信データをバイト単位で読出されるメモリ３１と、一
定のタイミングで発生される保持信号でメモリ３１から
のデータを保持する保持回路３２と、保持されたデータ
をビット単位に選択する選択回路３３と、フレームパル
スとクロックよりフレームのビット数をカウントするカ
ウンタ３４と、カウンタ３４の出力を入力し、前記読出
信号、保持信号、選択信号を出力するデコーダ３５とで
構成されていた。
【０００３】
【発明が解決しようとする課題】上述した従来のデータ
送信回路は、一例を図４に示す様に、バイト単位の送信
データをビット単位に変更する編集処理が必要で、編集
処理はデータのビット単位のシフトを繰返し、論理演算
しなくてはならず、時間がかかるという問題点があっ
た。
送信回路は、一例を図４に示す様に、バイト単位の送信
データをビット単位に変更する編集処理が必要で、編集
処理はデータのビット単位のシフトを繰返し、論理演算
しなくてはならず、時間がかかるという問題点があっ
た。
【０００４】また、図５に示すように、編成処理が必要
ないようにフレーム構成を考えると、データに無駄な領
域が出来て、フレーム種別を増やすとか、フレーム長を
増やさなければならず、それによって、データの送信に
時間がかかるという問題点があった。
ないようにフレーム構成を考えると、データに無駄な領
域が出来て、フレーム種別を増やすとか、フレーム長を
増やさなければならず、それによって、データの送信に
時間がかかるという問題点があった。
【０００５】本発明の目的はフレーム構成されているシ
リアルデータの送信回路において、バイト単位の送信デ
ータをビット単位のフレーム構成で送信する時間を短縮
するデータ送信回路を提供することにある。
リアルデータの送信回路において、バイト単位の送信デ
ータをビット単位のフレーム構成で送信する時間を短縮
するデータ送信回路を提供することにある。
【０００６】
【課題を解決するための手段】本発明のデータ送信回路
は、フレームの先頭を示すフレームパルスとクロックを
入力し、任意のビット数のフレームに構成され、フレー
ム先頭のフレーム種別によってビット単位にデータの区
切りが変化するシリアルデータを送信する回路におい
て、送信するデータを格納していて、読出信号によって
バイト単位にデータを読出せるメモリと、前記メモリよ
り読出したデータを保持信号１で保持する保持回路２
と、前記メモリより読出したデータを保持信号２で保持
する保持回路３と、前記保持回路２の出力を選択信号に
よりビット単位で選択する選択回路と、前記フレームパ
ルス、クロックを入力し、フレームのビット数をカウン
トするカウンタと、前記保持回路３の出力とカウンタの
出力とをアドレスとして入力し、前記読出信号、保持信
号１、２及び選択信号をデータとして出力するリードオ
ンリメモリ（ＲＯＭ）とで構成されることを特徴とする
データ送信回路である。
は、フレームの先頭を示すフレームパルスとクロックを
入力し、任意のビット数のフレームに構成され、フレー
ム先頭のフレーム種別によってビット単位にデータの区
切りが変化するシリアルデータを送信する回路におい
て、送信するデータを格納していて、読出信号によって
バイト単位にデータを読出せるメモリと、前記メモリよ
り読出したデータを保持信号１で保持する保持回路２
と、前記メモリより読出したデータを保持信号２で保持
する保持回路３と、前記保持回路２の出力を選択信号に
よりビット単位で選択する選択回路と、前記フレームパ
ルス、クロックを入力し、フレームのビット数をカウン
トするカウンタと、前記保持回路３の出力とカウンタの
出力とをアドレスとして入力し、前記読出信号、保持信
号１、２及び選択信号をデータとして出力するリードオ
ンリメモリ（ＲＯＭ）とで構成されることを特徴とする
データ送信回路である。
【０００７】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【０００８】図１は、本発明の一実施例のブロック図で
あり、図２は送信データのフォーマット例を示す。
あり、図２は送信データのフォーマット例を示す。
【０００９】図１中、メモリ１には、バイト単位の送信
データが格納されている。図２にメモリ１に格納される
送信データのフォーマット例を示す。メモリ１から読出
信号によってバイト単位のデータが読み出される。保持
回路３はメモリ１より読み出されたデータの内、保持信
号２でフレーム種別情報を保持する。保持回路２はメモ
リ１より読み出されたデータを保持信号１で保持する。
選択回路４は保持回路２の出力を選択信号によって、ビ
ット単位に選択し、シリアルデータのフレーム信号を出
力する。図２にシリアルなフレーム信号のフォーマット
例を示す。
データが格納されている。図２にメモリ１に格納される
送信データのフォーマット例を示す。メモリ１から読出
信号によってバイト単位のデータが読み出される。保持
回路３はメモリ１より読み出されたデータの内、保持信
号２でフレーム種別情報を保持する。保持回路２はメモ
リ１より読み出されたデータを保持信号１で保持する。
選択回路４は保持回路２の出力を選択信号によって、ビ
ット単位に選択し、シリアルデータのフレーム信号を出
力する。図２にシリアルなフレーム信号のフォーマット
例を示す。
【００１０】カウンタ５は、フレーム信号（ＦＰ）とク
ロック信号（ＣＬＫ）で、フレーム信号のビット数をカ
ウントする。
ロック信号（ＣＬＫ）で、フレーム信号のビット数をカ
ウントする。
【００１１】リードオンリメモリ（ＲＯＭ）６は、カウ
ンタ５の出力であるフレームのビット数と保持回路３の
出力であるフレーム種別とをアドレスとして入力し、ア
ドレスに応じて、読出信号、保持信号１、２及び選択信
号をデータとして出力する。
ンタ５の出力であるフレームのビット数と保持回路３の
出力であるフレーム種別とをアドレスとして入力し、ア
ドレスに応じて、読出信号、保持信号１、２及び選択信
号をデータとして出力する。
【００１２】
【発明の効果】以上説明したように本発明は、送信デー
タをメモリより読出、シリアルな送信フレームに組み立
てる際に、フレーム種別に応じてビット単位ごとにデー
タをつなぎ合わせている。そのため、データに無駄のな
いフレーム構成による最小限の送受信時間で、従来の様
にメモリに格納するまえにフレーム種別毎に送信データ
を編集する処理が必要なくなり、送信の処理時間の短縮
という効果がある。
タをメモリより読出、シリアルな送信フレームに組み立
てる際に、フレーム種別に応じてビット単位ごとにデー
タをつなぎ合わせている。そのため、データに無駄のな
いフレーム構成による最小限の送受信時間で、従来の様
にメモリに格納するまえにフレーム種別毎に送信データ
を編集する処理が必要なくなり、送信の処理時間の短縮
という効果がある。
【図１】本発明の一実施例のブロック図
【図２】送信データのフォーマット例
【図３】従来例のブロック図
【図４】従来例の送信データのフォーマット例
【図５】従来例の送信データのフォーマット例
１ メモリ ２，３ 保持回路 ４ 選択回路 ５ カウンタ ６ リードオンリメモリ（ＲＯＭ） ＤＡＴＡ 送信シリアルデータ ＣＬＫ クロック ＦＰ フレームパルス ２１ 送信したいデータのフォーマット例 ２２ 送信メモリ（図１のメモリ１）に格納されるデ
ータのフォーマット例 ２３ 送信フレームのフォーマット例 ３１ メモリ ３２ 保持回路 ３３ 選択回路 ３４ カウンタ ３５ デコーダ ４１ 送信したいデータのフォーマット例 ４２ 送信メモリ（図３のメモリ３１）に格納される
データのフォーマット例 ４３ 送信フレームのフォーマット例
ータのフォーマット例 ２３ 送信フレームのフォーマット例 ３１ メモリ ３２ 保持回路 ３３ 選択回路 ３４ カウンタ ３５ デコーダ ４１ 送信したいデータのフォーマット例 ４２ 送信メモリ（図３のメモリ３１）に格納される
データのフォーマット例 ４３ 送信フレームのフォーマット例
Claims (1)
- 【請求項１】 フレームの先頭を示すフレームパルスと
クロックを入力し、任意のビット数のフレームに構成さ
れ、フレーム先頭のフレーム種別によってビット単位に
データの区切りが変化するシリアルデータを送信する回
路において、 送信するデータを格納していて、読出信号によってバイ
ト単位にデータを読出せるメモリと、 前記メモリより読出したデータを保持信号１で保持する
保持回路２と、 前記メモリより読出したデータを保持信号２で保持する
保持回路３と、 前記保持回路２の出力を選択信号によりビット単位で選
択する選択回路と、 前記フレームパルス、クロックを入力し、フレームのビ
ット数をカウントするカウンタと、 前記保持回路３の出力とカウンタの出力とをアドレスと
して入力し、前記読出信号、保持信号１、２及び選択信
号をデータとして出力するリードオンリメモリ（ＲＯ
Ｍ）とで構成されることを特徴とするデータ送信回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03303804A JP3119275B2 (ja) | 1991-10-24 | 1991-10-24 | データ送信回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03303804A JP3119275B2 (ja) | 1991-10-24 | 1991-10-24 | データ送信回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05120219A true JPH05120219A (ja) | 1993-05-18 |
| JP3119275B2 JP3119275B2 (ja) | 2000-12-18 |
Family
ID=17925503
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03303804A Expired - Fee Related JP3119275B2 (ja) | 1991-10-24 | 1991-10-24 | データ送信回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3119275B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4835199A (en) * | 1987-04-10 | 1989-05-30 | The Firestone Tire & Rubber Company | Bituminous composition comprising a blend of bitumen and a thermoplastic elastomer |
| US7573932B2 (en) | 2003-09-08 | 2009-08-11 | Samsung Electronics Co., Ltd. | Spread spectrum clock generator |
-
1991
- 1991-10-24 JP JP03303804A patent/JP3119275B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4835199A (en) * | 1987-04-10 | 1989-05-30 | The Firestone Tire & Rubber Company | Bituminous composition comprising a blend of bitumen and a thermoplastic elastomer |
| US7573932B2 (en) | 2003-09-08 | 2009-08-11 | Samsung Electronics Co., Ltd. | Spread spectrum clock generator |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3119275B2 (ja) | 2000-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR880009520A (ko) | 디지탈 데이타 메모리 시스템 | |
| KR100574108B1 (ko) | 반도체기억장치 | |
| JP4387371B2 (ja) | メモリ装置、その使用、および、データワードの同期方法 | |
| KR100282125B1 (ko) | 버스트-타입의 랜덤 액세스 메모리 장치의 어드레스 발생 회로 | |
| JP3119275B2 (ja) | データ送信回路 | |
| US6744837B1 (en) | Clock switching circuit | |
| JP2970513B2 (ja) | 半導体記憶装置およびその制御方法 | |
| JPH11509658A (ja) | 拡張されたチップ選択リセット装置および方法 | |
| KR100615081B1 (ko) | 듀얼 데이터 레이트 반도체 메모리 장치 및 데이터 스트로브 신호 출력방법 | |
| US6134288A (en) | Apparatus and method for generating a decoding clock signal in response to a period of write and read clock signals | |
| JP3909509B2 (ja) | シリアルインタフェース回路 | |
| JP2508291B2 (ja) | シリアル入出力回路 | |
| US6384633B1 (en) | Semiconductor device | |
| JPH09167494A (ja) | 同期形半導体メモリ装置のアドレスデコーディング回路 | |
| JP2617575B2 (ja) | データ速度変換回路 | |
| SU1166130A1 (ru) | Устройство дл анализа кода маршрута в цифровой сети св зи | |
| JP2000099195A (ja) | タイマ装置 | |
| JP2946863B2 (ja) | パリティ計数回路 | |
| JP2002261855A (ja) | データ伝送装置 | |
| CN1004784B (zh) | 数据格式转换器 | |
| JPH01103757A (ja) | データ転送装置 | |
| JPH0220136A (ja) | 遅延等化回路 | |
| JPH04152728A (ja) | フォーマット変換回路 | |
| JP2001077702A (ja) | ビット演算付加データの高速転送回路 | |
| JPH0514329A (ja) | バースト信号受信回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |