JPH0610456Y2 - データ通信装置 - Google Patents

Description

【考案の詳細な説明】 〔考案の分野〕 本考案は誘導電磁界を用いて非接触で近接する書込／読
出制御ユニットとＩＤユニット間でデータ通信を行うデ
ータ通信装置に関するものである。

〔従来技術〕

従来例えば特開昭62-63050号に示されているように、工
作機械のツールシャンク等に夫々の工具データを保持す
るデータ記憶装置を設け、データ入出力装置からそのデ
ータ記憶装置にデータをシリアル伝送して書込んだり、
書込まれた内容を読出したりするようにしたデータ通信
装置が提案されている。このようなデータ通信装置で
は、データ入出力装置とデータ記憶装置間の通信は夫々
一定の高周波信号を用いてそれを周波数シフトキーイン
グ（ＦＳＫ）変調することによって行われている。そし
てこのような従来のデータ通信装置では、データ入出力
装置を固定しデータ記憶装置を例えば搬送中の物品に取
付け、その物品の情報を記憶させるようにしてベルトコ
ンベア等を搬送する物品との間でデータ伝送を行わせる
ようにして用いられる。

〔考案が解決しようとする課題〕

このようなデータ通信装置では、周囲の環境や条件によ
って通信距離が変化する。例えば信号を送受するコイル
の周囲に金属が存在する場合には通信距離や指向性等が
変化し、又温度変化によっても電気回路の性能に変化が
生じるため、通信距離に影響を及ぼすこととなる。従っ
て特定の位置にある状態で確実にデータ伝送を行うこと
ができるかどうかが判断し難く、感に頼らざるを得ない
という欠点があった。

本考案はこのような従来のデータ通信装置の問題点に鑑
みてなされたものであって、データを記憶するＩＤユニ
ットの位置によって通信可能かどうかを判別して表示で
きるようにすることを技術的課題とする。

〔考案の構成と効果〕

（課題を解決するための手段） 本考案は書込／読出制御ユニットとＩＤユニット間でシ
リアルデータの半二重データ伝送を行うデータ通信装置
であって、第１図〜第３図に示すように、書込／読出制
御ユニットは、ＩＤユニットに対向する面に設けられた
第１のコイルを有する発振器と、データ送信時には送信
データ信号に対応させて第１，第２のデューティ比を有
し、データ受信時には一定の第３のデューティ比を有す
る一定周期の送信パルス信号を発生し、発振器に該一定
周期の送信パルス信号を与えることによってその発振を
断続する送信パルス発生手段と、発振器の発振周波数に
実質的に等しい共振周波数を有し、ＩＤユニットに対向
する面に設けられた第２のコイルを含む第１の共振回路
と、送信パルス発生手段の送信パルスに対応した信号が
与えられ発振器の発振停止時のタイミングを有する受信
ゲート信号を発生する受信ゲート信号発生手段と、受信
ゲート信号発生手段の受信ゲート信号が与えられる間に
第１の共振回路に得られる電磁誘導信号を検波する第１
の検波回路と、受信ゲート信号の所定タイミングで検波
回路の出力をサンプリングするサンプルホールド回路
と、サンプルホールド回路のホールド信号を所定レベル
で弁別して受信信号を得る第１の比較器と、検波回路の
出力を所定の閾値レベルで弁別する第２の比較器と、第
２の比較器の出力によって駆動される表示手段と、を有
するものであり、ＩＤユニットは、書込／読出制御ユニ
ットの発振器の発振周波数に実質的に等しい共振周波数
を有し書込／読出制御ユニットに対向する面に設けられ
た第３のコイルを含む第２の共振回路と、第２の共振回
路に得られる信号を検波する第２の検波回路と、第２の
検波回路の出力を所定の閾値レベルで弁別することによ
って送信パルス信号を得る第３の比較器と、書込／読出
制御ユニットからのデータ受信時に第３の比較器の出力
に基づいて第１，第２のデューティ比の送信パルス信号
より送信データ信号を復調するデータ復調手段と、第２
の共振回路とアース間に接続されたスイッチング素子を
有し、書込／読出制御ユニットへのデータ伝送時に第３
の比較器より得られる第３のデューティ比の送信パルス
信号に基づいて発振器の発振停止のタイミングで該スイ
ッチング素子を送信データに対応させて断続することに
より第２の共振回路に生じる残響を制御する残響制御手
段と、を有することを特徴とするものである。

（作用） このような特徴を有する本考案によれば、書込／読出制
御ユニットは一定の周期で発振器の発振を断続させ、送
信時にはそのデューティ比を変化させることによって二
値信号をＩＤユニット側に送信するようにしている。Ｉ
Ｄユニット側はこの信号を検波し所定の閾値レベルで弁
別することによって送信パルス信号を復調し、更にその
信号のデューティ比に基づいて元の送信データ信号を復
調するようにしている。又ＩＤユニットから書込／読出
制御ユニットにデータを伝送する際には、書込／読出制
御ユニットより一定の第３のデューティ比によって発振
器の発振を断続すると共に、発振の停止時にＩＤユニッ
トの共振回路に設けられるスイッチを送信データ信号に
応じて断続することによって書込／読出制御ユニットの
共振回路に得られる残響を制御するようにしている。書
込／読出制御ユニットは発振器に与える送信パルス信号
に基づきその発振の停止期間内の受信ゲート信号を発生
させると共に、受信ゲート信号によって残響のみを取り
出しその残響を検波している。そして受信ゲート信号の
所定タイミングでその信号をサンプリングして第１の比
較器に与えて所定閾値レベルで弁別することによってＩ
Ｄユニットから得られる送信信号を復調している。更に
第２の比較器により受信ゲート信号のタイミングで検波
出力を所定の閾値レベルと比較し、そのレベルを越える
ときにのみ表示手段を駆動し、安定通信領域にあるかど
うかを表示するようにしている。

（考案の効果） このように本考案によれば、電磁結合を利用してデータ
書込／読出制御ユニットとＩＤユニットとの間でシリア
ルデータの半二重データ伝送を行うようにしている。そ
して周囲に金属等が到来して受信距離に変化が生じる場
合にも、通信可能なレベルに設定された閾値を有する第
２の比較器によって表示器を表示させるようにしている
ため、表示器の点灯状態によって安定に通信できる距離
を判別することができる。従ってデータ書込／読出制御
ユニットの位置設定を確実に行うことができるという効
果が得られる。

〔実施例の説明〕

（実施例の構成） 第２図は本考案の一実施例によるデータ通信装置を物品
識別システムに適用した全体構成を示すブロック図であ
る。本図においてデータ通信装置は書込／読出制御ユニ
ット１と、物品２等に取付けられるＩＤユニット３を有
している。書込／読出制御ユニット１はＩＤユニット３
に対向する位置に第１，第２のコイルＬ１，Ｌ２を有し
ており、ＩＤユニット３もこれらのコイルに対向する位
置に第３のコイルＬ３を有している。書込／読出制御ユ
ニット１は例えば更に上位の制御機器４に接続される。
上位制御機器４は書込／読出制御ユニット１に送信コン
トロール信号（ＣＴ）を送出した後送信データＳＤを送
出し、書込／読出制御ユニット１から得られる受信デー
タＲＤを読込むようにしている。

さて書込／読出制御ユニット１は第１図に詳細なブロッ
ク図を示すように、一定のクロック信号を発生するクロ
ック発生器１１及びそのクロック信号に基づいてタイミ
ング信号を発生するタイムコントローラ１２，送信パル
ス発生回路１３が設けられる。タイムコントローラ１２
は上位の制御機器４より得られる送信コントロール信号
（ＣＴ）が与えられれば送信パルス発生回路１３と受信
ゲート発生回路１４に送受信切換信号を送出するもので
あり、上位制御機器４はこの送信コントロール信号を与
えた後送信パルス発生回路１３に送信データＳＤを送
る。送信パルス発生回路１３はタイムコントローラ１２
から受信切換信号が送信状態となるタイミングでクロッ
ク発生器１１のクロックを所定周期計数して一定の周期
で送信データＳＤに応じて第１及び第２のデューティ比
となる送信パルス信号を発生するものであって、その出
力は発振器１５に与えられる。発振器１５は送信パルス
発生回路１３より送信パルス信号が与えられたときにの
み一定の周波数の発振をするものであり、その発振出力
は増幅器１６を介して送信用となる第１のコイルＬ１に
与えるものである。又書込／読出制御ユニット１には受
信用となる第２のコイルＬ２が設けられる。コイルＬ２
にはコンデンサＣ１が並列に接続され発振器１５の発振
周波数に共振する第１の共振回路１７を構成しており、
その両端に得られる誘起電圧が増幅器１８に与えられ
る。増幅器１８は誘起電圧を増幅するものであり、その
出力をアナログスイッチ１９を介して検波回路２０に与
える。受信ゲート発生回路１４はタイムコントローラ１
２により与えられる送受信切換信号が受信状態となって
いるときに送信パルスの立下りから所定時間、例えば１
クロック分遅らせた受信ゲート信号を発生するものであ
る。受信ゲート信号はゲート信号としてアナログスイッ
チ１９に与えられる。又クロック発生器１１及び受信ゲ
ート発生回路１４の受信ゲート信号はサンプリング信号
発生回路２１にも与えられている。サンプリング信号発
生回路２１は受信ゲート信号の所定のタイミング、例え
ば終了直前の１クロック分の信号をサンプリング信号と
してサンプルホールド回路２２に与えるものである。検
波回路２０はアナログスイッチ１９を介して得られる信
号を検波し、積分信号又はその包絡線信号を得るもので
あり、検波信号はサンプルホールド回路２２に与えられ
る。サンプルホールド回路２２はサンプリング信号に基
づいて入力信号をホールドするものであり、その出力は
第１の比較器２３に与えられる。比較器２３は所定の閾
値レベルでホールドされている信号を弁別することによ
って二値信号を得るものであり、その出力は受信信号Ｒ
Ｄとして上位の制御機器４に与えられる。又検波回路２
０の出力は第２の比較器２４にも与えられる。比較器２
４はＩＤユニット３が通信可能領域より更に接近し、検
波回路２０の出力がより充分な信号が得られる受信レベ
ルVrefに設定されており、このレベルを越えるときに安
定通信状態を判別するものであって、その出力は表示駆
動回路２５に与えられる。表示駆動回路２５は表示手
段、例えば発光ダイオード２６を点灯させるものであ
る。

ＩＤユニット３は第３図に示すように書込／読出制御ユ
ニット１に対向する面に設けられたコイルＬ３及びコン
デンサＣ２から成る第２の共振回路３０を有しており、
その両端の誘起電圧が検波回路３１及びダイオードブリ
ッジ３２に与えられる。検波回路３１はこの信号を検波
するものであり、その出力は第３の比較器３３に与えら
れる。又ダイオードブリッジ３２は共振回路に得られる
誘起電圧を全波整流して定電圧回路３４に与える。定電
圧回路３４はその整流された電圧を平滑し、一定の電圧
としてＩＤユニット３の各ブロックに供給するものであ
る。比較器３３には所定の閾値レベルが設定され、検波
出力をその閾値で弁別するものであり、比較器３３の出
力はクロック弁別回路３５，カウンタ３６及びデジタル
コンパレータ３７に与えられる。クロック弁別回路３５
の入力端は図示のように共振回路３０の一端に接続され
ており、共振回路に得られる発振周波数のクロックを送
信パルスが与えられたときに検出するものであって、そ
のクロック信号をカウンタ３６に与える。カウンタ３６
はこのクロック信号を計数するものであり、その計数値
はデジタルコンパレータ３７に与えられる。デジタルコ
ンパレータ３７は比較器３３より比較信号が与えられた
ときにカウンタ３６の計数値を一定の計数値と比較し、
その計数値を越えているか否かによって「Ｌ」もしくは
「Ｈ」の出力を得るものであり、その出力をメモリ制御
部３８に与える。メモリ制御部３８にはＩＤユニット３
の記憶手段であるメモリ３９が接続される。書込／読出
制御ユニット１から得られる信号はデータ及びコマンド
であるため、メモリ制御部３８はこのコマンドに基づい
て与えられたデータをメモリ３９に書込むと共に、メモ
リ３９内のデータを読出すように制御するものである。
又メモリ制御部３８の出力は残響制御パルス発生器４０
に与えられる。残響制御パルス発生器４０は比較器３３
の出力が「Ｌ」レベルとなる所定のタイミングでメモリ
制御部３８から読出された書込／読出制御ユニット１に
送出する送信データに基づいてその送出データが「Ｈ」
レベルのときに所定幅の残響制御パルスを発生するもの
である。さて共振回路３０の両端には夫々アースとの間
に抵抗を介してスイッチング素子であるＦＥＴ４１，４
２が接続される。ＦＥＴ４１，４２は残響制御パルス発
生器４０の残響制御パルスに基づいて共振回路３０の両
端を夫々接地するように制御するものである。

ここでカウンタ３６及びデジタルコンパレータ３７は、
弁別されたクロック信号と第１，第２のデューティ比を
有する比較器３３の出力、即ち書込／読出制御ユニット
１から与えられる送信パルス信号に基づいて送信データ
ＳＤを判別するデータ復調手段４３を構成している。又
残留制御パルス発生器４０と共振回路３０の両端を接地
するスイッチング素子であるＦＥＴ４１，４２は共振回
路３０の残響を制御する残響制御手段４４を構成してい
る。

（実施例の動作） 次に本実施例の動作についてタイムチャートを参照しつ
つ説明する。ＩＤユニット３から書込／読出制御ユニッ
ト１にデータを伝送する際には、まず書込／読出制御ユ
ニット１のタイムコントローラ１２の送受信切換信号が
受信状態に切換えられ、送信パルス発生回路１３は第４
図(a)に示すような一定の第３のデューティ比、例えば5
0％のデューティ比の一定周期Ｔの送信パルス信号を発
生する。そうすれば発振器１５が周期的に断続されるた
め第４図(b)に示すような発振信号がコイルＬ１よりＩ
Ｄユニット３に伝えられることとなる。従って比較器３
３は第４図(c)に示すようなデューティ50％のクロック
信号を出力することになる。このクロック信号に基づい
てメモリ制御部３８よりデータ信号が読出される。第４
図(d)はメモリ制御部３８より読出された信号が「ＨＬ
ＨＬ」である信号の例を示しており、この信号が残響制
御パルス発生器４０に与えられる。残響制御パルス発生
器４０はこの信号の論理レベルに基づいて比較器３３の
立下りの時点で第４図(e)に示すように所定幅の残響制
御パルスを出力する。この信号がＦＥＴ４１，４２に与
えられて断続される。従ってＦＥＴ４１，４２がオフ状
態では、第４図(f)の時刻t₂以後等に示すように共振回
路３０に減衰信号が生じているが、ＦＥＴ４１，４２を
オンとする時刻t₄以後には共振回路３０の両端が接地さ
れるため、ＩＤユニット３の共振回路３０にはほとんど
残響が生じることがない。一方書込／読出制御ユニット
１の共振回路１７に得られる信号は発振器１５が駆動さ
れる時刻t₁〜t₂，t₃〜t₄……の間は一定の高い振幅レベ
ルを有するが、それ以外の時刻t₂〜t₃……はＩＤユニッ
ト３の共振回路３０の残響に応じて低いレベルの残響が
残存する。そして送信パルスがオフとなる周期より短い
一定の周期で第４図(h),(i)に示すように受信ゲート信
号発生回路１４より受信ゲート信号が発生し、その間だ
け閉成するアナログスイッチ１９を介して検波回路２０
に信号が伝えられる。そしてこの立下りの直前で第４図
(k)に示すようにサンプリング信号がサンプルホールド
回路２２に与えられる。従ってサンプルホールド回路２
２の出力が比較器２３によって閾値と弁別されるため、
比較器２３より第４図(l)に示すような信号、即ち第４
図(d)と同様のメモリ読出信号が送信周期Ｔだけ遅れて
伝達されることになる。又検波回路２０の検波出力は比
較器２４によって所定の閾値レベルで弁別される。従っ
て第４図(m)に示すように検波信号が所定レベル以上で
あれば表示駆動回路２５を介してＬＥＤ２６が点灯す
る。従ってＩＤユニット３が書込／読出制御ユニット１
に充分近く、データ伝送が可能な位置にあることを確認
することができる。この状態では書込／読出制御ユニッ
ト１からＩＤユニット３へのデータ伝送及びＩＤユニッ
ト３から書込／読出制御ユニット１へのデータ伝送が可
能である。

書込／読出制御ユニット１からＩＤユニット３へのデー
タ伝送時には、まず上位の制御機器４よりタイムコント
ローラ１２に送信コントロール信号ＣＴが送出される。
そうすればタイムコントローラ１２は送信パルス発生回
路１３に送信切換信号を与える。その後第５図(a)に示
すように上位の制御機器４より送信データＳＤ（例えば
図示のように「ＨＬＬＨ」）の信号が送信パルス発生回
路１３に加えられる。そうすれば送信パルス発生回路１
３は第５図(b)に示すように時刻t₅,t₇,t₉及びt₁₀より一
定の周期Ｔで送信データの論理レベルに対応した第１，
第２のデューティ比の送信パルス信号を発生する。この
信号によって第５図(c)に示すように発振器１５の発振
が断続される。従ってＩＤユニット３が近接している場
合には、共振回路３０の両端に第５図(d)に示すように
発振器１５の駆動時間、即ち時刻t₅〜t₆，t₇〜t₈……に
一定の振幅の信号が得られ、その後減衰する信号が得ら
れることとなる。この信号は検波回路３１によって検波
されて所定の閾値レベルで比較されるため、比較器３３
により第５図(e)に示すような送信パルス信号と同一の
信号が得られる。この信号が「Ｈ」レベルである時刻t₅
〜t₆には第５図(f)に示すように一定の振幅のクロック
信号が抽出される。この信号がカウンタ３６に与えられ
て計数される。カウンタ３６には時刻t₅からの計数が開
始されたときにはその出力が立下る時刻t₆の時点では所
定値より大きい計数値が得られ、時刻t₇より計数を開始
したときには時刻t₈の時点では所定値より低い計数値が
得られている。従ってデジタルコンパレータ３７は時刻
t₆,t₈にその計数値を弁別し、第５図(g)に示すように送
信データＳＤより１周期遅れたタイミングでメモリ制御
部３８に信号を出力する。こうすれば書込／読出制御ユ
ニット１よりＩＤユニット３にデータを伝送することが
できる。

尚本実施例では書込／読出制御ユニット１は常に第４図
(a)に示すような送信パルス信号によって発振回路を駆
動しており、データ通信可能な領域で安定表示用の表示
器を点灯させるようにしているが、ＩＤユニット３が安
定表示出力が得られる位置に達すればＩＤユニット３と
のデータ伝送を開始させるようにしてもよい。又ＩＤユ
ニット３から書込／読出制御ユニットに与えられる信号
は「Ｌ」レベルが連続する場合にも安定表示用の表示器
が点灯するように「ＨＬ」レベルが平均化されるマンチ
ェスタ符号によってデータ伝送を行うことが好ましい。

【図面の簡単な説明】

第１図は本考案のデータ通信装置の一実施例による物品
識別システムの書込／読出制御ユニットの構成を示すブ
ロック図、第２図はその全体構成を示すブロック図、第
３図はＩＤユニットの構成を示すブロック図、第４図は
ＩＤユニットより書込／読出制御ユニットに信号を伝送
する際の各部の波形を示すタイムチャート、第５図は書
込／読出制御ユニットよりＩＤユニットにデータを伝送
する際の各部の波形を示すタイムチャートである。 １……書込／読出制御ユニット、３……ＩＤユニット、
４……制御機器、Ｌ１，Ｌ２，Ｌ３……コイル、１１…
…クロック発生器、１２……タイムコントローラ、１３
……送信パルス発生回路、１４……受信ゲート信号発生
回路、１５……発振器、１７，３０……共振回路、１９
……アナログスイッチ、２０，３１……検波回路、２２
……サンプルホールド回路、２３，２４，３３……比較
器、２５……表示駆動回路、２６……発光ダイオード、
３４……定電圧回路、３５……クロック弁別回路、３６
……カウンタ、３７……デジタルコンパレータ、３８…
…メモリ制御部、３９……メモリ、４０……残留制御パ
ルス発生器、４１，４２……ＦＥＴ、４３……データ復
調手段、４４……残響制御手段

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】書込／読出制御ユニットとＩＤユニット間
   でシリアルデータの半二重データ伝送を行うデータ通信
   装置であって、 前記書込／読出制御ユニットは、 前記ＩＤユニットに対向する面に設けられた第１のコイ
   ルを有する発振器と、 データ送信時には送信データ信号に対応させて第１，第
   ２のデューティ比を有し、データ受信時には一定の第３
   のデューティ比を有する一定周期の送信パルス信号を発
   生し、前記発振器に該一定周期の送信パルス信号を与え
   ることによってその発振を断続する送信パルス発生手段
   と、 前記発振器の発振周波数に実質的に等しい共振周波数を
   有し、前記ＩＤユニットに対向する面に設けられた第２
   のコイルを含む第１の共振回路と、 前記送信パルス発生手段の送信パルスに対応した信号が
   与えられ前記発振器の発振停止時のタイミングを有する
   受信ゲート信号を発生する受信ゲート信号発生手段と、 前記受信ゲート信号発生手段の受信ゲート信号が与えら
   れる間に前記第１の共振回路に得られる電磁誘導信号を
   検波する第１の検波回路と、 前記受信ゲート信号の所定タイミングで前記検波回路の
   出力をサンプリングするサンプルホールド回路と、 前記サンプルホールド回路のホールド信号を所定レベル
   で弁別して受信信号を得る第１の比較器と、 前記検波回路の出力を所定の閾値レベルで弁別する第２
   の比較器と、 前記第２の比較器の出力によって駆動される表示手段
   と、を有するものであり、 前記ＩＤユニットは、 前記書込／読出制御ユニットの発振器の発振周波数に実
   質的に等しい共振周波数を有し前記書込／読出制御ユニ
   ットに対向する面に設けられた第３のコイルを含む第２
   の共振回路と、 前記第２の共振回路に得られる信号を検波する第２の検
   波回路と、 前記第２の検波回路の出力を所定の閾値レベルで弁別す
   ることによって送信パルス信号を得る第３の比較器と、 前記書込／読出制御ユニットからのデータ受信時に前記
   第３の比較器の出力に基づいて第１，第２のデューティ
   比の送信パルス信号より送信データ信号を復調するデー
   タ復調手段と、 前記第２の共振回路とアース間に接続されたスイッチン
   グ素子を有し、前記書込／読出制御ユニットへのデータ
   伝送時に前記第３の比較器より得られる第３のデューテ
   ィ比の送信パルス信号に基づいて前記発振器の発振停止
   のタイミングで該スイッチング素子を送信データに対応
   させて断続することにより第２の共振回路に生じる残響
   を制御する残響制御手段と、を有することを特徴とする
   データ通信装置。