JPH05121402A - 基板上にパターン薄膜を形成する方法 - Google Patents
基板上にパターン薄膜を形成する方法Info
- Publication number
- JPH05121402A JPH05121402A JP4101126A JP10112692A JPH05121402A JP H05121402 A JPH05121402 A JP H05121402A JP 4101126 A JP4101126 A JP 4101126A JP 10112692 A JP10112692 A JP 10112692A JP H05121402 A JPH05121402 A JP H05121402A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- layer
- forming
- patterned
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
- H10W20/058—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches by depositing on sacrificial masks, e.g. using lift-off
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
- H10P76/20—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials
- H10P76/202—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials for lift-off processes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
- H05K3/046—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer
- H05K3/048—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer using a lift-off resist pattern or a release layer pattern
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Abstract
(57)【要約】
【目的】 堆積されたパターン材料への損傷を最小限に
する、半導体基板上にパターン薄膜を形成する改良方法
を提供する。 【構成】 基板上にパターン薄膜を形成するプロセス
は、ポリエーテルスルホン剥離層５０を堆積する段階
と、フォトレジスト基層５２を堆積する段階と、基層５
２およびポリエーテルスルホン剥離層５０を通じて所定
の薄膜パターンをパターニングする段階と、薄膜層６０
をウェーハ上に堆積し、それにより基板１０上に薄膜層
６０を堆積する段階と、Ｎ−メチルピロリドン中に浸漬
することによりポリエーテルスルホン剥離層５０に対す
る機械的結合強さを弱める段階と、薄膜層の上に粘着テ
ープ６４を貼付し、引っ張り力を加えることにより層５
４と層６０とを剥離させる段階と、ウェーハをＮ−メチ
ルピロリドン浴中に浸漬することによりポリエーテルス
ルホン剥離層５０を除去する段階とを含む。
する、半導体基板上にパターン薄膜を形成する改良方法
を提供する。 【構成】 基板上にパターン薄膜を形成するプロセス
は、ポリエーテルスルホン剥離層５０を堆積する段階
と、フォトレジスト基層５２を堆積する段階と、基層５
２およびポリエーテルスルホン剥離層５０を通じて所定
の薄膜パターンをパターニングする段階と、薄膜層６０
をウェーハ上に堆積し、それにより基板１０上に薄膜層
６０を堆積する段階と、Ｎ−メチルピロリドン中に浸漬
することによりポリエーテルスルホン剥離層５０に対す
る機械的結合強さを弱める段階と、薄膜層の上に粘着テ
ープ６４を貼付し、引っ張り力を加えることにより層５
４と層６０とを剥離させる段階と、ウェーハをＮ−メチ
ルピロリドン浴中に浸漬することによりポリエーテルス
ルホン剥離層５０を除去する段階とを含む。
Description
【０００１】
【産業上の利用分野】本発明は、半導体製造プロセス、
より詳しくは、半導体基板上のパターン薄膜の加工に関
する。この特許出願は、１９９１年６月６日に同時に出
願され、この参照することで開示が合体された米国特許
出願「基板上にパターン薄膜を形成する方法」に（IBM
Attorney Docket No.FI9-91-052 ）に関連がある。
より詳しくは、半導体基板上のパターン薄膜の加工に関
する。この特許出願は、１９９１年６月６日に同時に出
願され、この参照することで開示が合体された米国特許
出願「基板上にパターン薄膜を形成する方法」に（IBM
Attorney Docket No.FI9-91-052 ）に関連がある。
【０００２】
【従来の技術およびその課題】半導体集積回路技術にお
ける不断の改良は、所与の半導体チップ内にますます多
数のトランジスタや抵抗などを形成する能力をもたらし
ている。例えば、イオン注入法の登場はデバイスの小型
化およびマスキングの改善を可能にし、また、分離技術
はデバイスの高密度化を可能にしている。こうした全体
的な超小型化の効果は、集積回路におけるコストの低減
および性能の改善をもたらしている。しかし、残念なこ
とに、半導体チップ内に形成された各種デバイスの多く
は、回路全部を一緒に配線するために使用可能な空間が
ないために、完全なチップでは未使用のままとされなけ
ればならない。
ける不断の改良は、所与の半導体チップ内にますます多
数のトランジスタや抵抗などを形成する能力をもたらし
ている。例えば、イオン注入法の登場はデバイスの小型
化およびマスキングの改善を可能にし、また、分離技術
はデバイスの高密度化を可能にしている。こうした全体
的な超小型化の効果は、集積回路におけるコストの低減
および性能の改善をもたらしている。しかし、残念なこ
とに、半導体チップ内に形成された各種デバイスの多く
は、回路全部を一緒に配線するために使用可能な空間が
ないために、完全なチップでは未使用のままとされなけ
ればならない。
【０００３】例えば、７００〜２０００の回路を含む当
業の集積回路チップの実状は、通常、その使用可能回路
の５０％未満しか利用していない。この原理的な理由
は、回路全部を配線するためのチップ表面で使用可能な
空間が不適切なことである。チップ上の相互接続金属系
は、極端に複雑かつ膨大であり、配線間の間隔を極めて
密にする必要がある。回路利用度の５０％の効率を得る
ためでさえ、それぞれが誘電体の１以上の層によって分
離された、少なくとも２または３恐らくは４の分離レベ
ルの複雑な伝導性配線パターンが使用される。
業の集積回路チップの実状は、通常、その使用可能回路
の５０％未満しか利用していない。この原理的な理由
は、回路全部を配線するためのチップ表面で使用可能な
空間が不適切なことである。チップ上の相互接続金属系
は、極端に複雑かつ膨大であり、配線間の間隔を極めて
密にする必要がある。回路利用度の５０％の効率を得る
ためでさえ、それぞれが誘電体の１以上の層によって分
離された、少なくとも２または３恐らくは４の分離レベ
ルの複雑な伝導性配線パターンが使用される。
【０００４】上述の相互接続配線の課題を解決する方策
の一つは、回路構成要素とそれらの相互接続配線との間
に接点を付与するために金属スタッドが使用される、先
端バイポーラ型半導体製品に見られる。これらの金属ス
タッドは、チップ空間の効率的な利用、および、高性能
および高信頼性双方にとって不可欠な平面配線構造を維
持するうえで、必須のものである。しかし、この接点ス
タッドの相対的に小さな直径および大きな高さは、特殊
な問題を課しており、それゆえ、その構成に適した方法
の数を制限している。この種の金属スタッドを形成する
ための従来技術は、Ｄａｌａｌらが共有する米国特許第
４，４１０，６２２号に開示されている。図１〜４は、
Ｄａｌａｌらに従った半導体基板上に金属接点スタッド
を形成するための方法に関する略図である。初めに、ポ
リエーテルスルホン層が基板上に堆積され、次に、ノボ
ラック樹脂（ＮＶＲ）系ポジ型レジストなどの有機重合
体材料が堆積される。このノボラック樹脂系ポジ型レジ
スト層は、これを不感光性にするために２００℃までベ
ーキングされる。その後、ノボラック樹脂系ポジ型レジ
スト層上に感光性レジスト層が堆積され、さらに、その
フォトレジスト材料を通してパターンを露光した後、ノ
ボラック樹脂系ポジ型レジスト層およびポリエーテルス
ルホン層を通じてエッチングすることにより、パターン
が基板に転写される。Ｄａｌａｌらはポリエーテルスル
ホン層全体をそのまま残すように開示しているが、半導
体基板にエッチングされたパターンを有することが望ま
しい。金属化層のブランケット堆積は、それにより半導
体基板上に堆積された金属スタッドを残す。金属化層、
ノボラック樹脂系ポジ型レジスト層、フォトレジスト層
および金属化層の除去は、Ｎ−メチルピロリドン（ＮＭ
Ｐ）その他の適切な溶剤を用いてポリエーテルスルホン
層を溶解することによって行われ、それにより上記の各
層を急速にリフトオフし、基板上に堆積された金属スタ
ッドだけを残す。
の一つは、回路構成要素とそれらの相互接続配線との間
に接点を付与するために金属スタッドが使用される、先
端バイポーラ型半導体製品に見られる。これらの金属ス
タッドは、チップ空間の効率的な利用、および、高性能
および高信頼性双方にとって不可欠な平面配線構造を維
持するうえで、必須のものである。しかし、この接点ス
タッドの相対的に小さな直径および大きな高さは、特殊
な問題を課しており、それゆえ、その構成に適した方法
の数を制限している。この種の金属スタッドを形成する
ための従来技術は、Ｄａｌａｌらが共有する米国特許第
４，４１０，６２２号に開示されている。図１〜４は、
Ｄａｌａｌらに従った半導体基板上に金属接点スタッド
を形成するための方法に関する略図である。初めに、ポ
リエーテルスルホン層が基板上に堆積され、次に、ノボ
ラック樹脂（ＮＶＲ）系ポジ型レジストなどの有機重合
体材料が堆積される。このノボラック樹脂系ポジ型レジ
スト層は、これを不感光性にするために２００℃までベ
ーキングされる。その後、ノボラック樹脂系ポジ型レジ
スト層上に感光性レジスト層が堆積され、さらに、その
フォトレジスト材料を通してパターンを露光した後、ノ
ボラック樹脂系ポジ型レジスト層およびポリエーテルス
ルホン層を通じてエッチングすることにより、パターン
が基板に転写される。Ｄａｌａｌらはポリエーテルスル
ホン層全体をそのまま残すように開示しているが、半導
体基板にエッチングされたパターンを有することが望ま
しい。金属化層のブランケット堆積は、それにより半導
体基板上に堆積された金属スタッドを残す。金属化層、
ノボラック樹脂系ポジ型レジスト層、フォトレジスト層
および金属化層の除去は、Ｎ−メチルピロリドン（ＮＭ
Ｐ）その他の適切な溶剤を用いてポリエーテルスルホン
層を溶解することによって行われ、それにより上記の各
層を急速にリフトオフし、基板上に堆積された金属スタ
ッドだけを残す。
【０００５】図１を参照すれば、上述の従来の金属スタ
ッド堆積法は、半導体基板１０上にポリエーテルスルホ
ン層１２を堆積させる初期段階を含む。次に、ノボラッ
ク樹脂系ポジ型レジスト層１４がポリエーテルスルホン
層１２上に堆積される。このポジ型レジスト層１４は、
これを不感光性にするために約２１０〜２３０℃の温度
範囲でベーキングされる。そして、ポジ型レジスト層１
４上に感光性レジスト層１６が堆積される。
ッド堆積法は、半導体基板１０上にポリエーテルスルホ
ン層１２を堆積させる初期段階を含む。次に、ノボラッ
ク樹脂系ポジ型レジスト層１４がポリエーテルスルホン
層１２上に堆積される。このポジ型レジスト層１４は、
これを不感光性にするために約２１０〜２３０℃の温度
範囲でベーキングされる。そして、ポジ型レジスト層１
４上に感光性レジスト層１６が堆積される。
【０００６】次に図２を参照すれば、このレジスト層１
６は、従来技術で公知の方式で、輻射線を受け、現像さ
れ、それによりレリーフパターン像１８が付与される。
このレジストマスクは、窓２０を露出させるために下層
を成す層１４および１２の選択的除去を容易にするため
に使用される。半導体基板１０上に形成されたこうした
窓は無数になり得ることに留意すべきである。窓２０は
これらの窓の一例にすぎない。窓ならびに層１４および
１２を形成する技術は当業で公知である。
６は、従来技術で公知の方式で、輻射線を受け、現像さ
れ、それによりレリーフパターン像１８が付与される。
このレジストマスクは、窓２０を露出させるために下層
を成す層１４および１２の選択的除去を容易にするため
に使用される。半導体基板１０上に形成されたこうした
窓は無数になり得ることに留意すべきである。窓２０は
これらの窓の一例にすぎない。窓ならびに層１４および
１２を形成する技術は当業で公知である。
【０００７】図３を参照すれば、窓１８および２０が形
成された後、金属層２２がこの構造全体の上にブランケ
ット堆積され、それにより窓２０の半導体基板上に金属
スタッド２４が形成される。
成された後、金属層２２がこの構造全体の上にブランケ
ット堆積され、それにより窓２０の半導体基板上に金属
スタッド２４が形成される。
【０００８】図４を参照すれば、層１４，１６および２
２は、ポリエーテルスルホン層１２を溶解し剥離させる
ためのＮ−メチルピロリドンその他の適切な溶剤を用い
て迅速にリフトオフされ、その結果、半導体基板１０の
表面上に付着したパターン金属スタッド２４が残る。こ
のリフトオフ過程において、残留ポリエーテルスルホン
が残るかもしれないが（図示せず）、追加的な段階でＮ
−メチルピロリドンなどの適切な溶剤を用いて溶解する
ことにより除去することができる。
２は、ポリエーテルスルホン層１２を溶解し剥離させる
ためのＮ−メチルピロリドンその他の適切な溶剤を用い
て迅速にリフトオフされ、その結果、半導体基板１０の
表面上に付着したパターン金属スタッド２４が残る。こ
のリフトオフ過程において、残留ポリエーテルスルホン
が残るかもしれないが（図示せず）、追加的な段階でＮ
−メチルピロリドンなどの適切な溶剤を用いて溶解する
ことにより除去することができる。
【０００９】しかし、この方法は、リフトオフ過程にお
いて、リフトオフされる各層１２，１４，１６および２
２の衝撃によってスタッドが損傷を受けることから、不
適切である。損傷状態の一例を「傾斜スタッド」と称
し、図４に例示する。この状態でも、スタッドは電気接
続を行うことは可能である。しかし、電気接続領域は著
しく低減し、その結果、潜在的に信頼できない接続をも
たらし、将来の時点で、そうした欠陥を修理またはその
部品を交換する際には極めて高額になる。図１〜４か
ら、リフトオフ構造がスタッドよりも相当大量になるこ
とは明白である。
いて、リフトオフされる各層１２，１４，１６および２
２の衝撃によってスタッドが損傷を受けることから、不
適切である。損傷状態の一例を「傾斜スタッド」と称
し、図４に例示する。この状態でも、スタッドは電気接
続を行うことは可能である。しかし、電気接続領域は著
しく低減し、その結果、潜在的に信頼できない接続をも
たらし、将来の時点で、そうした欠陥を修理またはその
部品を交換する際には極めて高額になる。図１〜４か
ら、リフトオフ構造がスタッドよりも相当大量になるこ
とは明白である。
【００１０】従って、Ｄａｌａｌらは、最初に基板上に
堆積されるポリエーテルスルホン基層のＮ−メチルピロ
リドンに対する感受性を利用することにより金属スタッ
ドを形成する方法を提起している。しかし、このプロセ
スは、スタッドに対する損傷がリフトオフ過程において
生じるので、現在利用されるより小型の半導体構造には
受け入れられない。これは、スタッドが基板の全領域の
わずかな割合の領域からしか構成されず、リフトオフさ
れる構造が残りの領域を占めるという事実によるもので
ある。その結果、ポリエーテルスルホン層、ノボラック
樹脂系ポジ型レジスト層、フォトレジスト層および金属
化層を含む構造は、リフトオフ過程において金属スタッ
ドに衝突し、それによりスタッドに衝撃による損傷を生
じさせる。単一の金属構造に対する損傷でさえ、チップ
全体の不合格の正当な理由となる潜在的な信頼性問題で
あることに留意すべきである。
堆積されるポリエーテルスルホン基層のＮ−メチルピロ
リドンに対する感受性を利用することにより金属スタッ
ドを形成する方法を提起している。しかし、このプロセ
スは、スタッドに対する損傷がリフトオフ過程において
生じるので、現在利用されるより小型の半導体構造には
受け入れられない。これは、スタッドが基板の全領域の
わずかな割合の領域からしか構成されず、リフトオフさ
れる構造が残りの領域を占めるという事実によるもので
ある。その結果、ポリエーテルスルホン層、ノボラック
樹脂系ポジ型レジスト層、フォトレジスト層および金属
化層を含む構造は、リフトオフ過程において金属スタッ
ドに衝突し、それによりスタッドに衝撃による損傷を生
じさせる。単一の金属構造に対する損傷でさえ、チップ
全体の不合格の正当な理由となる潜在的な信頼性問題で
あることに留意すべきである。
【００１１】従って、従来技術のこうした欠点を克服す
る、損傷を受けない信頼できる金属系を製造する方法が
極めて望ましい。
る、損傷を受けない信頼できる金属系を製造する方法が
極めて望ましい。
【００１２】
【課題を解決するための手段】本発明の目的は、堆積さ
れたパターン材料への損傷を最小限にする、半導体基板
上にパターン薄膜を形成する改良方法を提供することで
ある。
れたパターン材料への損傷を最小限にする、半導体基板
上にパターン薄膜を形成する改良方法を提供することで
ある。
【００１３】本発明に従えば、パターン薄膜形成プロセ
スは、ポリエーテルスルホン剥離層を堆積する段階と、
フォトレジスト基層を堆積する段階と、この基層をフッ
化処理する段階と、露光フォトレジスト層を堆積する段
階と、フォトレジスト層、基層および剥離層を通じて薄
膜パターンをパターニングする段階と、薄膜層を堆積
し、それによりパターン化された開口部に薄膜を残す段
階と、薄膜層に粘着テープを貼付する段階と、基層から
薄膜層およびフォトレジスト層を剥離する段階と、選択
的レジスト剥離剤を用いて基層および剥離層を溶解させ
る段階とを含む。
スは、ポリエーテルスルホン剥離層を堆積する段階と、
フォトレジスト基層を堆積する段階と、この基層をフッ
化処理する段階と、露光フォトレジスト層を堆積する段
階と、フォトレジスト層、基層および剥離層を通じて薄
膜パターンをパターニングする段階と、薄膜層を堆積
し、それによりパターン化された開口部に薄膜を残す段
階と、薄膜層に粘着テープを貼付する段階と、基層から
薄膜層およびフォトレジスト層を剥離する段階と、選択
的レジスト剥離剤を用いて基層および剥離層を溶解させ
る段階とを含む。
【００１４】本発明は、ポリエーテルスルホン層および
薄膜層の除去においてフォトレジスト基層によって保護
される、半導体基板上に堆積された密度の高い薄膜パタ
ーンの形成を行う。結果的に、この薄膜パターンは、そ
の形成後の製造プロセスにおいて損傷を受けないままで
あり、その結果、製造歩留りおよびデバイス信頼性を向
上させる。
薄膜層の除去においてフォトレジスト基層によって保護
される、半導体基板上に堆積された密度の高い薄膜パタ
ーンの形成を行う。結果的に、この薄膜パターンは、そ
の形成後の製造プロセスにおいて損傷を受けないままで
あり、その結果、製造歩留りおよびデバイス信頼性を向
上させる。
【００１５】
【実施例】本発明は、基板上にパターン薄膜を堆積する
方法である。例えば、本発明は、半導体基板上に金属接
点スタッドを形成する際に利用することができる。金属
接点スタッドを形成する方法は、以下、図５〜１６によ
って説明するが、金属線などの他の種類の伝導性および
不導性パターン薄膜も本発明の方法を用いて堆積できる
ことが理解される。
方法である。例えば、本発明は、半導体基板上に金属接
点スタッドを形成する際に利用することができる。金属
接点スタッドを形成する方法は、以下、図５〜１６によ
って説明するが、金属線などの他の種類の伝導性および
不導性パターン薄膜も本発明の方法を用いて堆積できる
ことが理解される。
【００１６】まず、図５について説明する。本発明によ
る半導体基板上に金属系を堆積するための方法は、半導
体基板上に、約２０００〜３０００Ａ（オングストロー
ム）厚のポリエーテルスルホン層５０の剥離層をスピン
コーティングすることに始まる。このポリエーテルスル
ホン層５０は次に、全部の溶剤を除去するために、約２
２０℃で約５分間、ホットプレート上でベーキングされ
る。
る半導体基板上に金属系を堆積するための方法は、半導
体基板上に、約２０００〜３０００Ａ（オングストロー
ム）厚のポリエーテルスルホン層５０の剥離層をスピン
コーティングすることに始まる。このポリエーテルスル
ホン層５０は次に、全部の溶剤を除去するために、約２
２０℃で約５分間、ホットプレート上でベーキングされ
る。
【００１７】図６について説明すれば、そのポリエーテ
ルスルホン層５０上にフォトレジスト基層５２が堆積さ
れる。フォトレジスト基層５２は、塗布において使用さ
れる、以下の性質のいずれかの高分子材料から構成する
ことができる。ａ）ポリエーテルスルホン層５０に良好
な付着を示す。ｂ）パターニングされる薄膜の堆積条件
のもとで熱的に安定している。ｃ）反応性エッチングに
よって除去可能である。ｄ）以下で詳述するＮ−メチル
ピロリドンまたは選択的レジスト剥離溶液において可溶
性である。「熱的に安定している」ということは、その
材料が、材料が後に暴露される本明細書に所定の条件の
もとで、流れない、気体生成物を放出しない、物理的に
歪んだり分解したりしないことを意味する。この基層に
好ましい材料は、ノボラック系フェノールホルムアルデ
ヒド樹脂および感光性架橋剤を含む、ＡＺ−１３５０系
ポリマーなどの有機重合体マスキング材料であり、Ｈｏ
ｅｃｈｓｔ Ｃｅｌａｎｅｓｅ Ｃｏｒｐｏｒａｔｉｏ
ｎから商用化されている。他の適切な材料には、ポリビ
ニルシンナメート（polyvinyl cinemate）、ポリメチル
メタクリレート、ジアゾ系フォトレジストおよびポリイ
ミド樹脂といった合成樹脂が含まれる。基層５２とポリ
エーテルスルホン層５０との総合厚さは、作成されるス
タッドの高さを決定する。本発明では、約１．９〜２．
８ミクロンの基層が適切である。基層５２の堆積の好ま
しい方法はスピンコーティングであるが、当業で公知の
他の堆積技術も利用することができる。基層５２は、堆
積後、これを不感光性にするために、ホットプレートで
約２１０〜２３０℃で約５分間、または、オーブンで約
２１０〜２３０℃で約１０分間、ベーキングされる。
ルスルホン層５０上にフォトレジスト基層５２が堆積さ
れる。フォトレジスト基層５２は、塗布において使用さ
れる、以下の性質のいずれかの高分子材料から構成する
ことができる。ａ）ポリエーテルスルホン層５０に良好
な付着を示す。ｂ）パターニングされる薄膜の堆積条件
のもとで熱的に安定している。ｃ）反応性エッチングに
よって除去可能である。ｄ）以下で詳述するＮ−メチル
ピロリドンまたは選択的レジスト剥離溶液において可溶
性である。「熱的に安定している」ということは、その
材料が、材料が後に暴露される本明細書に所定の条件の
もとで、流れない、気体生成物を放出しない、物理的に
歪んだり分解したりしないことを意味する。この基層に
好ましい材料は、ノボラック系フェノールホルムアルデ
ヒド樹脂および感光性架橋剤を含む、ＡＺ−１３５０系
ポリマーなどの有機重合体マスキング材料であり、Ｈｏ
ｅｃｈｓｔ Ｃｅｌａｎｅｓｅ Ｃｏｒｐｏｒａｔｉｏ
ｎから商用化されている。他の適切な材料には、ポリビ
ニルシンナメート（polyvinyl cinemate）、ポリメチル
メタクリレート、ジアゾ系フォトレジストおよびポリイ
ミド樹脂といった合成樹脂が含まれる。基層５２とポリ
エーテルスルホン層５０との総合厚さは、作成されるス
タッドの高さを決定する。本発明では、約１．９〜２．
８ミクロンの基層が適切である。基層５２の堆積の好ま
しい方法はスピンコーティングであるが、当業で公知の
他の堆積技術も利用することができる。基層５２は、堆
積後、これを不感光性にするために、ホットプレートで
約２１０〜２３０℃で約５分間、または、オーブンで約
２１０〜２３０℃で約１０分間、ベーキングされる。
【００１８】図７について説明する。基層５２上に、ス
ピンコーティングによって、厚さ約１ミクロンの感光性
レジスト層５４が堆積される。このレジスト層５４は、
Ｈｏｅｃｈｓｔ Ｃｅｌａｎｅｓｅ Ｃｏｒｐｏｒａｔ
ｉｏｎから商用化されている、製品番号ＺＡ４１１０な
どの材料としてよい。
ピンコーティングによって、厚さ約１ミクロンの感光性
レジスト層５４が堆積される。このレジスト層５４は、
Ｈｏｅｃｈｓｔ Ｃｅｌａｎｅｓｅ Ｃｏｒｐｏｒａｔ
ｉｏｎから商用化されている、製品番号ＺＡ４１１０な
どの材料としてよい。
【００１９】図８について説明する。本発明のプロセス
の次の段階は、当業で公知の多数の技術のいずれかによ
り、フォトレジスト層５４を通じて所定の金属化パター
ン５６を露光し現像することである。
の次の段階は、当業で公知の多数の技術のいずれかによ
り、フォトレジスト層５４を通じて所定の金属化パター
ン５６を露光し現像することである。
【００２０】図９について説明する。残りのフォトレジ
スト層５４材料は、これを反応性イオンエッチング（Ｒ
ＩＥ）に耐えられるようにするために状態調節される。
状態調節の好ましい方法は、これを１０％ヘキサメチル
シクロトリシラザン（ＨＭＣＴＳ）および９０％キシレ
ンの加熱溶液（約５０℃）に約１０〜３０分間浸漬する
ことにより、フォトレジスト５４をシリル化することで
ある。その後、このウェーハは、キシレンなどの適切な
溶剤できれいに洗浄され、乾燥された後、約１６０〜２
１０℃で約３０分間ベーキングされる。
スト層５４材料は、これを反応性イオンエッチング（Ｒ
ＩＥ）に耐えられるようにするために状態調節される。
状態調節の好ましい方法は、これを１０％ヘキサメチル
シクロトリシラザン（ＨＭＣＴＳ）および９０％キシレ
ンの加熱溶液（約５０℃）に約１０〜３０分間浸漬する
ことにより、フォトレジスト５４をシリル化することで
ある。その後、このウェーハは、キシレンなどの適切な
溶剤できれいに洗浄され、乾燥された後、約１６０〜２
１０℃で約３０分間ベーキングされる。
【００２１】図１０について説明する。金属化パターン
５６は、基層５２およびポリエーテルスルホン層５０を
通じて酸素反応性イオンエッチングによって転写され、
それにより、フォトレジスト層５４でパターン５６にわ
ずかにアンダーカットを付けた金属化パターン５８を生
成する。パターン５６のアンダーカットは、層５４の全
部の材料が所望の開口部の位置で除去されることを保証
する。
５６は、基層５２およびポリエーテルスルホン層５０を
通じて酸素反応性イオンエッチングによって転写され、
それにより、フォトレジスト層５４でパターン５６にわ
ずかにアンダーカットを付けた金属化パターン５８を生
成する。パターン５６のアンダーカットは、層５４の全
部の材料が所望の開口部の位置で除去されることを保証
する。
【００２２】図８〜１０に例示した段階に代替するため
に、例示していない他の技法が基板１０に金属化パター
ンを付与するために利用できることに留意されたい。そ
うした代替技法の一例は、以下の段階を含む。基層５２
上に（シリコン亜硝酸エステル（silicon nitrite ）、
有機スピンオンガラス、シリカなどの）酸素反応性イオ
ンエッチング耐性バリヤー層を堆積する；このバリヤー
層上に（上述と同様の）感光性レジスト層を堆積する；
感光性レジスト層を通じて金属化パターンを露光および
現像する；ＣＦ４溶液を用いてバリヤー層を通じてパタ
ーンを転写する；酸素反応性イオンエッチングにより基
層５２およびポリエーテルスルホン層５０を通じてパタ
ーンを転写する。
に、例示していない他の技法が基板１０に金属化パター
ンを付与するために利用できることに留意されたい。そ
うした代替技法の一例は、以下の段階を含む。基層５２
上に（シリコン亜硝酸エステル（silicon nitrite ）、
有機スピンオンガラス、シリカなどの）酸素反応性イオ
ンエッチング耐性バリヤー層を堆積する；このバリヤー
層上に（上述と同様の）感光性レジスト層を堆積する；
感光性レジスト層を通じて金属化パターンを露光および
現像する；ＣＦ４溶液を用いてバリヤー層を通じてパタ
ーンを転写する；酸素反応性イオンエッチングにより基
層５２およびポリエーテルスルホン層５０を通じてパタ
ーンを転写する。
【００２３】図１１について説明する。本発明のプロセ
スの次の段階は、現構造上への金属化層６０のブランケ
ット堆積である。金属層６０の堆積は、蒸着／イオンプ
レーティングまたはスパッタリングといった当業で公知
の多数の方法のいずれかとしてよい。この堆積段階は、
開口部５８の半導体基板１０上に金属スタッド６２を形
成する。
スの次の段階は、現構造上への金属化層６０のブランケ
ット堆積である。金属層６０の堆積は、蒸着／イオンプ
レーティングまたはスパッタリングといった当業で公知
の多数の方法のいずれかとしてよい。この堆積段階は、
開口部５８の半導体基板１０上に金属スタッド６２を形
成する。
【００２４】金属化層の堆積に先立ち、アルゴンイオン
スパッタリングまたは緩衝付きＨＦといった各種表面清
浄法が、この金属系と基板１０との間の電気的接触を改
善するために利用できることに留意されたい。
スパッタリングまたは緩衝付きＨＦといった各種表面清
浄法が、この金属系と基板１０との間の電気的接触を改
善するために利用できることに留意されたい。
【００２５】剥離層５０、基層５２およびフォトレジス
ト層５４の好ましい材料は上述したが、他の適合材料も
使用できることが理解されよう。しかし、代用材料は、
その金属または薄膜堆積条件のもとで熱的に安定してい
なければならない。
ト層５４の好ましい材料は上述したが、他の適合材料も
使用できることが理解されよう。しかし、代用材料は、
その金属または薄膜堆積条件のもとで熱的に安定してい
なければならない。
【００２６】図１２について説明する。ウェーハは、室
温で約１０秒間、Ｎ−メチルピロリドン浴に浸漬され
る。その後、ウェーハは、Ｆｒｅｏｎ ＴＦ蒸気で洗浄
および乾燥される。Ｆｒｅｏｎ ＴＦはＤｕ Ｐｏｎｔ
Ｃｏｒｐｏｒａｔｉｏｎの登録商標である。Ｎ−メチ
ルピロリドン浴は、ポリエーテルスルホン層５０を状態
調節し、その機械的結合強さを弱め、それにより後述の
リフトオフ段階を容易にする。
温で約１０秒間、Ｎ−メチルピロリドン浴に浸漬され
る。その後、ウェーハは、Ｆｒｅｏｎ ＴＦ蒸気で洗浄
および乾燥される。Ｆｒｅｏｎ ＴＦはＤｕ Ｐｏｎｔ
Ｃｏｒｐｏｒａｔｉｏｎの登録商標である。Ｎ−メチ
ルピロリドン浴は、ポリエーテルスルホン層５０を状態
調節し、その機械的結合強さを弱め、それにより後述の
リフトオフ段階を容易にする。
【００２７】図１３について説明する。金属化層６０の
上に、３Ｍ Ｃｏｒｐｏｒａｔｉｏｎにより製造されて
いる製品番号８５０などの粘着ポリマーフィルムまたは
テープ６４が貼付される。
上に、３Ｍ Ｃｏｒｐｏｒａｔｉｏｎにより製造されて
いる製品番号８５０などの粘着ポリマーフィルムまたは
テープ６４が貼付される。
【００２８】図１４について説明する。テープ６４に引
っ張りまたは剥離力を加え、それにより剥離層５０か
ら、金属化層６０、フォトレジスト層５４および基層５
２を引き離す。層５０と層５２との結合は、図１２に例
示し説明したＮ−メチルピロリドンによる状態調節段階
により破壊されている。剥離層５０と基層５２とのその
機械的結合は、層５２，５４，６０および６４の各層間
の機械的結合よりも弱い。従って、基層５２、フォトレ
ジスト層５４および金属化層６０は剥離層５０から剥離
される。
っ張りまたは剥離力を加え、それにより剥離層５０か
ら、金属化層６０、フォトレジスト層５４および基層５
２を引き離す。層５０と層５２との結合は、図１２に例
示し説明したＮ−メチルピロリドンによる状態調節段階
により破壊されている。剥離層５０と基層５２とのその
機械的結合は、層５２，５４，６０および６４の各層間
の機械的結合よりも弱い。従って、基層５２、フォトレ
ジスト層５４および金属化層６０は剥離層５０から剥離
される。
【００２９】図１５について説明する。テープ剥離段階
後に残っている構造は、金属系６２および残留ポリエー
テルスルホン層５０を含む。
後に残っている構造は、金属系６２および残留ポリエー
テルスルホン層５０を含む。
【００３０】図１６について説明する。残留ポリエーテ
ルスルホン層５０は、前述のＤａｌａｌらの特許での開
示と同様に、ウェーハをＮ−メチルピロリドン浴に浸漬
することにより基板から除去される。あるいはまた、そ
のポリエーテルスルホン層５０は、Ｎ−アルキル−２−
ピロリドン、１，２−プロパンジオールおよび水酸化テ
トラアルキルアンモニウムなどのフォトレジスト剥離剤
配合物にウェーハを浸漬することにより溶解させてもよ
い。共有米国特許出願番号第０７／５１７，１０５号
（１９９０年５月１日出願）は、ポリエーテルスルホン
層５０を除去する際に利用できる好ましいフォトレジス
ト剥離剤配合物を開示しており、引用により本明細書と
完全に一体を成す。本発明のプロセスにとって好ましい
フォトレジスト剥離剤配合物は、６０〜９０重量パーセ
ントのＮ−メチル−２−ピロリドン、１０〜４０重量パ
ーセントの１，２−プロパンジオール、および、０．１
〜０．２２所定である溶液を付与するために十分な量の
水酸化テトラアルキルアンモニウムから成る。ウェーハ
は、約１０５〜１３５℃で１５分間より長くこの剥離剤
配合物に浸漬するべきである。その後基板は、従来技術
で公知の方法により洗浄し清浄されなければならない。
ルスルホン層５０は、前述のＤａｌａｌらの特許での開
示と同様に、ウェーハをＮ−メチルピロリドン浴に浸漬
することにより基板から除去される。あるいはまた、そ
のポリエーテルスルホン層５０は、Ｎ−アルキル−２−
ピロリドン、１，２−プロパンジオールおよび水酸化テ
トラアルキルアンモニウムなどのフォトレジスト剥離剤
配合物にウェーハを浸漬することにより溶解させてもよ
い。共有米国特許出願番号第０７／５１７，１０５号
（１９９０年５月１日出願）は、ポリエーテルスルホン
層５０を除去する際に利用できる好ましいフォトレジス
ト剥離剤配合物を開示しており、引用により本明細書と
完全に一体を成す。本発明のプロセスにとって好ましい
フォトレジスト剥離剤配合物は、６０〜９０重量パーセ
ントのＮ−メチル−２−ピロリドン、１０〜４０重量パ
ーセントの１，２−プロパンジオール、および、０．１
〜０．２２所定である溶液を付与するために十分な量の
水酸化テトラアルキルアンモニウムから成る。ウェーハ
は、約１０５〜１３５℃で１５分間より長くこの剥離剤
配合物に浸漬するべきである。その後基板は、従来技術
で公知の方法により洗浄し清浄されなければならない。
【図１】従来技術の方法に従って製作中の構造の略断面
図。
図。
【図２】従来技術の方法に従って製作中の構造の略断面
図。
図。
【図３】従来技術の方法に従って製作中の構造の略断面
図。
図。
【図４】従来技術の方法に従って製作中の構造の略断面
図。
図。
【図５】本発明の方法に従って製作中の構造の略断面
図。
図。
【図６】本発明の方法に従って製作中の構造の略断面
図。
図。
【図７】本発明の方法に従って製作中の構造の略断面
図。
図。
【図８】本発明の方法に従って製作中の構造の略断面
図。
図。
【図９】本発明の方法に従って製作中の構造の略断面
図。
図。
【図１０】本発明の方法に従って製作中の構造の略断面
図。
図。
【図１１】本発明の方法に従って製作中の構造の略断面
図。
図。
【図１２】本発明の方法に従って製作中の構造の略断面
図。
図。
【図１３】本発明の方法に従って製作中の構造の略断面
図。
図。
【図１４】本発明の方法に従って製作中の構造の略断面
図。
図。
【図１５】本発明の方法に従って製作中の構造の略断面
図。
図。
【図１６】本発明の方法に従って製作中の構造の略断面
図。
図。
１０ 半導体基板 ５０ ポリエーテルスルホン層 ５２ フォトレジスト基層 ５４ 感光性レジスト層 ５６、５８ 金属化パターン ６０ 金属化層 ６２ 金属スタッド ６４ 粘着デープ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マーガレツト、ジエーン、ローソン アメリカ合衆国ニユーヨーク州、ニユーバ ーグ、ハワード、ドライブ、６ (72)発明者 エドワード、ジヨセフ、レオナード アメリカ合衆国ニユーヨーク州、フイツシ ユキル、デリツク、ドライブ、68 (72)発明者 ブライアン、ニユートン、ローズ アメリカ合衆国ニユーヨーク州、パイン、 ブツシユ、アール、デイー、ナンバー、 ２、ボツクス、274シー
Claims (18)
- 【請求項１】基板上にパターン薄膜を形成する方法であ
って、 ａ）基板上に剥離材料の剥離層を堆積する段階であり、
前記剥離材料は薄膜堆積条件のもとで熱的に安定し、か
つ、少なくとも第１および第２の溶液に可溶性である、
前記段階と、 ｂ）前記剥離層上に第１の材料の基層を堆積する段階で
あり、前記第１の材料は薄膜堆積条件のもとで熱的に安
定している、前記段階と、 ｃ）前記剥離層および前記基層を通じて所定の薄膜パタ
ーンをパターニングする段階と、 ｄ）薄膜層を堆積し、それにより前記所定の薄膜パター
ンで基板上にパターン薄膜を形成する段階と、 ｅ）前記剥離層の機械的結合強さを弱める段階と、 ｆ）前記薄膜層上に粘着テープを貼付する段階と、 ｇ）前記テープに引っ張り力を加え、それにより、前記
剥離層上の全部の層を剥離し、前記パターン薄膜および
前記剥離層を基板上に残す段階と、 ｈ）前記剥離層を除去する段階とを含むことを特徴とす
る方法。 - 【請求項２】請求項１記載の基板上にパターン薄膜を形
成する方法であって、段階ｅ）が前記剥離層を前記第１
の溶液中に浸漬することを含むことを特徴とする方法。 - 【請求項３】請求項２記載の基板上にパターン薄膜を形
成する方法であって、前記第１の溶液がＮ−メチルピロ
リドン（ＮＭＰ）を含むことを特徴とする方法。 - 【請求項４】請求項１記載の基板上にパターン薄膜を形
成する方法であって、段階ｈ）が前記剥離層を前記第２
の溶液中で溶解することを含むことを特徴とする方法。 - 【請求項５】請求項４記載の基板上にパターン薄膜を形
成する方法であって、前記第２の溶液がＮ−メチル−２
−ピロリドン、１，２−プロパンジオール、および、水
酸化テトラアルキルアンモニウムを含むことを特徴とす
る方法。 - 【請求項６】請求項４記載の基板上にパターン薄膜を形
成する方法であって、前記第２の溶液が、ほぼ、 ａ）６０〜９０重量パーセントのＮ−メチル−２−ピロ
リドンと、 ｂ）１０〜４０重量パーセントの１，２−プロパンジオ
ールと、 ｃ）０．１〜０．２２所定である溶液を付与するために
十分な量の水酸化テトラアルキルアンモニウムとを含む
ことを特徴とする方法。 - 【請求項７】請求項４記載の基板上にパターン薄膜を形
成する方法であって、前記第２の溶液がＮ−メチルピロ
リドン（ＮＭＰ）を含むことを特徴とする方法。 - 【請求項８】請求項１記載の基板上にパターン薄膜を形
成する方法であって、段階ｃ）がさらに、 ａ）前記剥離層上にパターニングレジスト層（ＰＲＬ）
を堆積する段階と、 ｂ）前記所定の薄膜パターン像に従って前記パターニン
グレジスト層をパターニングする段階と、 ｃ）前記パターニングレジスト層を像転写プロセスに耐
えられるように状態調節する段階と、 ｄ）前記所定の薄膜パターンを基板上に転写する段階と
を含むことを特徴とする方法。 - 【請求項９】請求項１記載の基板上にパターン薄膜を形
成する方法であって、段階ｃ）がさらに、 ａ）酸素反応性イオンエッチングに耐性であるバリヤー
層（ＢＬ）を堆積する段階と、 ｂ）前記バリヤー層上にパターニングレジスト層（ＰＲ
Ｌ）を堆積する段階と、 ｃ）前記所定の薄膜パターンに従って前記パターニング
レジスト層をパターニングする段階と、 ｄ）ＣＦ４反応性イオンエッチングを用いて前記バリヤ
ー層を通じて前記所定の薄膜パターンを転写する段階
と、 ｅ）前記所定の薄膜パターン像を基板上に転写する段階
とを含むことを特徴とする方法。 - 【請求項１０】請求項１記載の基板上にパターン薄膜を
形成する方法であって、段階ｄ）がさらに、蒸発金属を
基板上に堆積させることを含むことを特徴とする方法。 - 【請求項１１】請求項１記載の基板上にパターン薄膜を
形成する方法であって、パターン薄膜は金属を含み、ま
た、段階ｄ）がさらに、ＣＶＤプロセスを含むことを特
徴とする方法。 - 【請求項１２】請求項１記載の基板上にパターン薄膜を
形成する方法であって、パターン薄膜は金属を含み、ま
た、段階ｄ）がさらに、スパッタリングプロセスを含む
ことを特徴とする方法。 - 【請求項１３】請求項１記載の基板上にパターン薄膜を
形成する方法であって、前記剥離材料がポリエーテルス
ルホンを含むことを特徴とする方法。 - 【請求項１４】請求項１記載の基板上にパターン薄膜を
形成する方法であって、前記基層が有機重合体を含むこ
とを特徴とする方法。 - 【請求項１５】請求項１記載の基板上にパターン薄膜を
形成する方法であって、前記基層が有機重合体マスキン
グ材料を含むことを特徴とする方法。 - 【請求項１６】基板上にパターン薄膜を形成する方法で
あって、 ａ）ポリエーテルスルホンの剥離層を堆積する段階と、 ｂ）有機重合体マスキング材料の基層を堆積する段階
と、 ｃ）前記剥離層および前記基層を通じて所定の薄膜パタ
ーンをパターニングする段階と、 ｄ）薄膜層を堆積し、それにより前記所定の薄膜パター
ンで基板上にパターン薄膜を形成する段階と、 ｅ）前記剥離層をＮ−メチルピロリドン（ＮＭＰ）を含
む溶液中に浸漬し、その機械的結合強さを弱める段階
と、 ｆ）前記薄膜層上に粘着テープを貼付する段階と、 ｇ）前記テープに引っ張り力を加え、それにより、前記
剥離層上の全部の層を剥離し、かつ、前記パターン薄膜
を基板上に残す段階と、 ｈ）前記剥離層を溶解する段階とを含むことを特徴とす
る方法。 - 【請求項１７】請求項１６記載の基板上にパターン薄膜
を形成する方法であって、段階ｈ）が、Ｎ−メチル−２
−ピロリドン、１，２−プロパンジオール、および、水
酸化テトラアルキルアンモニウムを含む溶液中で前記剥
離層を溶解することを含むことを特徴とする方法。 - 【請求項１８】請求項１６記載の基板上にパターン薄膜
を形成する方法であって、段階ｈ）が、Ｎ−メチルピロ
リドンを含む溶液中で前記基層および前記剥離層を溶解
することを含むことを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US711224 | 1991-06-06 | ||
| US07/711,224 US5209815A (en) | 1991-06-06 | 1991-06-06 | Method for forming patterned films on a substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05121402A true JPH05121402A (ja) | 1993-05-18 |
| JPH0770538B2 JPH0770538B2 (ja) | 1995-07-31 |
Family
ID=24857231
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4101126A Expired - Lifetime JPH0770538B2 (ja) | 1991-06-06 | 1992-04-21 | 基板上にパターン薄膜を形成する方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5209815A (ja) |
| JP (1) | JPH0770538B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08148452A (ja) * | 1994-11-15 | 1996-06-07 | Sony Corp | 基板表面保護テープ及び基板裏面研削方法 |
| US5904156A (en) * | 1997-09-24 | 1999-05-18 | International Business Machines Corporation | Dry film resist removal in the presence of electroplated C4's |
| US6569763B1 (en) * | 2002-04-09 | 2003-05-27 | Northrop Grumman Corporation | Method to separate a metal film from an insulating film in a semiconductor device using adhesive tape |
| US7175876B2 (en) * | 2003-06-27 | 2007-02-13 | 3M Innovative Properties Company | Patterned coating method employing polymeric coatings |
| GB2425401A (en) * | 2005-04-21 | 2006-10-25 | Stuart Philip Speakman | Manufacture of microstructures using peelable mask |
| WO2009088357A1 (en) * | 2008-01-07 | 2009-07-16 | Agency For Science, Technology And Research | Method for lift-off patterning films on a substrate |
| WO2013184219A1 (en) * | 2012-03-30 | 2013-12-12 | The Trustees Of Columbia University In The City Of New York | Systems and methods for patterning samples |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50141277A (ja) * | 1974-04-23 | 1975-11-13 | ||
| JPH02137229A (ja) * | 1988-11-17 | 1990-05-25 | Sanyo Electric Co Ltd | 金属配線形成方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4004044A (en) * | 1975-05-09 | 1977-01-18 | International Business Machines Corporation | Method for forming patterned films utilizing a transparent lift-off mask |
| US4410622A (en) * | 1978-12-29 | 1983-10-18 | International Business Machines Corporation | Forming interconnections for multilevel interconnection metallurgy systems |
| DE3029521A1 (de) * | 1980-08-04 | 1982-03-04 | Helmuth 2058 Lauenburg Schmoock | Schaltung mit aufgedruckten leiterbahnen und verfahren zu deren herstellung |
| DE3682395D1 (de) * | 1986-03-27 | 1991-12-12 | Ibm | Verfahren zur herstellung von seitenstrukturen. |
| US4869760A (en) * | 1987-01-28 | 1989-09-26 | Kayoh Technical Industry Co., Ltd. | Method for production of metallic sticker |
| JPH0626201B2 (ja) * | 1987-10-15 | 1994-04-06 | 富士通株式会社 | 半導体装置の製造方法 |
| US4886728A (en) * | 1988-01-06 | 1989-12-12 | Olin Hunt Specialty Products Inc. | Use of particular mixtures of ethyl lactate and methyl ethyl ketone to remove undesirable peripheral material (e.g. edge beads) from photoresist-coated substrates |
| JP2642663B2 (ja) * | 1988-03-10 | 1997-08-20 | ヤマハ発動機株式会社 | めっき型熱電対 |
| US4846931A (en) * | 1988-03-29 | 1989-07-11 | Bell Communications Research, Inc. | Method for lifting-off epitaxial films |
| JP2863177B2 (ja) * | 1989-01-10 | 1999-03-03 | 沖電気工業株式会社 | パターン形成方法 |
| JPH0743534B2 (ja) * | 1989-04-21 | 1995-05-15 | 東京応化工業株式会社 | 半導体デバイス用レジストパターンの製造方法 |
| EP0410274B1 (en) * | 1989-07-25 | 1995-11-15 | Dai Nippon Insatsu Kabushiki Kaisha | Method of forming fine patterns |
| US5073230A (en) * | 1990-04-17 | 1991-12-17 | Arizona Board Of Regents Acting On Behalf Of Arizona State University | Means and methods of lifting and relocating an epitaxial device layer |
-
1991
- 1991-06-06 US US07/711,224 patent/US5209815A/en not_active Expired - Fee Related
-
1992
- 1992-04-21 JP JP4101126A patent/JPH0770538B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50141277A (ja) * | 1974-04-23 | 1975-11-13 | ||
| JPH02137229A (ja) * | 1988-11-17 | 1990-05-25 | Sanyo Electric Co Ltd | 金属配線形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5209815A (en) | 1993-05-11 |
| JPH0770538B2 (ja) | 1995-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5240878A (en) | Method for forming patterned films on a substrate | |
| US6586323B1 (en) | Method for dual-layer polyimide processing on bumping technology | |
| US4606998A (en) | Barrierless high-temperature lift-off process | |
| CA1244145A (en) | Process for forming planar chip-level wiring | |
| US5277749A (en) | Methods and apparatus for relieving stress and resisting stencil delamination when performing lift-off processes that utilize high stress metals and/or multiple evaporation steps | |
| CA1212890A (en) | Use of depolymerizable polymers in the fabrication of lift-off structure for multilevel metal processes | |
| EP0102281B1 (en) | Adhesion bond-breaking of lift-off regions on semiconductor structures | |
| JP2920854B2 (ja) | ビィアホール構造及びその形成方法 | |
| EP0100736A2 (en) | Structure and process for lift-off wafer processing | |
| JPH02151030A (ja) | パターン形成方法 | |
| KR100777994B1 (ko) | 엄격한 공차로 매입된 소자를 구비하는 인쇄 회로 기판형성 방법 | |
| JPH0519818B2 (ja) | ||
| JPH0831522B2 (ja) | 感光性ポリイミドポリマー組成物を用いる多層導体／絶縁体共平面薄膜の形成方法 | |
| US4855252A (en) | Process for making self-aligned contacts | |
| KR20010020083A (ko) | 수동소자 내장형 멀티칩모듈 기판 및 그 제조방법 | |
| JPH05121402A (ja) | 基板上にパターン薄膜を形成する方法 | |
| US6544904B1 (en) | Method of manufacturing semiconductor device | |
| JPS60142545A (ja) | 多層複合構造体 | |
| JPH08274452A (ja) | 有機エッチング阻止層を使用した金属被覆された基板の製造方法 | |
| JP2006287099A (ja) | レジスト付きプリント配線板の製造方法 | |
| JPH0554278B2 (ja) | ||
| JP3726578B2 (ja) | 半導体装置の製造方法 | |
| JPH0722395A (ja) | 半導体装置の製造方法 | |
| JPH04257238A (ja) | 半導体装置の製造方法 | |
| JPH04257239A (ja) | 半導体装置の製造方法 |