JPH0512196A - バス制御装置 - Google Patents

Abstract

(57)【要約】 【目的】 バッファを構成するＩＣを１チップ化するこ
とにより、将来の中央演算処理装置と周辺機器との間の
データ交換システムの発展を行いやすくすること。 【構成】 中央演算処理装置と、この中央演算処理装置
との間でデータ交換を行なう周辺機器と、これら中央演
算処理装置および周辺機器の間においてデータを送付す
る複数のバスと、各バスに接続され、複数のポートにお
けるデータの転送をコントロールするバス制御手段と、
中央演算処理装置とバス制御手段との間に接続され中央
演算処理装置の動作内容に応じて制御ポート信号を出力
してバス制御手段を動作させるポート制御部とを備えた
バス制御装置である。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、中央演算処理装置とそ
の周辺機器とのデータ交換を行うバス制御装置に関し、
特に多数の周辺機器とのデータ交換が可能なバス制御装
置に関するものである。

【０００２】

【従来の技術】中央演算装置と周辺機器との間のデータ
の送受はバスを介して行なわれるのが普通であるが、こ
のバスを制御する装置の従来例としては特開昭６３ー２
６１４５１号に示されるもの、或いは図３に示すものが
ある。図３に示すバス制御装置は、ＣＰＵバス１及びシ
ステムバス２を制御するバッファ３と、ＣＰＵバス１と
ローカルバス４とを制御するバッファ５とを有し、バッ
ファ３、５を複数のＩＣメモリによって構成することに
より多くのＩＣを用い、これによって制御を行なってい
た。なお図３中、符号６はシステムバス２を介して送ら
れて来たデータを格納するシステムメモリ、７はローカ
ルバス４を介して送られてきたデータを格納するローカ
ルメモリであり、いずれのメモリ６、７も図３のシステ
ム内で周辺機器としての役割を持つ。また符号８は各種
プログラムを有し、バス制御システム全体の動作をコン
トロールする中央演算処理装置すなわちＣＰＵである。

【０００３】

【発明が解決しようとする課題】しかしながら、このよ
うな従来のバス制御装置にあっては、周辺機器が増加す
るにしたがって、使用バッファが非常に多く必要にな
り、また使用バッファが増加するに伴い、装置製作段階
においてハンダ付けを必要とする箇所が増加する。この
ため、ハンダブリッジ等の不良が生じやすくなり、さら
に将来システムが３２ビット化、６４ビット化等の多く
のデータビットを処理できるＣＰＵ８に対応すると使用
ＩＣが増加する。このため、ＣＰＵ８と多くの周辺機器
６、７との情報交換には、バッファＩＣ３、５が非常に
多く必要であり、それに伴い、基板の不良率、使用ＩＣ
による基板占有率が大きくなるという不具合がある。

【０００４】本発明は前記問題点に鑑みてなされたもの
で、その目的は、バッファを構成するＩＣを１チップ化
することにより、将来の中央演算処理装置と周辺機器と
の間のデータ交換システムの発展を行いやすくすること
である。

【０００５】本発明の他の目的は、周辺機器が増加して
も使用ＩＣがあまり増加することなく、また、中央演算
処理装置と周辺機器との間のデータ交換システムが発展
しても、マルチポートバス等に良好に対応し且つ処理で
きるバス制御装置を提供することである。

【０００６】

【課題を解決するための手段】本発明は上述の問題を解
決するために、中央演算処理装置と、中央演算処理装置
とデータ交換を行なう周辺機器との間のバスをコントロ
ールするバス制御装置に複数のポートを設ける一方、複
数のポートにおけるデータの転送をコントロールするバ
ス制御部と、中央演算処理装置およびバス制御手段間に
接続され中央演算処理装置の動作内容に応じて制御ポー
ト信号を出力してバス制御手段を動作させるポート制御
部とを備えたことを要旨とする。

【０００７】

【作用】本発明は前述のように、多くのポートを持つこ
とにより、周辺機器が多くなっても、使用ＬＳＩが少な
くてもすむ。また、ポート制御部を有することにより、
各ポートの選択やデータの方向、データビット数を任意
に変化させることができる。

【０００８】

【実施例】図１は本発明の一実施例による、マルチポー
トバス制御装置の概略構成を示す図である。この図中、
符号１０はマルチポートバスをコントロールするバス制
御手段としてのマルチポートバス制御部である。このマ
ルチポートバス制御部１０には複数のデータバスが接続
されている。そのうち、１１はＣＰＵ８とのデータバス
であり、１つのポートが割り当てられる。また、１２は
ローカルバス４とのデータバスであり、１つのポートが
割り当てられる。さらに、１３はシステムバスとのデー
タバスであり、１つのポートが割り当てられる。１４は
システムメモリであり、データバス１５によってシステ
ムバス２に接続される。また１６はローカルメモリであ
りデータバス１７によってローカルバス４に接続され
る。１８はＬＳＩによって構成され、ＣＰＵ８からの命
令に基づいてマルチポートバス制御部１０の制御ポート
信号を生じさせるポート制御部である。１９、２０はＣ
ＰＵ８により送受されるデータの通り路となるバスであ
り、２１、２２はポート制御部１８から出された制御ポ
ート信号をマルチポートバス制御部１０へ送るバスであ
る（尚、簡単のため３ポート、１６ビットデータとす
る。）。また、２３はバス２１、２２を通してＣＰＵ８
から送られてきた転送方向切換えのための制御信号が入
力される端子、２４はバス２１、２２を通してＣＰＵ８
から送られてきたデータ幅切換えのための制御信号が入
力される端子、２５はバス２１、２２を通してＣＰＵ８
から送られてきたバイトイネーブル信号が入力される端
子である。

【０００９】図２はＬＳＩで構成されたマルチポートバ
ス制御部１０の概略構成および各バス１、２、４との接
続状態を説明する図である。この図中、３１はＣＰＵバ
ス１とマルチポートバス制御部１０との間におけるデー
タの転送動作時、転送データを一時的に格納するＣＰＵ
バスバッファ、３２はシステムバス２とマルチポートバ
ス制御部１０との間におけるデータの転送動作時、転送
データを一時的に格納するシステムバスバッファ、３３
はローカルバス４とマルチポートバス制御部１０との間
におけるデータの転送動作時、転送データを一時的に格
納するローカルバスバッファである。また、３４はマル
チポートバス制御部１０における制御処理動作を実行す
るデータコントロール部である。

【００１０】以上のように構成されたマルチポートバス
制御装置について、以下その動作を説明する。まず、図
２の２３の入力信号により、データ幅（８ビット、１６
ビット、３２ビット）の切り換えを行ない、入力信号２
４により、データの転送方向の切り換えを行なう。また
入力信号２５によって、アクセスするバイト幅を、容易
に換えることができる。

【００１１】なお、本実施例においてポートは３つと
し、またデータ幅は１６ビットとして説明したが上記に
限る必要はなく同じ様な考え方で数ポート、３２ビット
以上を扱うことができ、将来のシステムの発展に簡単に
使用することができる。

【００１２】

【発明の効果】以上の説明から明かなように、本発明に
よれば、多数のポートを持ち、データの転送方向、デー
タ幅の切り換えを１チップでもって、容易にで制御する
ことができる。また、１チップ化にすることによって、
従来多かった周辺ＩＣの数が少数ですみ、回路を複雑化
することなく、多数のバス制御が可能である。

【図面の簡単な説明】

【図１】本発明の一実施例によるマルチポート制御装置
の概略構成図

【図２】前記実施例のマルチポートバス制御部を構成す
るＬＳＩのブロック図

【図３】従来のマルチバス制御装置の概略構成図

【符号の説明】

１ ＣＰＵバス ２ ローカルバス ４ システムバス １０ マルチポートバス制御部 １１、１２、１３、１４ データバス １４ システムメモリ １６ ローカルメモリ １８ ポート制御部 ２３、２４、２５ 制御信号入力端子 ３１ ＣＰＵバスバッファ ３２ システムバスバッファ ３３ ローカルバスバッファ ３４ データコントロール部

Claims (1)

1. 【特許請求の範囲】 【請求項１】 中央演算処理装置と、この中央演算処理
   装置との間でデータ交換を行なう周辺機器と、これら中
   央演算処理装置および周辺機器の間においてデータを送
   付する複数のバスと、各バスに接続され、複数のポート
   におけるデータの転送をコントロールするバス制御手段
   と、中央演算処理装置とバス制御手段との間に接続され
   中央演算処理装置の動作内容に応じて制御ポート信号を
   出力してバス制御手段を動作させるポート制御部とを備
   えたバス制御装置。