JPH0512455A - オプシヨン設定回路 - Google Patents
オプシヨン設定回路Info
- Publication number
- JPH0512455A JPH0512455A JP3166760A JP16676091A JPH0512455A JP H0512455 A JPH0512455 A JP H0512455A JP 3166760 A JP3166760 A JP 3166760A JP 16676091 A JP16676091 A JP 16676091A JP H0512455 A JPH0512455 A JP H0512455A
- Authority
- JP
- Japan
- Prior art keywords
- data
- clock
- microcomputer
- latch
- option
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Microcomputers (AREA)
Abstract
(57)【要約】
【目的】 マイコンの不揮発性メモリのデータに基づく
オプション設定の信頼性を高める。 【構成】 マイコンにおいて、システム・クロックをフ
ィルタリング・クロックとしてリセット端子１からのノ
イズを除去するノイズ・フィルタ７からの出力信号を、
オプション・データ格納用不揮発性メモリ２からの出力
データをラッチするラッチのラッチ・クロックに接続し
て構成した。
オプション設定の信頼性を高める。 【構成】 マイコンにおいて、システム・クロックをフ
ィルタリング・クロックとしてリセット端子１からのノ
イズを除去するノイズ・フィルタ７からの出力信号を、
オプション・データ格納用不揮発性メモリ２からの出力
データをラッチするラッチのラッチ・クロックに接続し
て構成した。
Description
【０００１】
【産業上の利用分野】本発明は不揮発性メモリ内蔵ワン
チップ・マイコンにおいて、前記不揮発性メモリのデー
タによりマイコン内部のプル・アップやプル・ダウンな
どのオプション設定の信頼性の向上が図れるオプション
設定回路に関するものである。
チップ・マイコンにおいて、前記不揮発性メモリのデー
タによりマイコン内部のプル・アップやプル・ダウンな
どのオプション設定の信頼性の向上が図れるオプション
設定回路に関するものである。
【０００２】
【従来の技術】以下、従来例を図２を参照しながら従来
のマイコンのオプション設定回路について説明する。
のマイコンのオプション設定回路について説明する。
【０００３】従来は、マイコン内部のプル・アップやプ
ル・ダウンなどのオプション設定用データが格納されて
いるオプション・データ格納用メモリ２からの複数のデ
ータ出力４をリセット端子１に入力されたリセット信号
９により、前記オプション・データ格納用メモリ２から
の複数のデータ出力４のデータを保持する複数個のデー
タ保持用ラッチ３のラッチ信号を発生させ、前記複数個
のデータ保持用ラッチ３からの出力信号５によってマイ
コン内部のオプション設定をおこなっていた。
ル・ダウンなどのオプション設定用データが格納されて
いるオプション・データ格納用メモリ２からの複数のデ
ータ出力４をリセット端子１に入力されたリセット信号
９により、前記オプション・データ格納用メモリ２から
の複数のデータ出力４のデータを保持する複数個のデー
タ保持用ラッチ３のラッチ信号を発生させ、前記複数個
のデータ保持用ラッチ３からの出力信号５によってマイ
コン内部のオプション設定をおこなっていた。
【０００４】
【発明が解決しようとする課題】図２に示されるよう
に、オプション設定はリセット端子１をラッチ信号とす
る複数個のデータ保持用ラッチ３により実行されてい
る。従って、リセット端子１になんらかのノイズがのる
と、データ保持用ラッチ３の出力が変化し、結果的にオ
プション設定が誤動作を引き起こす。よって、信頼性が
低下する問題点をもっていた。
に、オプション設定はリセット端子１をラッチ信号とす
る複数個のデータ保持用ラッチ３により実行されてい
る。従って、リセット端子１になんらかのノイズがのる
と、データ保持用ラッチ３の出力が変化し、結果的にオ
プション設定が誤動作を引き起こす。よって、信頼性が
低下する問題点をもっていた。
【０００５】本発明の目的は、簡単な構成でオプション
設定の信頼性の向上が図れるオプション設定回路を提供
することにある。
設定の信頼性の向上が図れるオプション設定回路を提供
することにある。
【０００６】
【課題を解決するための手段】本発明のオプション設定
回路は、上記課題を解決するため、不揮発性メモリ内蔵
ワンチップ・マイコンにおいて、マイコンのシステム・
クロックをフィルタリング・クロックとしてリセット端
子からのノイズを除去するノイズ・フィルタからの出力
信号を、オプション・データ格納用不揮発性メモリから
の複数個の出力データをラッチする複数個のラッチのラ
ッチ・クロックに接続することによりオプション設定の
信頼性の向上を図る。
回路は、上記課題を解決するため、不揮発性メモリ内蔵
ワンチップ・マイコンにおいて、マイコンのシステム・
クロックをフィルタリング・クロックとしてリセット端
子からのノイズを除去するノイズ・フィルタからの出力
信号を、オプション・データ格納用不揮発性メモリから
の複数個の出力データをラッチする複数個のラッチのラ
ッチ・クロックに接続することによりオプション設定の
信頼性の向上を図る。
【０００７】
【作用】この構成により、マイコン・システムのリセッ
ト端子にノイズがのってもオプション設定用出力にノイ
ズが直接のることがなく、オプション設定の信頼性の向
上が図れる。
ト端子にノイズがのってもオプション設定用出力にノイ
ズが直接のることがなく、オプション設定の信頼性の向
上が図れる。
【０００８】
【実施例】図１に本発明の実施例を示し、構成と動作を
説明する。
説明する。
【０００９】マイコンのシステム用リセット端子１を入
力とし、かつ、マイコンのシステム・クロック６をフィ
ルタのフィルタリング・クロックとするデジタル・フィ
ルタ７の出力信号８が、オプション・データ格納用不揮
発性メモリ２の複数個の出力４のデータを保持する複数
個のラッチ３のラッチ・クロック入力に接続されて構成
されている。また、複数個のラッチ３の出力５は、マイ
コン・システム内のプル・アップ、プル・ダウン及び、
各種オプション設定の制御信号となっている。
力とし、かつ、マイコンのシステム・クロック６をフィ
ルタのフィルタリング・クロックとするデジタル・フィ
ルタ７の出力信号８が、オプション・データ格納用不揮
発性メモリ２の複数個の出力４のデータを保持する複数
個のラッチ３のラッチ・クロック入力に接続されて構成
されている。また、複数個のラッチ３の出力５は、マイ
コン・システム内のプル・アップ、プル・ダウン及び、
各種オプション設定の制御信号となっている。
【００１０】動作としては、マイコンのシステム・クロ
ック６は常に入力されており、このクロックを用いてマ
イコンのシステム用リセット端子１からの信号９に乗っ
たノイズをデジタル・フィルタ７により除去し、ノイズ
の乗っていないフィルタ出力８により、前もってデータ
が書かれているオプション・データ格納用不揮発性メモ
リ２の内容の出力４からのデータをラッチ３に保持す
る。
ック６は常に入力されており、このクロックを用いてマ
イコンのシステム用リセット端子１からの信号９に乗っ
たノイズをデジタル・フィルタ７により除去し、ノイズ
の乗っていないフィルタ出力８により、前もってデータ
が書かれているオプション・データ格納用不揮発性メモ
リ２の内容の出力４からのデータをラッチ３に保持す
る。
【００１１】以上のように構成されたオプション設定回
路は、システム用リセット端子１にノイズが乗っても、
データを保持するラッチのクロックにノイズが乗らない
のでラッチ３の出力５が誤動作せず、従来にくらべて、
信頼性の向上が図れる。
路は、システム用リセット端子１にノイズが乗っても、
データを保持するラッチのクロックにノイズが乗らない
のでラッチ３の出力５が誤動作せず、従来にくらべて、
信頼性の向上が図れる。
【００１２】
【発明の効果】以上の説明から明らかなように、本発明
は、システム用リセット端子１にノイズが乗っても、デ
ータを保持するラッチのクロックにノイズが乗らず、ま
た、現在のデジタル・フィルタ技術を利用し半導体にし
やすい点などから、簡単な回路構成で、従来にくらべ
て、マイコン・システムの信頼性の向上が図れ極めて有
効な発明である。
は、システム用リセット端子１にノイズが乗っても、デ
ータを保持するラッチのクロックにノイズが乗らず、ま
た、現在のデジタル・フィルタ技術を利用し半導体にし
やすい点などから、簡単な回路構成で、従来にくらべ
て、マイコン・システムの信頼性の向上が図れ極めて有
効な発明である。
【図１】本発明実施例のオプション設定回路のブロック
図
図
【図２】従来のオプション設定回路のブロック図
１ リセット端子 ２ オプション・データ格納用不揮発性メモリ ３ ラッチ ４ オプション・データ格納用不揮発性メモリの内容の
出力 ５ ラッチ出力 ６ マイコンのシステム・クロック ７ デジタル・フィルタ ８ デジタル・フィルタの出力 ９ リセット信号
出力 ５ ラッチ出力 ６ マイコンのシステム・クロック ７ デジタル・フィルタ ８ デジタル・フィルタの出力 ９ リセット信号
Claims (1)
- 【特許請求の範囲】 【請求項１】不揮発性メモリ内蔵ワンチップ・マイコン
において、マイコンのシステム・クロックをフィルタリ
ング・クロックとしてリセット端子のノイズを除去する
ノイズ・フィルタからの出力信号を、オプション・デー
タ格納用不揮発性メモリからの複数個の出力データをラ
ッチする複数個のラッチのラッチ・クロックに接続する
ことを特徴とするオプション設定回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3166760A JPH0512455A (ja) | 1991-07-08 | 1991-07-08 | オプシヨン設定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3166760A JPH0512455A (ja) | 1991-07-08 | 1991-07-08 | オプシヨン設定回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0512455A true JPH0512455A (ja) | 1993-01-22 |
Family
ID=15837210
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3166760A Pending JPH0512455A (ja) | 1991-07-08 | 1991-07-08 | オプシヨン設定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0512455A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6625731B1 (en) * | 1999-02-19 | 2003-09-23 | Stmicroelectronics Sa | Method of configuring a microcontroller during reset mode by generating auxiliary oscillator signal as supply voltage ramps up to read option word from central memory |
| US8819401B2 (en) | 2010-11-12 | 2014-08-26 | Spansion Llc | Semiconductor device and reset control method in semiconductor device |
-
1991
- 1991-07-08 JP JP3166760A patent/JPH0512455A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6625731B1 (en) * | 1999-02-19 | 2003-09-23 | Stmicroelectronics Sa | Method of configuring a microcontroller during reset mode by generating auxiliary oscillator signal as supply voltage ramps up to read option word from central memory |
| US8819401B2 (en) | 2010-11-12 | 2014-08-26 | Spansion Llc | Semiconductor device and reset control method in semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1011971A (ja) | 半導体記憶装置 | |
| JPH0512455A (ja) | オプシヨン設定回路 | |
| US6301188B1 (en) | Method and apparatus for registering free flow information | |
| JPS63240615A (ja) | インタ−フエイス回路 | |
| JP2644111B2 (ja) | 入出力回路 | |
| JP3917736B2 (ja) | 集積回路 | |
| KR950003057Y1 (ko) | 명령/상태 정보 교환회로 | |
| JP2716284B2 (ja) | 半導体集積回路 | |
| KR890003236Y1 (ko) | 데이터 변환값의 라이트 및 리이드 회로 | |
| JP2919357B2 (ja) | Ｃｐｕインタフェース回路 | |
| JP6002600B2 (ja) | 記憶素子搭載回路基板、及び記憶素子書換システム | |
| JPS6243409Y2 (ja) | ||
| JPH0267414U (ja) | ||
| JPS6174002A (ja) | ラツチ回路 | |
| JPH05291932A (ja) | 電子回路 | |
| KR100338402B1 (ko) | 기억장치및그제어방법 | |
| JPH0497640A (ja) | インタフェース回路 | |
| JPH03255714A (ja) | リセット機能付きラッチ回路 | |
| JPH02162835A (ja) | Ａｄ変換装置 | |
| JPH0222410B2 (ja) | ||
| JPH0574135A (ja) | メモリーカード | |
| JPS6145315B2 (ja) | ||
| JPS59105120A (ja) | 電子回路用電源回路 | |
| JPH0222411B2 (ja) | ||
| JPS6127785B2 (ja) |