JPH05128012A - 電子デイスク装置 - Google Patents
電子デイスク装置Info
- Publication number
- JPH05128012A JPH05128012A JP3311752A JP31175291A JPH05128012A JP H05128012 A JPH05128012 A JP H05128012A JP 3311752 A JP3311752 A JP 3311752A JP 31175291 A JP31175291 A JP 31175291A JP H05128012 A JPH05128012 A JP H05128012A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- package
- data
- circuit
- error correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004044 response Effects 0.000 claims abstract description 6
- 230000006870 function Effects 0.000 abstract description 3
- 230000002950 deficient Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】
【目的】 故障したメモリパッケージの交換を容易に
し、かつその故障前のデータを高速に復元する。 【構成】 １ワードがＮ×Ｍビット（Ｎ及びＭは正の整
数）のデータを記憶するＭ枚のメモリパッケージを設け
る。メモリ電源回路２により、パッケージ毎に電源をオ
ンオフ制御する。故障したパッケージの交換後、新たな
パッケージについてのメモリ電源回路２による電源オン
制御に応答してマイクロプロセッサ回路１５により、そ
のパッケージからデータを１ワード単位で読出す。誤り
訂正符号生成訂正回路１３により、この読出されたデー
タについてのエラーを訂正する。 【効果】 誤り訂正機能を用いるため、データを高速に
復元できる。
し、かつその故障前のデータを高速に復元する。 【構成】 １ワードがＮ×Ｍビット（Ｎ及びＭは正の整
数）のデータを記憶するＭ枚のメモリパッケージを設け
る。メモリ電源回路２により、パッケージ毎に電源をオ
ンオフ制御する。故障したパッケージの交換後、新たな
パッケージについてのメモリ電源回路２による電源オン
制御に応答してマイクロプロセッサ回路１５により、そ
のパッケージからデータを１ワード単位で読出す。誤り
訂正符号生成訂正回路１３により、この読出されたデー
タについてのエラーを訂正する。 【効果】 誤り訂正機能を用いるため、データを高速に
復元できる。
Description
【０００１】
【技術分野】本発明は電子ディスク装置に関し、特に半
導体メモリにより構成され、磁気ディスク装置と同様に
データが読み書きされる電子ディスク装置に関する。
導体メモリにより構成され、磁気ディスク装置と同様に
データが読み書きされる電子ディスク装置に関する。
【０００２】
【従来技術】従来、この種の電子ディスク装置は、メモ
リが実装されたパッケージ、すなわちメモリパッケージ
を数枚組合せることにより、所定のデータを記憶するよ
うに構成されていた。そして、その装置に障害が発生し
た場合、パッケージ単位で故障することが多く、その場
合には故障したパッケージを新たなパッケージと交換す
ることにより運用されていた。
リが実装されたパッケージ、すなわちメモリパッケージ
を数枚組合せることにより、所定のデータを記憶するよ
うに構成されていた。そして、その装置に障害が発生し
た場合、パッケージ単位で故障することが多く、その場
合には故障したパッケージを新たなパッケージと交換す
ることにより運用されていた。
【０００３】しかし、上述した従来の電子ディスク装置
では、メモリパッケージを交換する場合にはメモリ回路
上のデータを他の補助記憶装置に待避した後メモリパッ
ケージを交換し、再び待避した他の補助記憶装置からそ
のデータを読み出すことにより復元しなければならず、
時間がかかるという欠点がある。
では、メモリパッケージを交換する場合にはメモリ回路
上のデータを他の補助記憶装置に待避した後メモリパッ
ケージを交換し、再び待避した他の補助記憶装置からそ
のデータを読み出すことにより復元しなければならず、
時間がかかるという欠点がある。
【０００４】
【発明の目的】本発明はメモリパッケージの交換を容易
に、かつメモリデータの復元を高速に行える電子ディス
ク装置を提供することである。
に、かつメモリデータの復元を高速に行える電子ディス
ク装置を提供することである。
【０００５】
【発明の構成】本発明による電子ディスク装置は、１ワ
ードがＮ×Ｍビット（Ｎ及びＭは正の整数）のデータを
記憶するＭ枚のメモリパッケージと、前記Ｍ枚のメモリ
パッケージについてパッケージ毎に電源をオンオフ制御
するメモリ電源回路と、前記メモリパッケージの交換
後、新たなメモリパッケージについての前記メモリ電源
回路による電源オン制御に応答して該メモリパッケージ
からデータを１ワード単位で読出す読出し制御手段と、
この読出されたデータについて、少なくともＮビットの
エラーを訂正する誤り訂正手段とを含むことを特徴とす
る。
ードがＮ×Ｍビット（Ｎ及びＭは正の整数）のデータを
記憶するＭ枚のメモリパッケージと、前記Ｍ枚のメモリ
パッケージについてパッケージ毎に電源をオンオフ制御
するメモリ電源回路と、前記メモリパッケージの交換
後、新たなメモリパッケージについての前記メモリ電源
回路による電源オン制御に応答して該メモリパッケージ
からデータを１ワード単位で読出す読出し制御手段と、
この読出されたデータについて、少なくともＮビットの
エラーを訂正する誤り訂正手段とを含むことを特徴とす
る。
【０００６】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００７】図１は本発明による電子ディスク装置の第
１の実施例の構成を示すブロック図である。図におい
て、本実施例にかかる電子ディスク装置１は、データビ
ット幅が４ビットのメモリパッケージ111 を２０枚組合
せることにより構成され、６４ビット幅のデータ及び１
６ビット幅の誤り訂正符号を格納する８０ビット幅のメ
モリ回路１１と、メモリ回路１１の各メモリパッケージ
毎に電源をオン／オフ制御でき、メモリ回路１１にデー
タを保持中は絶えずオン状態にできるメモリ電源回路１
２とを含んで構成されている。つまり、誤り訂正符号を
含めて、１ワードが８０ビットのデータが、メモリ回路
１１内に記憶されることになる。すなわち、１ワードを
Ｎ×Ｍビット（Ｎ及びＭは正の整数）とすると、本例で
はＮ＝４，Ｍ＝２０である。なお、１枚のメモリパッケ
ージに例えば128 メガビット記憶されるものとすれば、
128/４＝３２メガワードがメモリ回路１１に記憶される
ことになる。
１の実施例の構成を示すブロック図である。図におい
て、本実施例にかかる電子ディスク装置１は、データビ
ット幅が４ビットのメモリパッケージ111 を２０枚組合
せることにより構成され、６４ビット幅のデータ及び１
６ビット幅の誤り訂正符号を格納する８０ビット幅のメ
モリ回路１１と、メモリ回路１１の各メモリパッケージ
毎に電源をオン／オフ制御でき、メモリ回路１１にデー
タを保持中は絶えずオン状態にできるメモリ電源回路１
２とを含んで構成されている。つまり、誤り訂正符号を
含めて、１ワードが８０ビットのデータが、メモリ回路
１１内に記憶されることになる。すなわち、１ワードを
Ｎ×Ｍビット（Ｎ及びＭは正の整数）とすると、本例で
はＮ＝４，Ｍ＝２０である。なお、１枚のメモリパッケ
ージに例えば128 メガビット記憶されるものとすれば、
128/４＝３２メガワードがメモリ回路１１に記憶される
ことになる。
【０００８】また、本実施例の電子ディスク装置は、メ
モリ回路１１に格納する１６ビット幅の誤り訂正符号の
生成と誤り訂正符号による二重バイト（１バイト＝４ビ
ット）誤りの検出及び単一バイト（１バイト＝４ビッ
ト）誤りの訂正を行う誤り訂正符号生成訂正回路１３と
を含んで構成されている。この誤り訂正符号としては、
例えば、周知のパリティチェック（水平、垂直パリテ
ィ）、ＣＲＣ、ハミング符号等を用い、少なくともＮビ
ット（本例では４ビット）訂正できれば良い。
モリ回路１１に格納する１６ビット幅の誤り訂正符号の
生成と誤り訂正符号による二重バイト（１バイト＝４ビ
ット）誤りの検出及び単一バイト（１バイト＝４ビッ
ト）誤りの訂正を行う誤り訂正符号生成訂正回路１３と
を含んで構成されている。この誤り訂正符号としては、
例えば、周知のパリティチェック（水平、垂直パリテ
ィ）、ＣＲＣ、ハミング符号等を用い、少なくともＮビ
ット（本例では４ビット）訂正できれば良い。
【０００９】さらにまた、本実施例の電子ディスク装置
は、メモリ回路１１からの読出し動作において誤り訂正
符号生成訂正回路１３による単一バイト誤り（訂正可能
エラー）の検出時に誤り訂正符号生成訂正回路１３で訂
正した後のデータ及び誤り訂正符号を再びメモリ回路１
１に書込むことにより、再度同じアドレスのデータを読
出す時には誤り訂正符号エラーとならないようにするメ
モリ制御回路１４と、電子ディスク装置１の運用開始前
にアドレスを指定し、連続してメモリ回路１１の全デー
タを読出すマイクロプロセッサ回路１５とを含んで構成
されている。つまり、本装置では誤り訂正機能によって
データを復元するのである。
は、メモリ回路１１からの読出し動作において誤り訂正
符号生成訂正回路１３による単一バイト誤り（訂正可能
エラー）の検出時に誤り訂正符号生成訂正回路１３で訂
正した後のデータ及び誤り訂正符号を再びメモリ回路１
１に書込むことにより、再度同じアドレスのデータを読
出す時には誤り訂正符号エラーとならないようにするメ
モリ制御回路１４と、電子ディスク装置１の運用開始前
にアドレスを指定し、連続してメモリ回路１１の全デー
タを読出すマイクロプロセッサ回路１５とを含んで構成
されている。つまり、本装置では誤り訂正機能によって
データを復元するのである。
【００１０】次に本実施例の誤り訂正符号によるデータ
復元を用いた故障したメモリパッケージ111 を交換する
場合の動作手順についいて説明する。
復元を用いた故障したメモリパッケージ111 を交換する
場合の動作手順についいて説明する。
【００１１】まず、メモリ電源回路１２により、故障し
たメモリパッケージ（１パッケージ）のみの電源をオフ
にする。このとき、故障していない他のメモリパッケー
ジ（１９パッケージ）の電源はオン状態でありデータを
保持している。そして、パッケージの交換後、メモリ電
源回路１２により交換後の新たなパッケージの電源をオ
ンにする。
たメモリパッケージ（１パッケージ）のみの電源をオフ
にする。このとき、故障していない他のメモリパッケー
ジ（１９パッケージ）の電源はオン状態でありデータを
保持している。そして、パッケージの交換後、メモリ電
源回路１２により交換後の新たなパッケージの電源をオ
ンにする。
【００１２】このオン制御に応答して、電子ディスク装
置１が運用を開始する前にマイクロプロセッサ回路１５
により、連続してメモリ回路１１の全データの読出し動
作が開始される。この場合、１ワード単位で読出され
る。
置１が運用を開始する前にマイクロプロセッサ回路１５
により、連続してメモリ回路１１の全データの読出し動
作が開始される。この場合、１ワード単位で読出され
る。
【００１３】この読出し動作により誤り訂正符号生成修
正回路１３は、交換後のパッケージにデータ及び誤り訂
正符号が書かれていないため、単一バイト（１バイト＝
４ビット）誤りを検出し、同時に誤りデータ又は誤り訂
正符号の訂正を行う。
正回路１３は、交換後のパッケージにデータ及び誤り訂
正符号が書かれていないため、単一バイト（１バイト＝
４ビット）誤りを検出し、同時に誤りデータ又は誤り訂
正符号の訂正を行う。
【００１４】訂正されたデータ及び誤り訂正符号はメモ
リ制御回路１４により、再びメモリ回路１１に書込ま
れ、交換後のメモリパッケージに故障前のデータが復元
される。この復元動作がメモリ回路１１の全データに対
して行われることにより、交換後のメモリパッケージの
復元が完了する。
リ制御回路１４により、再びメモリ回路１１に書込ま
れ、交換後のメモリパッケージに故障前のデータが復元
される。この復元動作がメモリ回路１１の全データに対
して行われることにより、交換後のメモリパッケージの
復元が完了する。
【００１５】なお、２枚のパッケージが同時に故障した
場合は復元できない。
場合は復元できない。
【００１６】図２は本発明による電子ディスク装置の第
２の実施例の構成を示すブロック図である。
２の実施例の構成を示すブロック図である。
【００１７】本例の電子ディスク装置２では、装置の運
用中における予め定めた時間毎にマイクロプロセッサ回
路２５がメモリ回路１１の全データのうちの予め定めた
容量分を読出す方式が採用され、他の構成は第１の実施
例と同じである。
用中における予め定めた時間毎にマイクロプロセッサ回
路２５がメモリ回路１１の全データのうちの予め定めた
容量分を読出す方式が採用され、他の構成は第１の実施
例と同じである。
【００１８】すなわち、故障したパッケージの交換時に
メモリ電源回路１２により、故障したメモリパッケージ
のみの電源をオフにする。そして、パッケージの交換
後、メモリ電源回路１２により、交換後の新たなパッケ
ージの電源をオンにする。
メモリ電源回路１２により、故障したメモリパッケージ
のみの電源をオフにする。そして、パッケージの交換
後、メモリ電源回路１２により、交換後の新たなパッケ
ージの電源をオンにする。
【００１９】このオン制御に応答して、電子ディスク措
置２の運用中に、マイクロプロセッサ回路２５により予
め定めた時間毎に、メモリ回路１１の全データのうちの
予め定めた容量分（装置の運用上の妨げとならない量と
する）の読出し動作が開始される。この場合、１ワード
単位で読出される。
置２の運用中に、マイクロプロセッサ回路２５により予
め定めた時間毎に、メモリ回路１１の全データのうちの
予め定めた容量分（装置の運用上の妨げとならない量と
する）の読出し動作が開始される。この場合、１ワード
単位で読出される。
【００２０】これにより、交換後の新たなパッケージに
データ及び誤り訂正符号が再び書込まれ復元される。こ
の復元動作がメモリ回路１１の全データに対して行われ
ると、交換後の新たなパッケージについての復元が完了
する。
データ及び誤り訂正符号が再び書込まれ復元される。こ
の復元動作がメモリ回路１１の全データに対して行われ
ると、交換後の新たなパッケージについての復元が完了
する。
【００２１】このような構成とすることにより、故障し
たメモリパッケージの交換から電子ディスク装置２の運
用開始までの時間を短縮できる。
たメモリパッケージの交換から電子ディスク装置２の運
用開始までの時間を短縮できる。
【００２２】図３は本発明による電子ディスク装置の第
３の実施例の構成を示すブロック図である。
３の実施例の構成を示すブロック図である。
【００２３】本例の電子ディスク装置３では、マイクロ
プロセッサ回路の代わりに本装置３の上位装置である電
子ディスク制御装置３５を設け、装置の運用中における
予め定めた時間毎にメモリ回路１１の全データのうちの
予め定めた容量分を読出す方式が採用され、他の構成は
第１の実施例と同じである。
プロセッサ回路の代わりに本装置３の上位装置である電
子ディスク制御装置３５を設け、装置の運用中における
予め定めた時間毎にメモリ回路１１の全データのうちの
予め定めた容量分を読出す方式が採用され、他の構成は
第１の実施例と同じである。
【００２４】すなわち、故障したパッケージの交換時
に、メモリ電源回路１２により、故障したメモリパッケ
ージのみの電源をオフにする。そして、パッケージの交
換後、メモリ電源回路１２により、交換後の新たなパッ
ケージの電源をオンにする。このオン制御に応答して、
電子ディスク装置３の運用中に、電子ディスク制御装置
３５により予め定めた時間（１日の運用で全ワードを訂
正できる時間とする）毎にメモリ回路１１の全データの
うちの予め定めた容量分（装置の運用上の妨げとならな
い量とする）の読出し動作が開始される。この場合、１
ワード単位で読出される。
に、メモリ電源回路１２により、故障したメモリパッケ
ージのみの電源をオフにする。そして、パッケージの交
換後、メモリ電源回路１２により、交換後の新たなパッ
ケージの電源をオンにする。このオン制御に応答して、
電子ディスク装置３の運用中に、電子ディスク制御装置
３５により予め定めた時間（１日の運用で全ワードを訂
正できる時間とする）毎にメモリ回路１１の全データの
うちの予め定めた容量分（装置の運用上の妨げとならな
い量とする）の読出し動作が開始される。この場合、１
ワード単位で読出される。
【００２５】これにより、交換後の新たなパッケージに
データ及び誤り訂正符号が再び書込まれ、復元される。
この復元動作がメモリ回路１１の全データに対して行わ
れると、交換後の新たなパッケージについての復元が完
了する。
データ及び誤り訂正符号が再び書込まれ、復元される。
この復元動作がメモリ回路１１の全データに対して行わ
れると、交換後の新たなパッケージについての復元が完
了する。
【００２６】このような構成とすることにより、電子デ
ィスク制御装置３５で読出し機能が実現でき、第１の実
施例の装置１におけるマイクロプロセッサ回路１５を削
除できる。
ィスク制御装置３５で読出し機能が実現でき、第１の実
施例の装置１におけるマイクロプロセッサ回路１５を削
除できる。
【００２７】
【発明の効果】以上説明したように本発明は、誤り訂正
符号によりメモリパッケージ１枚分のメモリデータを復
元することにより、メモリ回路上の全メモリデータを他
の補助記憶装置に待避せずにメモリパッケージの交換を
行い、またパッケージ交換後も待避した他の補助記憶装
置から全メモリデータを読出して復元する作業を行わな
いためメモリパッケージの交換を容易に、かつメモリデ
ータの復元を高速に行えるという効果がある。
符号によりメモリパッケージ１枚分のメモリデータを復
元することにより、メモリ回路上の全メモリデータを他
の補助記憶装置に待避せずにメモリパッケージの交換を
行い、またパッケージ交換後も待避した他の補助記憶装
置から全メモリデータを読出して復元する作業を行わな
いためメモリパッケージの交換を容易に、かつメモリデ
ータの復元を高速に行えるという効果がある。
【図１】本発明の第１の実施例による電子ディスク装置
の構成を示すブロック図である。
の構成を示すブロック図である。
【図２】本発明の第２の実施例による電子ディスク装置
の構成を示すブロック図である。
の構成を示すブロック図である。
【図３】本発明の第３の実施例による電子ディスク装置
の構成を示すブロック図である。
の構成を示すブロック図である。
１２ メモリ電源回路 １３ 誤り訂正符号生成訂正回路 １４ メモリ制御回路 １５，２５ マイクロプロセッサ回路 ３５ 電子ディスク制御装置 111 メモリパッケージ
Claims (1)
- 【請求項１】 １ワードがＮ×Ｍビット（Ｎ及びＭは正
の整数）のデータを記憶するＭ枚のメモリパッケージ
と、前記Ｍ枚のメモリパッケージについてパッケージ毎
に電源をオンオフ制御するメモリ電源回路と、前記メモ
リパッケージの交換後、新たなメモリパッケージについ
ての前記メモリ電源回路による電源オン制御に応答して
該メモリパッケージからデータを１ワード単位で読出す
読出し制御手段と、この読出されたデータについて、少
なくともＮビットのエラーを訂正する誤り訂正手段とを
含むことを特徴とする電子ディスク装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3311752A JPH05128012A (ja) | 1991-10-30 | 1991-10-30 | 電子デイスク装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3311752A JPH05128012A (ja) | 1991-10-30 | 1991-10-30 | 電子デイスク装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05128012A true JPH05128012A (ja) | 1993-05-25 |
Family
ID=18021052
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3311752A Pending JPH05128012A (ja) | 1991-10-30 | 1991-10-30 | 電子デイスク装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05128012A (ja) |
-
1991
- 1991-10-30 JP JP3311752A patent/JPH05128012A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05346866A (ja) | 冗長アレーデータ記憶システムにおける書込データ保全を確立するためのシステム及び方法 | |
| US20100293436A1 (en) | System for Error Control Coding for Memories of Different Types and Associated Methods | |
| TWI756060B (zh) | 記憶體器件及動態誤差監視和修復的方法 | |
| JPS6221143B2 (ja) | ||
| JPH05128012A (ja) | 電子デイスク装置 | |
| US11380415B2 (en) | Dynamic error monitor and repair | |
| JP3341745B2 (ja) | 電子ディスク装置の書き込み／読み出し制御方法及びその装置 | |
| CN104200835B (zh) | 在数据存储器中识别供电中断和重建数据存储器的方法 | |
| JP2000039970A (ja) | ディスクアレイシステムの二重障害防止制御方式 | |
| JPH0314054A (ja) | 電子ディスク装置 | |
| JPH04369733A (ja) | 情報処理装置 | |
| JPH08166910A (ja) | データ修復方法 | |
| JPS6356751A (ja) | メモリパトロ−ル制御方式 | |
| JP3482999B2 (ja) | メモリチップ縮退制御装置 | |
| JP3178913B2 (ja) | 半導体ファイル装置 | |
| JPH0816488A (ja) | 電子ディスク装置 | |
| JPH04282736A (ja) | 半導体記憶装置のロード及びアンロード方式 | |
| JPH05134938A (ja) | メモリ制御装置 | |
| JPH0922387A (ja) | メモリ装置 | |
| JPS63271555A (ja) | 記憶制御方式 | |
| CN116820830A (zh) | 数据写入方法以及处理系统 | |
| JPH0434632A (ja) | メモリシステム | |
| JPH04256121A (ja) | ディスク装置 | |
| JPH07121453A (ja) | データ修復方式 | |
| JPH0275039A (ja) | メモリ回路 |