JPH05128043A - データ転送制御方式 - Google Patents

Abstract

(57)【要約】 【目的】 ホストコンピュータ上のメインメモリ上の複
数のアドレス領域に分散して存在するデータを周辺装置
に短時間で転送することを可能とする。 【構成】 データ転送に先だち、メインメモリ１３上に
分散して存在するデータブロックＡ、Ｂのデータサイズ
の合計値をコマンドパケットにて周辺装置１２に送出す
る。周辺装置１２は、受信したコマンドパケットから合
計値を抽出しサイズレジスタ４２、４５に格納する。ホ
ストコンピュータ側のＣＰＵ２５は転送制御テーブル２
８を作成し、その内容に従ってデータブロックＡの先頭
アドレスをアドレスレジスタ３１にセットするととも
に、そのデータサイズをサイズアドレス３２にセット
し、ＤＭＡの起動をかける。これにより、データブロッ
クＡのデータが周辺装置に転送される。次にＣＰＵ２５
は、データブロックＢについても同様のシーケンスによ
り周辺装置１２に転送する。周辺装置１２のＤＭＡ制御
回路２４は、サイズレジスタ４２内の合計データサイズ
の分だけデータが転送されて来たとき、完了メッセージ
を送出する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ホストコンピュータと
周辺装置との間のデータ転送を制御するデータ転送制御
方式に関する。

【０００２】

【従来の技術】一般のコンピュータシステムにおいて
は、例えば磁気テープ装置や磁気ディスク装置のような
外部記憶装置が設けられ、ホストコンピュータとこれら
の装置との間でデータ転送が行われる。このようなデー
タ転送を行うに際し、ホストコンピュータ側のＣＰＵ
は、転送するデータ毎にデータ転送コマンドを発行し、
このコマンドに基づいて一連の動作により転送が行われ
るようになっている。

【０００３】図５は、従来のデータ転送制御方式を説明
するためのものである。この図に示すように、ここでは
ホストコンピュータ１１上に設けられたメインメモリ１
３上の相互に離れた領域のデータブロックＡ，Ｂを周辺
装置１２に転送する場合について考える。この場合、図
示しないＣＰＵは、まず第１の書込みコマンド１４を周
辺装置１２側に送出し、このコマンドによりデータブロ
ックＡを周辺装置１２に送出する。これが終了すると、
周辺装置１２から完了メッセージ１５が返送される。次
にＣＰＵは第２の書込みコマンド１６を送出することに
よりデータブロックＢを周辺装置１２に転送する。これ
に対しても、周辺装置１２から完了メッセージ１７が返
送される。このように、従来のデータ転送方式において
は、メインメモリ上の連続しないアドレス領域に存在す
るデータを周辺装置に転送する場合には、各データブロ
ック毎に書込みコマンドを発行し、所定のシーケンスに
よりデータ転送を行うようになっていた。

【０００４】

【発明が解決しようとする課題】このように従来のデー
タ転送制御方式では、ホストコンピュータの線形アドレ
ス空間上の隣接していない複数の領域のデータを周辺装
置に転送する場合には、これらの領域の数に見合う分の
転送コマンドを発行する必要があった。このため従来
は、以下のような問題があった。

【０００５】（１）分散した各データブロックごとにコ
マンドを発行しなければならず、その制御のためのオー
バヘッドが大きくなるとともに、全体としての転送時間
が長くなる。すなわち、図８（ａ）に示すように、デー
タブロックＡを転送するのに要する時間は、第１の転送
コマンド１４、データブロックＡ、及び完了メッセージ
１５の転送時間とこれらの間隔を合計した時間Ｔ１とな
り、データブロックＢを転送するのに要する時間は、第
２の転送コマンド１６、データブロックＢ、及び完了メ
ッセージ１７の転送時間とこれらの間隔を合計した時間
Ｔ２となる。さらに、これらの両コマンドの間には所定
の時間間隔Ｔ３も必要となる。従って、従来のデータ転
送制御方式では、２つのデータブロックＡ，Ｂの転送に
要する時間はＴ１＋Ｔ２＋Ｔ３となり、長時間を要する
こととなる。

【０００６】（２）周辺装置のデータ転送に対する応答
が遅くなるという問題がある。例えば図６に示すよう
に、周辺装置として磁気テープ装置を考えたとき、矢印
２１の方向に走行する磁気テープ１８上には、オペレー
ティングシステム（ＯＳ）の管理用データ１９とユーザ
データ２０とが隣接して記録される必要がある。ところ
が、ＯＳの管理用データ１９が、例えばメインメモリ１
３（図５）上のデータブロックＡの位置に存在し、ユー
ザデータ２０がデータブロックＢ（同図）の位置に存在
していたとすると、ＯＳの管理用データ１９とユーザデ
ータ２０の転送とはそれぞれ別個のコマンドにより実行
されるため、磁気テープ１８上の両者の記録領域間に、
図７に示すようなブランク２９が挿入されてしまうこと
となる。従って、このようなブランクの挿入を防止する
ため、磁気テープ装置側では、各データ転送コマンド毎
にデータの書込みヘッドを所望のブロックへ合わせるた
めの機械的な動作が必要となり、処理時間が著しく長く
なる。また、周辺装置がハードディスクや光ディスク装
置等であった場合、これらの装置は本来一つのデータ転
送コマンドで回転待ちなく連続的にデータ転送が可能で
あるにもかかわらず、上記したような複数のコマンドで
データ転送を行う場合にはコマンド毎に回転待時間を要
することとなり、処理時間が長くなる。

【０００７】この発明は係る課題を解決するためになさ
れたもので、一方の装置のメインメモリ上の複数の領域
に分散して存在するデータを、短い時間で他方の装置に
転送することができるデータ転送制御方式を得ることを
目的とする。

【０００８】

【課題を解決するための手段】この発明に係るデータ転
送制御方式は、ホストコンピュータの主メモリ上の相互
に隣接しない複数のアドレス領域と周辺装置との間で行
うデータ転送の制御方式であって、ホストコンピュータ
側では、主メモリ上のデータ転送に係わる複数のアドレ
ス領域の領域サイズの合計値を１つのコマンドで周辺装
置に通知しておき、転送アドレス指定用レジスタ及び転
送サイズ指定用レジスタに複数のアドレス領域の各先頭
アドレス値とサイズとを順次セットすることにより、こ
れら複数のアドレス領域と周辺装置との間で連続的にデ
ータ転送を行い、周辺装置側では、ホストコンピュータ
から通知された領域サイズの合計値を記憶しておき、ホ
ストコンピュータとの間で連続的に転送されるデータの
サイズの合計が領域サイズの合計値に達したとき、転送
処理を終了するようにしたものである。

【０００９】

【作用】この発明に係るデータ転送制御方式では、ホス
トコンピュータから周辺装置に主メモリ上の転送に係わ
る複数のアドレス領域の合計値を１つのコマンドで通知
するとともに、各アドレス領域のアドレス値とサイズと
を順次設定することにより、これらの分散した領域と周
辺装置との間で連続的にデータ転送を行うことができ
る。そして、予定した分のデータの転送が終了すると、
周辺装置側からホストコンピュータへのデータ転送完了
通知が行われる。

【００１０】

【実施例】以下、実施例について本発明を詳細に説明す
る。

【００１１】図１は、本発明の一実施例におけるデータ
転送制御方式を応用したシステムを表したものである。
この図に示すように、ホストコンピュータ１１、及び周
辺装置１２には、それぞれＤＭＡ制御回路２３、２４が
設けられ、インタフェイス回路２７、２９を介して相互
に接続されている。これらのＤＭＡ制御回路２３、２４
は、それぞれに設けられたＣＰＵ２５、３５の指示によ
り、メインメモリ１３と磁気テープ装置２６との間のデ
ータ転送制御を行うようになっている。ここでは、ホス
トコンピュータ１１のメインメモリ１３の隣接しない領
域に２つのデータブロックＡ、Ｂが存在しており、これ
らを周辺装置１２に転送するものとする。

【００１２】メインメモリ１３上の所定の領域には、デ
ータ転送開始に先立って作成される転送制御テーブル２
８（図２：後述）が格納されるようになっている。ＣＰ
Ｕ２５は、この転送制御テーブル２８の内容に従って、
ＤＭＡ制御回路２３の制御を行う。

【００１３】ＤＭＡ制御回路２３には、以下に示すよう
なレジスタが設けられている。

【００１４】(i) アドレスレジスタ３１：このレジスタ
には、データ転送に先立って、転送対象のデータブロッ
クＡまたはＢの先頭アドレスが格納される。

【００１５】(ii)サイズレジスタ３２：このレジスタに
は、転送すべき各データブロックごとのデータサイズが
格納される。

【００１６】また、インタフェイス回路２７には、以下
のような各種レジスタが設けられている。

【００１７】(i) コマンドレジスタ３３：このレジスタ
には、ＣＰＵ２５から与えられたコマンドが格納され
る。

【００１８】(ii)ステータスレジスタ３４：このレジス
タには、周辺装置１２から送られてきたステータスの内
容が格納される。

【００１９】(iii) サイズレジスタ３５：このレジスタ
には、サイズレジスタ３２と同様の内容が格納される。

【００２０】(iv)割込ステータスレジスタ３６：外部割
込の原因となった周辺装置１２からのステータスが格納
される。このレジスタの内容は、インタフェイス回路２
７からＣＰＵ２５への外部割込３７に応答してＣＰＵ２
５により読み出される。

【００２１】一方、周辺装置１２側では、インターフェ
ース回路２９に転送されてきたデータは、ＤＭＡ制御回
路２４の制御の下にＭＴ駆動回路３０へ転送され、磁気
テープ装置２６に記録されるようになっている。ＤＭＡ
制御回路２４には、以下に示すようなレジスタが設けら
れている。

【００２２】(i) アドレスレジスタ４１：このレジスタ
には、データ転送に先立ち、ホストコンピュータからの
コマンドパケットより抽出された転送先のアドレスが格
納される。周辺装置が磁気テープ装置の場合は磁気テー
プ上のブロックアドレス、周辺装置１２が磁気ディスク
装置の場合はセクタアドレスである。

【００２３】(ii)サイズレジスタ４２：このレジスタに
は、後述するように、ホストコンピュータ１１より送ら
れてきたコマンドパケットから抽出された合計転送デー
タサイズが格納される。

【００２４】また、インタフェイス回路２９には、以下
のような各種レジスタが設けられている。

【００２５】(i) コマンドレジスタ４３：このレジスタ
には、ホストコンピュータ１１から送られてきたコマン
ドパケットから抽出されたコマンド内容が格納される。

【００２６】(ii)ステータスレジスタ４４：このレジス
タには、ホストコンピュータ１１に送出するステータス
の内容が格納される。

【００２７】(iii) サイズレジスタ４５：このレジスタ
には、サイズレジスタ４２と同様の内容が格納される。

【００２８】(iv)割込ステータスレジスタ４６：外部割
込の原因となったホストコンピュータ１１からのステー
タスが格納される。このレジスタの内容は、インタフェ
イス回路２９からＣＰＵ３５への外部割込４７に応答し
てＣＰＵ３５により読み出される。

【００２９】以上のような構成のコンピュータシステム
におけるデータ転送動作を、図４と共に説明する。ま
ず、ホストコンピュータ側では、ＯＳからの要求がある
と（ステップＳ１０１）、ＣＰＵ２５は、図２に示すよ
うに転送先テーブル５１と転送元テーブル５２からなる
転送制御テーブル２８をメインメモリ１３上の所定の領
域に作成する。この図に示すように、転送元テーブル５
１は、転送先である磁気テープ上のブロックの先頭アド
レス５４、転送データサイズの合計５５、及び転送方向
５６から構成される。また、転送元テーブル５２は、デ
ータブロックＡのエントリ５７、データブロックＢのエ
ントリ５８、及び終了マーク５９から構成される。エン
トリ５７は、データブロックＡのメインメモリ１３上に
おける先頭アドレス６１、サイズ６２、及び転送方向６
３から構成される。同様に、エントリ５８は、データブ
ロックＢのメインメモリ１３上における先頭アドレス６
４、サイズ６５、及び転送方向６６から構成される。こ
こでは、データブロックＡ及びＢのサイズをそれぞれ４
バイトおよび３バイトとして説明する。なお、転送方向
とはデータの読出しあるいはデータの書込みを表すもの
である。

【００３０】さて、転送制御テーブル２８を作成したＣ
ＰＵ２５は、この転送制御テーブル２８内の転送先テー
ブル５１の内容を読み出してインタフェイス回路２７に
送出するとともに、コマンドレジスタ３３に書込みコマ
ンドをセットする（ステップＳ１０３）。そして、イン
タフェイス回路２７は、図３に示すようなコマンドパケ
ットを周辺装置１２に送出する（ステップＳ１０４）。
このコマンドパケットは、図に示すように、転送先のブ
ロックアドレス６７、データブロックＡ及びＢの合計サ
イズ６８及びコマンド内容６９により構成される。ここ
では、データブロックＡとＢの合計サイズは７バイトで
ある。

【００３１】周辺装置１２のインタフェイス回路２９
が、送られてきたコマンドパケットを受信すると、ＣＰ
Ｕ３５はこれより合計サイズ６８（ここでは７バイト）
を抽出し、サイズレジスタ４５とＤＭＡ制御回路２４の
サイズレジスタ４２にセットする（ステップＳ１０５）
とともに、コマンド内容６９をコマンドレジスタ４３に
セットする。また、ＣＰＵ３５は、コマンドパケットか
らブロックアドレス６７を抽出し、アドレスレジスタ４
１にセットする（ステップＳ１０６）。

【００３２】このような受信動作が終了すると、ＣＰＵ
３５は、インタフェイス回路２９を介してデータ転送要
求をホストコンピュータ１１へ送出するとともに、ＤＭ
Ａ制御回路２４を起動する（ステップＳ１０７）。デー
タ転送要求を受けたホストコンピュータ１１のインタフ
ェイス回路２７は、割込ステータスレジスタ３６に“デ
ータ転送要求”を格納するとともに、ＣＰＵ２５に対し
外部割込信号３７を送出する（ステップＳ１２９）。Ｃ
ＰＵ２５は、割込ステータスレジスタ３６を参照し、割
込みの原因がデータ転送要求によるものであることを認
識し、メインメモリ１３上の転送制御テーブル２８（図
２）の転送元テーブル５２から、まずデータブロックＡ
のエントリ５７の内容を読み出し（ステップＳ１０
９）、これをＤＭＡ制御回路２３に転送する（ステップ
Ｓ１１０）。これにより、ＤＭＡ制御回路２３のサイズ
レジスタ３２には、データブロックＡのサイズ“４バイ
ト”がセットされるとともに（ステップＳ１１１）、ア
ドレスレジスタ３１にデータブロックＡの先頭アドレス
がセットされる（ステップＳ１１２）。このとき、デー
タブロックＡのサイズ“４バイト”は、インタフェイス
回路２７のサイズレジスタ３５にもセットされる。

【００３３】次にＣＰＵ２５は、ＤＭＡ制御回路２３を
起動し（ステップＳ１１３）。これを受けたＤＭＡ制御
回路２３は、メインメモリ１３上のデータブロックＡの
内容４バイト分を読み出し、１バイトずつ周辺装置１２
側へと転送する（ステップＳ１１４）。この際、インタ
フェイス回路２７、２９間では、各バイトごとに以下の
ようなハンドシェークによりデータ転送が行われる。す
なわち、インタフェイス回路２９からのリクエスト（Ｒ
ＥＱ）信号に応答して、インタフェイス回路２７は１バ
イトのデータを転送し、さらにアクノレージ（ＡＣＫ）
信号を送出する。これを繰り返し行うことにより４バイ
ト分のデータが転送されることとなる。

【００３４】周辺装置１２側のＤＭＡ制御回路２４で
は、送られてきた４バイトのデータを、図示しないバッ
ファに一旦蓄えた後、これを磁気テープ装置２６に順次
書き込む（ステップＳ１１５）。ホストコンピュータ１
１側のＤＭＡ制御回路２３は、データブロックＡの４バ
イト分の送出が終了すると、ＤＭＡ終了の内部割込みを
ＣＰＵ２５に対して行う（ステップＳ１１６）。

【００３５】これを受けたＣＰＵ２５は、メインメモリ
１３上の転送制御テーブル２８内の転送元テーブル５２
からデータブロックＢのエントリ５８の内容を読み出し
（ステップＳ１１７）、これをＤＭＡ制御回路２３に転
送する（ステップＳ１１８）。これによりＤＭＡ制御回
路２３のサイズレジスタには、データブロックＢのサイ
ズ“３バイト”がセットされると共に（ステップＳ１１
９）、アドレスレジスタ３１にデータブロックＢの先頭
アドレスがセットされる（ステップＳ１２０）。

【００３６】次にＣＰＵ２５は、ＤＭＡ制御回路２３を
起動する（ステップＳ１２１）。これを受けたＤＭＡ制
御回路２３は、メインメモリ１３上のデータブロックＢ
の内容３バイト分を読み出し、１バイトずつ周辺装置１
２に転送する（ステップＳ１２２）。なお、この場合も
上記したと同様のハンドシェークにより転送が行われ
る。

【００３７】周辺装置１２のＤＭＡ制御回路２４では、
受信した３バイトのデータを図示しないバッファに一旦
格納した後、これを順次磁気テープ装置２６に転送する
（ステップＳ１２３）。ホストコンピュータ１１のＤＭ
Ａ制御回路２３は、データブロックＢの内容３バイト分
の転送終了後、ＤＭＡ終了の内部割込信号３８をＣＰＵ
２５に送出する（ステップＳ１２４）。

【００３８】一方、周辺装置１２のＣＰＵ３５は、デー
タブロックＢの３バイトの受信終了後、データが正常に
受信されたか否かを示す受信結果ステータスをステータ
スレジスタ４４にセットし（ステップＳ１２５）、これ
をホストコンピュータ側に送出する（ステップＳ１２
６）。

【００３９】ホストコンピュータ１１のインタフェイス
回路２７は、周辺装置１２から送られてきた受信結果ス
テータスの内容をステータスレジスタ３４に格納すると
ともに、ＣＰＵ２５に対し外部割込信号３７を送出する
（ステップＳ１２７）。

【００４０】この外部割込信号３７を受けたＣＰＵ２５
は、割込ステータスレジスタ３６を参照し、外部割込み
の原因となったステータスが“受信結果ステータス”で
あったことを認識する。

【００４１】続いて周辺装置１２のＣＰＵ３５から完了
メッセージが送出されると（ステップＳ１２８）、イン
タフェイス回路２７は、ＣＰＵ２５に対し外部割込信号
３７を送出する（ステップＳ１２９）。ＣＰＵ２５は、
割込ステータスレジスタ３６を参照し、割込みの原因が
完了メッセージ受信によるものであることを認識する。

【００４２】そして、ＣＰＵ２５は、ステータスレジス
タ３４にセットされたステータスを解析する（ステップ
Ｓ１３０）。

【００４３】以上のように、本実施例によれば、ホスト
コンピュータ１１から周辺装置１２に対しては、上記ス
テップＳ１０４におけるコマンドパケットが送出される
だけで、メインメモリ１３上の隔たったデータブロック
Ａ及びＢが連続的に転送されることとなる。したがっ
て、図８（ｂ）に示すようにデータ転送に要する全体の
時間はＴ４となる。この図に示すように、データ転送に
要する全時間Ｔ４は、コマンドパケット４８、全データ
転送終了時の完了メッセージ４９、及びデータブロック
Ａ及びＢのデータ転送時間、及びこれらの間隔により規
定され、従来の方式に比し、格段に短縮化される。そし
て、その短縮の度合いは、データブロックの数が多くな
ればなるほど顕著となる。なお、この図で時間Ｔ５は、
アドレスレジスタ３１とサイズレジスタ３２の内容を、
データブロックＡの内容からデータブロックＢの内容に
設定し直すのに要する時間であるが、磁気テープ装置２
６のテープ走行速度に比べて無視できる時間である。し
たがって、磁気テープ上には図６に示したように、２つ
のデータブロックの内容が隣接して連続的に書込まれる
こととなる。

【００４４】なお、本実施例では、ホストコンピュータ
１１から周辺装置１２にデータを書き込む場合について
説明したが、周辺装置１２からデータを読み出してホス
トコンピュータ１１に転送する場合のシーケンスもほぼ
同様である。この場合には、転送制御テーブル２８の転
送先テーブル５１及び転送元テーブル５２の転送方向５
６、６３、６６として“データ読出し”をセットすれば
よい。これにより、データ読出しのコマンドパケットが
送出され、以下データ書込みの場合と反対方向にデータ
転送が行われる。ただし、この際、インタフェイス回路
２７、２９間では、各バイトごとに以下のようなハンド
シェークによりデータ転送が行われる。すなわち、イン
タフェイス回路２９は１バイトのデータをバスに送出し
たのち、ＲＥＱ信号を送出する。これに応答して、イン
タフェイス回路２７はデータを取り込みＡＣＫ信号を送
出する。これを繰り返し行うことにより所定バイト分の
データが転送されることとなる。

【００４５】

【発明の効果】以上説明したように、本発明によれば、
一回のコマンド送出のみで複数のデータ領域のデータを
連続的に転送することができるため、データ転送制御の
オーバヘッドを少なくすることができる。また、転送さ
れるデータブロック間にタイムラグがなくなるため、周
辺装置側ではコマンド毎にデータの書込みヘッド等を所
望のブロックにあわせるための機械的動作や、回転待動
作を不要とすることができ、処理時間を著しく短縮化す
ることができるという効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例におけるデータ転送制御方式
を応用したコンピュータシステムを示すブロック図であ
る。

【図２】メインメモリ上に作成された転送制御テーブル
の内容を示す説明図である。

【図３】ホストコンピュータから送出されるコマンドパ
ケットを示す説明図である。

【図４】本発明の一実施例におけるデータ転送制御方式
を説明するためのシーケンス図である。

【図５】従来のデータ転送制御方式を説明するための説
明図である。

【図６】磁気テープ装置上のデータフォマットの一例を
示す説明図である。

【図７】磁気テープへの書込み時に、データブロック間
にブランクが挿入された状態を示す説明図である。

【図８】複数のデータブロックを転送するに際し、従来
のデータ転送制御方式で要する時間と、本発明のデータ
転送制御方式で要する時間とを比較した説明図である。

【符号の説明】

１１ ホストコンピュータ １２ 周辺装置 １３ メインメモリ ２３、２４ ＤＭＡ制御回路 ２５、３５ ＣＰＵ ２７、２９ インタフェイス回路 ２８ 転送制御テーブル ３１、４１ アドレスレジスタ ３２、４２ サイズレジスタ ５１ 転送元テーブル ５２ 転送先テーブル

Claims (1)

【特許請求の範囲】
1. 【請求項１】ホストコンピュータの主メモリ上の相互に
   隣接しない複数のアドレス領域と周辺装置との間で行う
   データ転送の制御方式であって、 ホストコンピュータ側では、前記主メモリ上のデータ転
   送に係わる複数のアドレス領域の領域サイズの合計値を
   １つのコマンドで周辺装置に通知しておき、転送アドレ
   ス指定用レジスタ及び転送サイズ指定用レジスタに前記
   複数のアドレス領域の各先頭アドレス値とサイズとを順
   次セットすることにより、これら複数のアドレス領域と
   周辺装置との間で連続的にデータ転送を行い、 周辺装置側では、ホストコンピュータから通知された前
   記領域サイズの合計値を記憶しておき、ホストコンピュ
   ータとの間で連続的に転送されるデータのサイズの合計
   が前記領域サイズの合計値に達したとき、転送処理を終
   了するようにしたことを特徴とするデータ転送制御方
   式。