JPH05128051A - バス制御装置 - Google Patents
バス制御装置Info
- Publication number
- JPH05128051A JPH05128051A JP28580491A JP28580491A JPH05128051A JP H05128051 A JPH05128051 A JP H05128051A JP 28580491 A JP28580491 A JP 28580491A JP 28580491 A JP28580491 A JP 28580491A JP H05128051 A JPH05128051 A JP H05128051A
- Authority
- JP
- Japan
- Prior art keywords
- data
- data transfer
- bus
- fifo
- host system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 9
- 230000006870 function Effects 0.000 description 5
- 238000004891 communication Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000035484 reaction time Effects 0.000 description 1
Landscapes
- Bus Control (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】
【目的】ＳＣＳＩバスのデータ転送速度に応じて、ホス
ト・システムに対するデータ転送要求を発生する条件で
あるデータＦＩＦＯ４６のデータ量を変える。即ち、Ｓ
ＣＳＩバスのデータ転送速度が遅い場合は、速い場合に
比べて、より多くのデータがデータＦＩＦＯ４６に貯え
られた時、ホスト・システムに対するデータ転送要求を
発生し、ホスト・バス上で連続してデータ転送か行われ
るようにする。この結果、ホスト・バスの使用効率が向
上するようにすること。 【構成】ＳＣＳＩバス４６のデータ転送速度計測手段４
７を設け、この計測結果とデータＦＩＦＯ４６内のデー
タ量を示す信号とから、ホスト・システムに対するデー
タ転送要求の発生を許可する許可信号発生手段４８を設
ける。
ト・システムに対するデータ転送要求を発生する条件で
あるデータＦＩＦＯ４６のデータ量を変える。即ち、Ｓ
ＣＳＩバスのデータ転送速度が遅い場合は、速い場合に
比べて、より多くのデータがデータＦＩＦＯ４６に貯え
られた時、ホスト・システムに対するデータ転送要求を
発生し、ホスト・バス上で連続してデータ転送か行われ
るようにする。この結果、ホスト・バスの使用効率が向
上するようにすること。 【構成】ＳＣＳＩバス４６のデータ転送速度計測手段４
７を設け、この計測結果とデータＦＩＦＯ４６内のデー
タ量を示す信号とから、ホスト・システムに対するデー
タ転送要求の発生を許可する許可信号発生手段４８を設
ける。
Description
【０００１】
【産業上の利用分野】本発明はバス制御装置に関し、特
にＳＣＳＩ（ＳｍａｌｌＣｏｍｐｕｔｅｒＳｙｓｔｅｍ
Ｉｎｔｅｒｆａｃｅ）プロトコルに準拠するバス制御
装置におけるホスト・システム側のデータ転送回路に関
する。
にＳＣＳＩ（ＳｍａｌｌＣｏｍｐｕｔｅｒＳｙｓｔｅｍ
Ｉｎｔｅｒｆａｃｅ）プロトコルに準拠するバス制御
装置におけるホスト・システム側のデータ転送回路に関
する。
【０００２】
【従来の技術】ＳＣＳＩバスを介して、演算処理装置に
磁気ディスク等のＳＣＳＩデバイスを接続する場合、通
常、ＳＣＳＩバスと演算処理装置との間にはＳＣＳＩバ
ス制御装置が置かれる。
磁気ディスク等のＳＣＳＩデバイスを接続する場合、通
常、ＳＣＳＩバスと演算処理装置との間にはＳＣＳＩバ
ス制御装置が置かれる。
【０００３】このＳＣＳＩプロトコルに準拠するバス制
御装置は、ＳＣＳＩ（ＳｍａｌｌＣｏｍｐｕｔｅｒ Ｓ
ｙｓｔｅｍ Ｉｎｔｅｒｆａｃｅ）バスに対するデータ
の送信および受信を制御し、ＳＣＳＩバスとホスト・バ
スの間のデータＦＩＦＯ（Ｆｉｒｓｔ Ｉｎ Ｆｉｒｓ
ｔ Ｏｕｔ）に転送データを貯え、データＦＩＦＯ内の
データ数によってホスト・システムに対するデータ転送
要求を発生するものである。
御装置は、ＳＣＳＩ（ＳｍａｌｌＣｏｍｐｕｔｅｒ Ｓ
ｙｓｔｅｍ Ｉｎｔｅｒｆａｃｅ）バスに対するデータ
の送信および受信を制御し、ＳＣＳＩバスとホスト・バ
スの間のデータＦＩＦＯ（Ｆｉｒｓｔ Ｉｎ Ｆｉｒｓ
ｔ Ｏｕｔ）に転送データを貯え、データＦＩＦＯ内の
データ数によってホスト・システムに対するデータ転送
要求を発生するものである。
【０００４】このＳＣＳＩバス制御装置は、ＳＣＳＩバ
スの制御信号を制御する機能とＳＣＳＩバス上にデータ
を送り出すまたはＳＣＳＩバス上のデータを受け取るデ
ータ転送機能とを有している。
スの制御信号を制御する機能とＳＣＳＩバス上にデータ
を送り出すまたはＳＣＳＩバス上のデータを受け取るデ
ータ転送機能とを有している。
【０００５】図２はこのようなＳＣＳＩバス制御装置と
その周辺の一般的構成を示すブロック図である。図２に
おいて、ＳＣＳＩバス制御装置４は、ホスト・バス７と
ＳＣＳＩバス６とに接続され、ＳＣＳＩバス６の制御お
よびＳＣＳＩバス６とホスト・バス７の間のデータ転送
の制御を行う。
その周辺の一般的構成を示すブロック図である。図２に
おいて、ＳＣＳＩバス制御装置４は、ホスト・バス７と
ＳＣＳＩバス６とに接続され、ＳＣＳＩバス６の制御お
よびＳＣＳＩバス６とホスト・バス７の間のデータ転送
の制御を行う。
【０００６】ホスト・バス７側のデータ処理に高速性を
必要とする場合には、一般にＤＭＡ（Ｄｉｒｅｃｔ Ｍ
ｅｍｏｒｙ Ａｃｃｅｓｓ）方式によるので、ＤＭＡコ
ントローラ２の働きにより、ＳＣＳＩバス制御装置４と
メモリ３との間で高速にデータのやり取りが行われる。
また、ＤＭＡ方式を用いない場合は、マイクロプロセッ
サ１が直接ＳＣＳＩバス制御装置４とメモリ３との間の
データ転送を制御する。ＳＣＳＩバス６はＳＣＳＩデバ
イス５に接続される。
必要とする場合には、一般にＤＭＡ（Ｄｉｒｅｃｔ Ｍ
ｅｍｏｒｙ Ａｃｃｅｓｓ）方式によるので、ＤＭＡコ
ントローラ２の働きにより、ＳＣＳＩバス制御装置４と
メモリ３との間で高速にデータのやり取りが行われる。
また、ＤＭＡ方式を用いない場合は、マイクロプロセッ
サ１が直接ＳＣＳＩバス制御装置４とメモリ３との間の
データ転送を制御する。ＳＣＳＩバス６はＳＣＳＩデバ
イス５に接続される。
【０００７】図３は従来の図２のＳＣＳＩバス制御装置
４の内部構成を示すブロック図である。図３において、
主制御部４１を中心に、ＳＣＳＩバス・インタフェース
部４４，ホスト・インタフェース部４２，データＦＩＦ
Ｏ（Ｆｉｒｓｔ Ｉｎ Ｆｉｒｓｔ Ｏｕｔ）４６で構
成されており、転送データはデータＦＩＦＯ４６を通し
てやり取りされる。
４の内部構成を示すブロック図である。図３において、
主制御部４１を中心に、ＳＣＳＩバス・インタフェース
部４４，ホスト・インタフェース部４２，データＦＩＦ
Ｏ（Ｆｉｒｓｔ Ｉｎ Ｆｉｒｓｔ Ｏｕｔ）４６で構
成されており、転送データはデータＦＩＦＯ４６を通し
てやり取りされる。
【０００８】具体的な動作を説明すると、ホスト・シス
テム側がデータを受信する場合、まずＳＣＳＩバス・イ
ンタフェース部４４内のデータ転送制御部４５より入力
または出力されるＲＥＱ信号およびＡＣＫ信号によっ
て、ＳＣＳＩバス上のデータがデータＦＩＦＯ４６に格
納される。このデータＦＩＦＯ内のデータ量を示す信号
が、ホスト・インタフェース部４２内のデータ転送要求
制御部４３に入力され、ホスト・システムに対してデー
タ転送要求を発生する。即ち、データＦＩＦＯ４６内に
ある一定以上のデータが溜ると、ホスト・システムに対
してデータ転送要求を発生する。
テム側がデータを受信する場合、まずＳＣＳＩバス・イ
ンタフェース部４４内のデータ転送制御部４５より入力
または出力されるＲＥＱ信号およびＡＣＫ信号によっ
て、ＳＣＳＩバス上のデータがデータＦＩＦＯ４６に格
納される。このデータＦＩＦＯ内のデータ量を示す信号
が、ホスト・インタフェース部４２内のデータ転送要求
制御部４３に入力され、ホスト・システムに対してデー
タ転送要求を発生する。即ち、データＦＩＦＯ４６内に
ある一定以上のデータが溜ると、ホスト・システムに対
してデータ転送要求を発生する。
【０００９】そして、データ転送要求を受けたホスト・
システムは、データＦＩＦＯ４６内のデータを読み出
す。データ転送要求を発生するある一定以上のデータ量
とは、通常、回路構成により固定されてしまう値で、デ
ータＦＩＦＯ４６の容量を充分に生かすため、１〜２バ
イトとなる。また以上の説明中のホスト・システムに対
するデータ転送要求とは、ＤＭＡ方式による場合はＤＲ
Ｑ（ＤＭＡ Ｒｅｑｕｅｓｔ）信号であり、マイクロ・
プロセッサ制御方式の場合は、状態を示すレジスタ内の
データ転送要求ビットとなる。
システムは、データＦＩＦＯ４６内のデータを読み出
す。データ転送要求を発生するある一定以上のデータ量
とは、通常、回路構成により固定されてしまう値で、デ
ータＦＩＦＯ４６の容量を充分に生かすため、１〜２バ
イトとなる。また以上の説明中のホスト・システムに対
するデータ転送要求とは、ＤＭＡ方式による場合はＤＲ
Ｑ（ＤＭＡ Ｒｅｑｕｅｓｔ）信号であり、マイクロ・
プロセッサ制御方式の場合は、状態を示すレジスタ内の
データ転送要求ビットとなる。
【００１０】次に、ホスト・システム側からデータを送
信する場合は、まずデータＦＩＦＯ４６内のデータ量を
示す信号がホスト・インタフェース部４２内のデータ転
送要求制御部４３に入力され、データＦＩＦＯ４６にデ
ータを格納するスペースがあれば、データ転送要求を発
生する。データ転送要求を受けたホスト・システムはデ
ータＦＩＦＯ４６にデータを書き込む。この動作をデー
タＦＩＦＯ４６内にデータがある一定量溜るまで繰り返
す。即ち、データＦＩＦＯ４６にある一定量のデータが
溜るまで、ホスト・システムに対してデータ転送要求を
発生する。
信する場合は、まずデータＦＩＦＯ４６内のデータ量を
示す信号がホスト・インタフェース部４２内のデータ転
送要求制御部４３に入力され、データＦＩＦＯ４６にデ
ータを格納するスペースがあれば、データ転送要求を発
生する。データ転送要求を受けたホスト・システムはデ
ータＦＩＦＯ４６にデータを書き込む。この動作をデー
タＦＩＦＯ４６内にデータがある一定量溜るまで繰り返
す。即ち、データＦＩＦＯ４６にある一定量のデータが
溜るまで、ホスト・システムに対してデータ転送要求を
発生する。
【００１１】言い換えると、データＦＩＦＯ４６にある
一定以上の書き込みスペースがあると、ホスト・システ
ムに対してデータ転送要求を発生する。このある一定以
上の書き込みスペースとは、通常回路構成により固定化
されている値で、データＦＩＦＯ４６の容量を充分に生
かすため、１〜２バイトとなる。
一定以上の書き込みスペースがあると、ホスト・システ
ムに対してデータ転送要求を発生する。このある一定以
上の書き込みスペースとは、通常回路構成により固定化
されている値で、データＦＩＦＯ４６の容量を充分に生
かすため、１〜２バイトとなる。
【００１２】以上説明したように、通常はホスト・シス
テムに対してデータ転送要求を発生するデータＦＩＦＯ
４６内のデータ量は固定されたものとなるが、別の例と
してこのデータ量をホスト・システム側のデータ転送能
力（データ転送要求に対する反応時間）に対応させ、数
段階に切り換えられる構造のものがある。
テムに対してデータ転送要求を発生するデータＦＩＦＯ
４６内のデータ量は固定されたものとなるが、別の例と
してこのデータ量をホスト・システム側のデータ転送能
力（データ転送要求に対する反応時間）に対応させ、数
段階に切り換えられる構造のものがある。
【００１３】但し、この場合、切り換えるためにはホス
ト・システムからのレジスタの書き換えが必要となるた
め、事前にホスト・システムは通信相手のＳＣＳＩデバ
イス５のデータ転送速度を知った上で、通信相手が変わ
る度にレジスタの書き換えが必要となり、ホスト・シス
テムの処理が非常に複雑になるという問題が発生する。
ト・システムからのレジスタの書き換えが必要となるた
め、事前にホスト・システムは通信相手のＳＣＳＩデバ
イス５のデータ転送速度を知った上で、通信相手が変わ
る度にレジスタの書き換えが必要となり、ホスト・シス
テムの処理が非常に複雑になるという問題が発生する。
【００１４】さらに、接続するＳＣＳＩデバイス５を転
送速度の違うものに変える度に、ホスト・システムの制
御プログラムを書き換える必要があるため、この構造の
ものでＳＣＳＩバス６のデータ転送速度に対応してホス
ト・システムに対するデータ転送要求の発生間隔を変え
るということは、実用上非常に困難であった。
送速度の違うものに変える度に、ホスト・システムの制
御プログラムを書き換える必要があるため、この構造の
ものでＳＣＳＩバス６のデータ転送速度に対応してホス
ト・システムに対するデータ転送要求の発生間隔を変え
るということは、実用上非常に困難であった。
【００１５】
【発明が解決しようとする課題】前述したように、従来
の一般的なＳＣＳＩバス制御装置４においては、ホスト
・システムに対するデータ転送要求を発生するデータＦ
ＩＦＯ４６内のデータ量は一定であった。よって、デー
タ転送要求に対して、ホスト・システムのサービスがほ
ぼ一定時間に行われるようなシステム構成をとった場
合、データＦＩＦＯ４６内のデータ量は概ね一定とな
る。
の一般的なＳＣＳＩバス制御装置４においては、ホスト
・システムに対するデータ転送要求を発生するデータＦ
ＩＦＯ４６内のデータ量は一定であった。よって、デー
タ転送要求に対して、ホスト・システムのサービスがほ
ぼ一定時間に行われるようなシステム構成をとった場
合、データＦＩＦＯ４６内のデータ量は概ね一定とな
る。
【００１６】即ち、ＳＣＳＩバス側のデータ転送が一回
行われる度に、ホスト・システム側のデータ転送要求が
一回発生するという状態になり、ホスト・システム側の
データ転送速度の発生間隔がＳＣＳＩバス側のデータ転
送速度に依存してしまう。
行われる度に、ホスト・システム側のデータ転送要求が
一回発生するという状態になり、ホスト・システム側の
データ転送速度の発生間隔がＳＣＳＩバス側のデータ転
送速度に依存してしまう。
【００１７】一般に、ＳＣＳＩデバイス５のデータ転送
速度差は大きく、１０〜２０倍の速度差をもったＳＣＳ
Ｉデバイス５が同一のバス上に接続される場合が多い。
また、ＳＣＳＩバス制御装置４を設計する場合は、接続
される予定のＳＣＳＩデバイス５のうちで最も高速なＳ
ＣＳＩデバイスに対応できるようにデータＦＩＦＯ４６
の段数等のデータ転送系の能力が決定される。
速度差は大きく、１０〜２０倍の速度差をもったＳＣＳ
Ｉデバイス５が同一のバス上に接続される場合が多い。
また、ＳＣＳＩバス制御装置４を設計する場合は、接続
される予定のＳＣＳＩデバイス５のうちで最も高速なＳ
ＣＳＩデバイスに対応できるようにデータＦＩＦＯ４６
の段数等のデータ転送系の能力が決定される。
【００１８】よって通信相手のＳＣＳＩデバイスのデー
タ転送速度の速い場合は、ホスト・システム側のデータ
転送要求の発生間隔が狭くなるが、ＳＣＳＩデバイスの
データ転送速度が遅い場合には、ホスト・システム側の
データ転送要求の発生間隔が広がってしまうという問題
点があった。
タ転送速度の速い場合は、ホスト・システム側のデータ
転送要求の発生間隔が狭くなるが、ＳＣＳＩデバイスの
データ転送速度が遅い場合には、ホスト・システム側の
データ転送要求の発生間隔が広がってしまうという問題
点があった。
【００１９】ホスト・バスの使用効率を考えると、ホス
ト・バス上のデータ転送はまとまった回数を連続して行
うことが重要であり、データ転送の間隔が開いて単発的
にデータ転送が行われるということは、バスの使用権獲
得のための不要な時間が多く発生し、ホスト・バスの使
用効率を低下させるという問題点があった。
ト・バス上のデータ転送はまとまった回数を連続して行
うことが重要であり、データ転送の間隔が開いて単発的
にデータ転送が行われるということは、バスの使用権獲
得のための不要な時間が多く発生し、ホスト・バスの使
用効率を低下させるという問題点があった。
【００２０】本発明の目的は、前記問題点を解決し、ホ
スト・システムの介在なしに、ＳＣＳＩバスのデータ転
送速度に応じてホスト・システムに対するデータ転送要
求の発生間隔を自動的に最適化し、ホスト・バスの使用
効率を向上させるようにしたバス制御装置を提供するこ
とにある。
スト・システムの介在なしに、ＳＣＳＩバスのデータ転
送速度に応じてホスト・システムに対するデータ転送要
求の発生間隔を自動的に最適化し、ホスト・バスの使用
効率を向上させるようにしたバス制御装置を提供するこ
とにある。
【００２１】
【課題を解決するための手段】本発明の制御装置の構成
は、ＳＣＳＩバスのデータ転送速度を計測する計測手段
と、この計測手段の出力と前記データＦＩＦＯ内のデー
タ数を示す信号とからホスト・システムに対する前記デ
ータ転送要求の発生を許可する信号を生成する許可信号
発生手段とを備え、ＳＣＳＩバスのデータ転送速度に応
じて、ホスト・システムに対するデータ転送要求の発生
条件を変えるようになしたことを特徴とする。
は、ＳＣＳＩバスのデータ転送速度を計測する計測手段
と、この計測手段の出力と前記データＦＩＦＯ内のデー
タ数を示す信号とからホスト・システムに対する前記デ
ータ転送要求の発生を許可する信号を生成する許可信号
発生手段とを備え、ＳＣＳＩバスのデータ転送速度に応
じて、ホスト・システムに対するデータ転送要求の発生
条件を変えるようになしたことを特徴とする。
【００２２】
【実施例】図１は本発明の一実施例のＳＣＳＩバス制御
装置を示すブロック図であり、ホスト・システム側はＤ
ＭＡ方式による実施例を示している。
装置を示すブロック図であり、ホスト・システム側はＤ
ＭＡ方式による実施例を示している。
【００２３】図１において、本実施例のＳＣＳＩバス制
御装置は、ＳＣＳＩインタフェース部４４から出力され
るデータ転送制御信号１０１によってＳＣＳＩバスのデ
ータ転送速度を計測するデータ転送速度計測手段４７
と、このデータ転送速度計測手段４７の出力信号１０２
とデータＦＩＦＯ４６から出力されるデータ数を示す信
号１０３とからデータ転送要求許可信号１０４を発生す
る許可信号発生手段４８とを備えており、ＳＣＳＩバス
のデータ転送速度に応じて、ホスト・システムに対する
データ転送要求の発生間隔を変えるように構成されてい
る。その他の各ブロックは、図３と同様である。
御装置は、ＳＣＳＩインタフェース部４４から出力され
るデータ転送制御信号１０１によってＳＣＳＩバスのデ
ータ転送速度を計測するデータ転送速度計測手段４７
と、このデータ転送速度計測手段４７の出力信号１０２
とデータＦＩＦＯ４６から出力されるデータ数を示す信
号１０３とからデータ転送要求許可信号１０４を発生す
る許可信号発生手段４８とを備えており、ＳＣＳＩバス
のデータ転送速度に応じて、ホスト・システムに対する
データ転送要求の発生間隔を変えるように構成されてい
る。その他の各ブロックは、図３と同様である。
【００２４】データ転送速度計測手段４７は、ＳＣＳＩ
バスのデータ転送を制御する信号１０１であるＲＥＱ信
号とＡＣＫ信号の立上りの時間差を計測して、データ転
送速度を算出する。データ転送速度計測手段４７の回路
例を図４に示す。
バスのデータ転送を制御する信号１０１であるＲＥＱ信
号とＡＣＫ信号の立上りの時間差を計測して、データ転
送速度を算出する。データ転送速度計測手段４７の回路
例を図４に示す。
【００２５】図４において、３個のＤ型フリップ・フロ
ップ５３と、ＡＮＤゲート５４と、カウンタ４９とが示
されている。ここで、カウンタ４９の出力Ｔ０，…，Ｔ
ｎが出力信号１０２となる。
ップ５３と、ＡＮＤゲート５４と、カウンタ４９とが示
されている。ここで、カウンタ４９の出力Ｔ０，…，Ｔ
ｎが出力信号１０２となる。
【００２６】この回路例では、２回目に出力されるＲＥ
Ｑ信号とＡＣＫ信号１０１の立上りの時間差をカウンタ
４９により算出しており、このカウンタ４９の出力でＳ
ＣＳＩバスのデータ転送速度を表わしている。即ち、デ
ータ転送速度が遅ければ、カウンタ４９の出力値は大き
くなり、データ転送速度が速ければカウンタの出力値は
小さくなる。また図４のカウンタ４９及びＤ型フリップ
・フロップ５３は、ＣＬＲ信号により、
Ｑ信号とＡＣＫ信号１０１の立上りの時間差をカウンタ
４９により算出しており、このカウンタ４９の出力でＳ
ＣＳＩバスのデータ転送速度を表わしている。即ち、デ
ータ転送速度が遅ければ、カウンタ４９の出力値は大き
くなり、データ転送速度が速ければカウンタの出力値は
小さくなる。また図４のカウンタ４９及びＤ型フリップ
・フロップ５３は、ＣＬＲ信号により、
〔０〕に初期化
される。
される。
【００２７】次に、図５によって、図１のデータ転送要
求の許可信号発生手段４８とその周辺の動きを説明す
る。図５において、データＦＩＦＯ４６内のデータを示
す信号１０３は、データＦＩＦＯ４６内にある一定量の
データが貯えられたら、アクティブになる信号である。
図５で示す回路例では、データＦＩＦＯ４６の容量を１
バイト×８段としており、データＦＩＦＯ４６内のデー
タ数が０であることを示す信号、１バイトであることを
示す信号、２ハイトであることを示す信号というよう
に、順に９本の信号がデータＦＩＦＯ４６から出力され
る。これらが、許可信号発生手段４８内のセレクタ５０
に被選択信号として入力される。これらの被選択信号の
中から、前述のＳＣＳＩバスのデータ転送速度計測手段
４７の出力信号１０２によって、２本の制御信号が選ば
れる。
求の許可信号発生手段４８とその周辺の動きを説明す
る。図５において、データＦＩＦＯ４６内のデータを示
す信号１０３は、データＦＩＦＯ４６内にある一定量の
データが貯えられたら、アクティブになる信号である。
図５で示す回路例では、データＦＩＦＯ４６の容量を１
バイト×８段としており、データＦＩＦＯ４６内のデー
タ数が０であることを示す信号、１バイトであることを
示す信号、２ハイトであることを示す信号というよう
に、順に９本の信号がデータＦＩＦＯ４６から出力され
る。これらが、許可信号発生手段４８内のセレクタ５０
に被選択信号として入力される。これらの被選択信号の
中から、前述のＳＣＳＩバスのデータ転送速度計測手段
４７の出力信号１０２によって、２本の制御信号が選ば
れる。
【００２８】これら２本の制御信号は受信用フリップ・
フロップ５１のセット入力及び送信用フリップ・フロッ
プ５２のセット入力に接続される。また、受信用フリッ
プ・フロップ５１のリセット入力には、データＦＩＦＯ
４６が空の状態（Ｅｍｐｔｙ）であることを示す信号
が、送信用フリップ・フロップ５２のリセット入力には
データＦＩＦＯ４６が全段満たされている状態（Ｆｕｌ
ｌ）であることを示す信号が入力され、受信用フリップ
・フロップ５１の出力と送信用フリップ・フロップ５２
の出力２本がデータ転送要求許可信号として、ホスト・
インタフェース部４２へ接続される。これらフリップ・
フロップの働きにより、受信時は受信用フリップ・フロ
ップ５１の出力が０に初期化された後、セレクタ５０に
よって選ばれた規準値までデータＦＩＦＯ４６にデータ
が貯えられた時に、データ転送要求の発生を許可し、デ
ータＦＩＦＯ４６が空の状態になるまで許可状態になり
続ける。この規準値は、ＳＣＳＩバスのデータ転送速度
の速い時には、小さな値（例えば１や２）が選ばれ、Ｓ
ＣＳＩバスのデータ転送速度の遅い時には、大きな値
（例えば７や８）が選ばれる。
フロップ５１のセット入力及び送信用フリップ・フロッ
プ５２のセット入力に接続される。また、受信用フリッ
プ・フロップ５１のリセット入力には、データＦＩＦＯ
４６が空の状態（Ｅｍｐｔｙ）であることを示す信号
が、送信用フリップ・フロップ５２のリセット入力には
データＦＩＦＯ４６が全段満たされている状態（Ｆｕｌ
ｌ）であることを示す信号が入力され、受信用フリップ
・フロップ５１の出力と送信用フリップ・フロップ５２
の出力２本がデータ転送要求許可信号として、ホスト・
インタフェース部４２へ接続される。これらフリップ・
フロップの働きにより、受信時は受信用フリップ・フロ
ップ５１の出力が０に初期化された後、セレクタ５０に
よって選ばれた規準値までデータＦＩＦＯ４６にデータ
が貯えられた時に、データ転送要求の発生を許可し、デ
ータＦＩＦＯ４６が空の状態になるまで許可状態になり
続ける。この規準値は、ＳＣＳＩバスのデータ転送速度
の速い時には、小さな値（例えば１や２）が選ばれ、Ｓ
ＣＳＩバスのデータ転送速度の遅い時には、大きな値
（例えば７や８）が選ばれる。
【００２９】また、送信時には、まず送信用フリップ・
フロップ５２の出力が１に初期化され、即ち許可状態と
なり、ホスト・システム側のデータ転送が開始される。
データ転送によりデータＦＩＦＯ４６が全段満たされた
状態になると、送信用フリップ・フロップ５２はリセッ
トされ、禁止状態になる。その後、セレクタ５０によっ
て選ばれた規準値までデータＦＩＦＯ４６のデータが減
った時に、再びセットされて許可状態になり、データ転
送が再開される。この規準値はＳＣＳＩバスのデータ転
送速度の速い時は、大きな値（例えば７や８）が選ば
れ、ＳＣＳＩバスのデータ転送速度が遅い時は、小さな
値（例えば１や２）が選ばれる。
フロップ５２の出力が１に初期化され、即ち許可状態と
なり、ホスト・システム側のデータ転送が開始される。
データ転送によりデータＦＩＦＯ４６が全段満たされた
状態になると、送信用フリップ・フロップ５２はリセッ
トされ、禁止状態になる。その後、セレクタ５０によっ
て選ばれた規準値までデータＦＩＦＯ４６のデータが減
った時に、再びセットされて許可状態になり、データ転
送が再開される。この規準値はＳＣＳＩバスのデータ転
送速度の速い時は、大きな値（例えば７や８）が選ば
れ、ＳＣＳＩバスのデータ転送速度が遅い時は、小さな
値（例えば１や２）が選ばれる。
【００３０】この結果、ＳＣＳＩバスのデータ転送速度
に応じて、ホスト・システムに対するデータ転送要求の
発生間隔を変える事が可能となり、最大でデータＦＩＦ
Ｏ４６の容量分のデータを連続してホスト・システムへ
転送できるようになる。
に応じて、ホスト・システムに対するデータ転送要求の
発生間隔を変える事が可能となり、最大でデータＦＩＦ
Ｏ４６の容量分のデータを連続してホスト・システムへ
転送できるようになる。
【００３１】本実施例の場合、８バイトまでの連続した
データ転送が可能となるため、ホスト・バスの使用権を
獲得するために費やす時間が大幅に削減できる。一般的
に使用されているＤＭＡコントローラを例にとると、ホ
スト・バスの使用権を獲得してから実際にデータ転送を
始めるまでに２マシン・サイクル（ＤＭＡコントローラ
の最小動作単位）かかり、さらにデータ転送１回に付、
３マシン・サイクルかかる。
データ転送が可能となるため、ホスト・バスの使用権を
獲得するために費やす時間が大幅に削減できる。一般的
に使用されているＤＭＡコントローラを例にとると、ホ
スト・バスの使用権を獲得してから実際にデータ転送を
始めるまでに２マシン・サイクル（ＤＭＡコントローラ
の最小動作単位）かかり、さらにデータ転送１回に付、
３マシン・サイクルかかる。
【００３２】本実施例のように、８バイトのデータ転送
を行う場合、従来のように単発的に転送すると、４０マ
シン・サイクルかかるが、連続的に転送を行う場合は、
２バイト目以降のバス獲得の時間が不要になるので、２
６マシン・サイクルで済むことになる。
を行う場合、従来のように単発的に転送すると、４０マ
シン・サイクルかかるが、連続的に転送を行う場合は、
２バイト目以降のバス獲得の時間が不要になるので、２
６マシン・サイクルで済むことになる。
【００３３】よって、ＳＣＳＩバス制御装置４がホスト
・バスを専有している時間が大幅に短縮されることにな
り、ホスト・バスの使用効率を向上させることができ
る。
・バスを専有している時間が大幅に短縮されることにな
り、ホスト・バスの使用効率を向上させることができ
る。
【００３４】また、本実施例では、データ転送速度計測
手段４７と、許可信号発生手段４８を論理回路で構成し
たが、マイクロプロセッサに同様な機能を持たせ、図６
に示すように、置き換える事も可能である。
手段４７と、許可信号発生手段４８を論理回路で構成し
たが、マイクロプロセッサに同様な機能を持たせ、図６
に示すように、置き換える事も可能である。
【００３５】図６において、本発明の他の実施例のバス
制御装置４は、２個のマイクロプロセッサ５６部分だけ
が置き換えられた構成となっており、その他は図１の実
施例と同様である。本実施例は、端数バイトの処理等の
よりきめ細かな制御が可能となる。
制御装置４は、２個のマイクロプロセッサ５６部分だけ
が置き換えられた構成となっており、その他は図１の実
施例と同様である。本実施例は、端数バイトの処理等の
よりきめ細かな制御が可能となる。
【００３６】尚、図５において、データ転送要求制御部
４３は、図５に示したように、受信モード，送信モー
ド，フリップ・フロップ５１，５２のＱ出力を入力とす
るＡＮＤゲート５４と、ＯＲゲート５５からなり、ＤＲ
ＥＱ信号を出力する。
４３は、図５に示したように、受信モード，送信モー
ド，フリップ・フロップ５１，５２のＱ出力を入力とす
るＡＮＤゲート５４と、ＯＲゲート５５からなり、ＤＲ
ＥＱ信号を出力する。
【００３７】
【発明の効果】以上説明したように、本発明によるＳＣ
ＳＩバス制御装置を使えば、ホスト・システムの介在な
しに、ＳＣＳＩバスのデータ転送速度に応じてホスト・
システムに対するデータ転送要求の発生間隔を自動的に
最適化し、バスの使用権獲得のための不要な時間を削減
して、ホスト・バスの使用効率を向上させることができ
る効果が得られる。
ＳＩバス制御装置を使えば、ホスト・システムの介在な
しに、ＳＣＳＩバスのデータ転送速度に応じてホスト・
システムに対するデータ転送要求の発生間隔を自動的に
最適化し、バスの使用権獲得のための不要な時間を削減
して、ホスト・バスの使用効率を向上させることができ
る効果が得られる。
【図１】本発明の一実施例のバス制御装置を示すブロッ
ク図である。
ク図である。
【図２】ＳＣＳＩバス制御装置とその周辺とを示すブロ
ック図である。
ック図である。
【図３】従来のＳＣＳＩバス制御装置の内部構成を示す
ブロック図である。
ブロック図である。
【図４】図１のデータ転送速度計測手段の一例を示すブ
ロック図である。
ロック図である。
【図５】図１の許可信号発生手段の一例を示すブロック
図である。
図である。
【図６】本発明の他の実施例のバス制御装置を示すブロ
ック図である。
ック図である。
１ マイクロプロセッサ ２ ＤＭＡコントローラ ３ メモリ ４ ＳＣＳＩバス制御装置 ５ ＳＣＳＩデバイス ６ ＳＣＳＩバス ７ ホスト・バス ４１ 主制御部 ４２ ホスト・インタフェース部 ４３ データ転送要求制御部 ４４ ＳＣＳＩバス・インタフェース部 ４５ データ転送制御部 ４６ データＦＩＦＯ ４７ データ転送速度計測手段 ４８ 許可信号発生手段 ４９ カウンタ ５０ セレクタ ５１ 受信用フリップ・フロップ ５２ 送信用フリップ・フロップ ５３ Ｄ型フリップ・フロップ ５４ ＡＮＤゲート ５５ ＯＲゲート ５６ マイクロ・プロセッサ １０１ データ転送制御信号 １０２ 計測手段の出力信号 １０３ ＦＩＦＯ内のデータ数を示す信号 １０４ データ転送要求許可信号
Claims (2)
- 【請求項１】 ＳＣＳＩバスに対するデータの送信およ
び受信を制御し、前記ＳＣＳＩバスとホスト・バスとの
間のデータＦＩＦＯに転送データを貯え、前記データＦ
ＩＦＯ内のデータ数によってホスト・システムに対する
データ転送要求を発生するバス制御装置において、前記
ＳＣＳＩバスのデータ転送速度を計測する計測手段と、
この計測手段の出力と前記データＦＩＦＯ内のデータ数
を示す信号とから前記ホスト・システムに対する前記デ
ータ転送要求の発生を許可する信号を生成する許可信号
発生手段とを備え、前記ＳＣＳＩバスのデータ転送速度
に応じて前記ホスト・システムに対するデータ転送要求
の発生条件を変えるようになしたことを特徴とするバス
制御装置。 - 【請求項２】 計測手段が、３個のＤ型フリップ・フロ
ップと、ＡＮＤゲートと、カウンタとからなる請求項１
記載のバス制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28580491A JPH05128051A (ja) | 1991-10-31 | 1991-10-31 | バス制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28580491A JPH05128051A (ja) | 1991-10-31 | 1991-10-31 | バス制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05128051A true JPH05128051A (ja) | 1993-05-25 |
Family
ID=17696299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28580491A Pending JPH05128051A (ja) | 1991-10-31 | 1991-10-31 | バス制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05128051A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06348646A (ja) * | 1993-05-28 | 1994-12-22 | Internatl Business Mach Corp <Ibm> | 情報処理システムで異なるバス・アーキテクチャの間の正確かつ完全な通信を提供する方法および装置 |
-
1991
- 1991-10-31 JP JP28580491A patent/JPH05128051A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06348646A (ja) * | 1993-05-28 | 1994-12-22 | Internatl Business Mach Corp <Ibm> | 情報処理システムで異なるバス・アーキテクチャの間の正確かつ完全な通信を提供する方法および装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5471632A (en) | System for transferring data between a processor and a system bus including a device which packs, unpacks, or buffers data blocks being transferred | |
| US5832308A (en) | Apparatus for controlling data transfer between external interfaces through buffer memory using a FIFO, an empty signal, and a full signal | |
| US5584041A (en) | Channel apparatus having a plurality of channels capable of being operated either in parallel mode or in separate mode | |
| US4583163A (en) | Data prefetch apparatus | |
| CN102855199A (zh) | 数据处理设备和数据处理装置 | |
| US5710939A (en) | Bidirectional parallel data port having multiple data transfer rates, master, and slave operation modes, and selective data transfer termination | |
| KR100288177B1 (ko) | 메모리 액세스 제어 회로 | |
| US5745731A (en) | Dual channel FIFO circuit with a single ported SRAM | |
| JPH05128051A (ja) | バス制御装置 | |
| JP2001344187A (ja) | ホストインタフェース回路 | |
| KR100633742B1 (ko) | 주변 장치로부터 데이터 전송 크기를 자동으로 갱신하는직접 메모리 액세스 제어 장치 및 방법 | |
| WO2000025205A1 (en) | Controlling access to a primary memory | |
| CN116149453B (zh) | 控制器、电子设备和数据传输系统 | |
| CN114546907B (zh) | 一种数据发送和接收方法、装置、设备及存储介质 | |
| JPH0661074B2 (ja) | アクセス制御装置、バスの遊休時間を最小化する方法、ｄｍａ制御装置、及びｄｍａデータ転送方法 | |
| JPH064398A (ja) | 情報処理装置 | |
| JP2533886B2 (ja) | デ―タ転送方式 | |
| JP3698483B2 (ja) | シリアルｉ／ｏ | |
| JPH0831076B2 (ja) | 入出力処理装置 | |
| JPS59112327A (ja) | リングバツフア制御方式 | |
| JP2826780B2 (ja) | データ転送方法 | |
| JPH0727510B2 (ja) | 非同期転送制御装置 | |
| JPS6019816B2 (ja) | マイクロプログラム制御アダプタ | |
| JPS6054065A (ja) | 同期制御装置 | |
| JPH03296841A (ja) | キャッシュ制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010321 |