JPH05129373A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH05129373A JPH05129373A JP3313774A JP31377491A JPH05129373A JP H05129373 A JPH05129373 A JP H05129373A JP 3313774 A JP3313774 A JP 3313774A JP 31377491 A JP31377491 A JP 31377491A JP H05129373 A JPH05129373 A JP H05129373A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- resin
- pin
- semiconductor device
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 耐水性に優れるとともに、ピン曲がりやピン
の接続不良を防止した信頼性の高い実装構造の半導体装
置及びその製造方法を得る。 【構成】 プリント基板２に設けたボンディングパッド
４と、半導体チップ１の電極パッド３とを対向配置さ
せ、かつ複数本の導体ピン７を絶縁体（樹脂６）に貫通
支持させたボンディング構体５を介して前記ボンディン
グパッド４と電極パッド２とを電気接続し、その上で樹
脂８で封止する。
の接続不良を防止した信頼性の高い実装構造の半導体装
置及びその製造方法を得る。 【構成】 プリント基板２に設けたボンディングパッド
４と、半導体チップ１の電極パッド３とを対向配置さ
せ、かつ複数本の導体ピン７を絶縁体（樹脂６）に貫通
支持させたボンディング構体５を介して前記ボンディン
グパッド４と電極パッド２とを電気接続し、その上で樹
脂８で封止する。
Description
【０００１】
【産業上の利用分野】本発明は信頼性の高い実装構造の
半導体装置及びその製造方法に関する。
半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】従来、実装構造の簡略化を図った半導体
装置として、図７に示すフリップチップ構造が提案され
ている。これは、半導体チップ１の電極パッド３上に半
田等でバンプ９を形成し、この半導体チップ１のバンプ
９の形成面を下向きにしてプリント基板２のボンディン
グパッド４に直接バンプ９を溶融接続したものである。
又、半導体チップの保護のために例えばエポキシ樹脂等
の樹脂８で封止している。しかしながら、この構造で
は、半導体チップ１とプリント基板２の間に熱膨張係数
の相違があると、半導体チップにストレスが発生し、半
導体チップに割れが発生して信頼性が低下されるおそれ
がある。
装置として、図７に示すフリップチップ構造が提案され
ている。これは、半導体チップ１の電極パッド３上に半
田等でバンプ９を形成し、この半導体チップ１のバンプ
９の形成面を下向きにしてプリント基板２のボンディン
グパッド４に直接バンプ９を溶融接続したものである。
又、半導体チップの保護のために例えばエポキシ樹脂等
の樹脂８で封止している。しかしながら、この構造で
は、半導体チップ１とプリント基板２の間に熱膨張係数
の相違があると、半導体チップにストレスが発生し、半
導体チップに割れが発生して信頼性が低下されるおそれ
がある。
【０００３】このため、近年では図８のように、ピンを
用いた接続構造が提案されている。これは半導体チップ
１の電極パッド３上に微小長さの導体ピン７を立設し、
このピン７の他端をプリント基板２のボンディングパッ
ド４に接続するものである。８は封止用の樹脂である。
この構造では、半導体チップ１とプリント基板２の間の
熱膨張係数の相違により発生するストレスをピン７の変
形によって吸収し、半導体チップ１の割れを防止するこ
とができる。
用いた接続構造が提案されている。これは半導体チップ
１の電極パッド３上に微小長さの導体ピン７を立設し、
このピン７の他端をプリント基板２のボンディングパッ
ド４に接続するものである。８は封止用の樹脂である。
この構造では、半導体チップ１とプリント基板２の間の
熱膨張係数の相違により発生するストレスをピン７の変
形によって吸収し、半導体チップ１の割れを防止するこ
とができる。
【０００４】
【発明が解決しようとする課題】しかしながら、このピ
ン方式による半導体装置では、実装後に半導体チップ１
を封止するための樹脂８をプリント基板２と半導体チッ
プ１の間に完全に充填させるのが非常に難しく、さらに
これを確認することが難しいという問題がある。このよ
うに樹脂８の充填が不完全であると、生じた空隙を通し
て外部から水分が侵入され、半導体チップ１の耐水性が
劣化されることになる。又、半導体チップをプリント基
板に実装する時の不注意によってピン７に曲がりが発生
したり、樹脂８を封入する時の充填圧力等によってピン
曲がりが発生することがあり、このピン曲がりによって
ピンの他端をプリント基板に対して同一平面に揃えるこ
とが難しく、接続不良が生じるおそれがあるという問題
もある。本発明の目的は、耐水性に優れ、ピン曲がりや
ピンの接続不良を防止して信頼性の高い実装構造の半導
体装置及びその製造方法を提供することにある。
ン方式による半導体装置では、実装後に半導体チップ１
を封止するための樹脂８をプリント基板２と半導体チッ
プ１の間に完全に充填させるのが非常に難しく、さらに
これを確認することが難しいという問題がある。このよ
うに樹脂８の充填が不完全であると、生じた空隙を通し
て外部から水分が侵入され、半導体チップ１の耐水性が
劣化されることになる。又、半導体チップをプリント基
板に実装する時の不注意によってピン７に曲がりが発生
したり、樹脂８を封入する時の充填圧力等によってピン
曲がりが発生することがあり、このピン曲がりによって
ピンの他端をプリント基板に対して同一平面に揃えるこ
とが難しく、接続不良が生じるおそれがあるという問題
もある。本発明の目的は、耐水性に優れ、ピン曲がりや
ピンの接続不良を防止して信頼性の高い実装構造の半導
体装置及びその製造方法を提供することにある。
【０００５】
【課題を解決するための手段】本発明の半導体装置は、
プリント基板に設けたボンディングパッドと、半導体チ
ップの電極パッドとを対向配置させ、かつ複数本の導体
ピンを絶縁体に貫通支持させたボンディング構体を介し
てボンディングパッドと電極パッドとを電気接続する。
又、本発明の半導体装置の製造方法は、複数本の導体ピ
ンを半導体チップの電極パッド及びプリント基板のボン
ディングパッドに対応する位置に略垂直に立てる工程
と、これらのピンをその両端が露呈されるように絶縁体
で支持させる工程と、前記ピンの各端にプリント基板の
ボンディングパッドと半導体チップの電極パッドを夫々
接続する工程を含んでいる。
プリント基板に設けたボンディングパッドと、半導体チ
ップの電極パッドとを対向配置させ、かつ複数本の導体
ピンを絶縁体に貫通支持させたボンディング構体を介し
てボンディングパッドと電極パッドとを電気接続する。
又、本発明の半導体装置の製造方法は、複数本の導体ピ
ンを半導体チップの電極パッド及びプリント基板のボン
ディングパッドに対応する位置に略垂直に立てる工程
と、これらのピンをその両端が露呈されるように絶縁体
で支持させる工程と、前記ピンの各端にプリント基板の
ボンディングパッドと半導体チップの電極パッドを夫々
接続する工程を含んでいる。
【０００６】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の第１実施例の断面図である。同図に
おいて、１は半導体チップ、２はプリント基板である。
半導体チップ１には所要の電極パッド３が形成される。
又、プリント基板２にも半導体チップの電極パッド３に
対応する位置にボンディングパッド４が形成される。そ
して、半導体チップ１とプリント基板２の間には、樹脂
６に複数本の導体ピン７を貫通支持させたボンディング
構体５を介挿させ、このボンディング構体５によって前
記電極パッド３とボンディングパッド４とを相互に接続
している。更に、半導体チップ１とボンディング構体５
を樹脂８で封止している。
る。図１は本発明の第１実施例の断面図である。同図に
おいて、１は半導体チップ、２はプリント基板である。
半導体チップ１には所要の電極パッド３が形成される。
又、プリント基板２にも半導体チップの電極パッド３に
対応する位置にボンディングパッド４が形成される。そ
して、半導体チップ１とプリント基板２の間には、樹脂
６に複数本の導体ピン７を貫通支持させたボンディング
構体５を介挿させ、このボンディング構体５によって前
記電極パッド３とボンディングパッド４とを相互に接続
している。更に、半導体チップ１とボンディング構体５
を樹脂８で封止している。
【０００７】図１の半導体装置の製造方法を図２に示
す。先ず、図２（ａ）に示すように、底面にピン立て用
の穴を有し、かつテフロン材等の樹脂との離型性の良い
材質、或いはこのような材質を内面にコーティングした
治具容器１０に、半田等を被覆したピン７の下端を挿入
し、振動を加えながらかつ周動を加えてピン７を立てた
状態とし、半田溶融して固定する。穴がない場合は半田
等の接着材をピンに被覆し、直接治具容器１０に半田溶
融してピンを立てる。
す。先ず、図２（ａ）に示すように、底面にピン立て用
の穴を有し、かつテフロン材等の樹脂との離型性の良い
材質、或いはこのような材質を内面にコーティングした
治具容器１０に、半田等を被覆したピン７の下端を挿入
し、振動を加えながらかつ周動を加えてピン７を立てた
状態とし、半田溶融して固定する。穴がない場合は半田
等の接着材をピンに被覆し、直接治具容器１０に半田溶
融してピンを立てる。
【０００８】次いで、図２（ｂ）のように、前記各ピン
７の上端をガイドする穴を有するカバー１１を治具容器
１０上に被せる。このカバー１１は前記治具容器１０と
同様に少なくとも表面に樹脂との離型性の良いコーティ
ング材をコーティングしている。これにより、各ピン７
は垂直状態に保持される。その上で、治具容器１０とカ
バー１１との空間内に固定用樹脂６を充填させる。この
樹脂６には、硬化後もゴム状であるシリコンや熱膨張係
数を設計できるポリイミド樹脂等からなる樹脂が用いら
れる。
７の上端をガイドする穴を有するカバー１１を治具容器
１０上に被せる。このカバー１１は前記治具容器１０と
同様に少なくとも表面に樹脂との離型性の良いコーティ
ング材をコーティングしている。これにより、各ピン７
は垂直状態に保持される。その上で、治具容器１０とカ
バー１１との空間内に固定用樹脂６を充填させる。この
樹脂６には、硬化後もゴム状であるシリコンや熱膨張係
数を設計できるポリイミド樹脂等からなる樹脂が用いら
れる。
【０００９】その後、加熱して充填した樹脂６を硬化さ
せる。この樹脂６の硬化によって、図２（ｃ）のよう
に、樹脂を治具容器１０から取り出しても、各ピン７は
樹脂６によって垂直状態に保持された状態に保たれる。
これによりボンディング構体５が形成される。尚、この
硬化に際しては、前記カバー１１にアルミニウム等の熱
吸収材を用い、各ピン７に接触しない状態であれば、カ
バー１１をそのまま残しておいてもよい。又、ボンディ
ング構体５を治具容器１０取り出した後に、必要に応じ
てピン７の長さを所定の長さに切断して長さを調整する
こともできる。更に、ピンの上端及び下端に夫々バンプ
９を形成してもよい
せる。この樹脂６の硬化によって、図２（ｃ）のよう
に、樹脂を治具容器１０から取り出しても、各ピン７は
樹脂６によって垂直状態に保持された状態に保たれる。
これによりボンディング構体５が形成される。尚、この
硬化に際しては、前記カバー１１にアルミニウム等の熱
吸収材を用い、各ピン７に接触しない状態であれば、カ
バー１１をそのまま残しておいてもよい。又、ボンディ
ング構体５を治具容器１０取り出した後に、必要に応じ
てピン７の長さを所定の長さに切断して長さを調整する
こともできる。更に、ピンの上端及び下端に夫々バンプ
９を形成してもよい
【００１０】しかる上で、図２（ｄ）のように、このボ
ンディング構体５の各ピン７の上端をバンプ９の溶融に
より半導体チップ１の電極パッド３に接続する。この状
態で、必要に応じて各ピン７の下端を試験装置等に接続
して半導体チップ１の電気選別を行ってもよい。次い
で、半導体チップ１を接続したボンディング構体５をプ
リント基板２上に置き、バンプ９の溶融にて各ピン７の
下端をプリント基板２に接続する。その上で全体を樹脂
８で封止することで、図１の半導体装置が完成する。
ンディング構体５の各ピン７の上端をバンプ９の溶融に
より半導体チップ１の電極パッド３に接続する。この状
態で、必要に応じて各ピン７の下端を試験装置等に接続
して半導体チップ１の電気選別を行ってもよい。次い
で、半導体チップ１を接続したボンディング構体５をプ
リント基板２上に置き、バンプ９の溶融にて各ピン７の
下端をプリント基板２に接続する。その上で全体を樹脂
８で封止することで、図１の半導体装置が完成する。
【００１１】この半導体装置によれば、ピン７は樹脂６
により支持されているので、接続工程の不注意によって
ピン６が曲げられることは少なくなる。又、最終工程で
樹脂８で封止するときに樹脂の充填圧力によってもピン
が曲がることはない。更に、半導体チップ１とプリント
基板２との間にはボンディング構体５の樹脂６が存在し
ているため、半導体チップとプリント基板との間に樹脂
８を充填させなくとも、封止性を高め、耐水性を向上さ
せることができる。
により支持されているので、接続工程の不注意によって
ピン６が曲げられることは少なくなる。又、最終工程で
樹脂８で封止するときに樹脂の充填圧力によってもピン
が曲がることはない。更に、半導体チップ１とプリント
基板２との間にはボンディング構体５の樹脂６が存在し
ているため、半導体チップとプリント基板との間に樹脂
８を充填させなくとも、封止性を高め、耐水性を向上さ
せることができる。
【００１２】尚、ボンディング構体のピンの端部にバン
プを形成する代わりに、半導体チップ１の電極パッド３
上にバンプを形成してもよい。この場合、バンプの製造
方法は従来の方法を用いて実施することができる。例え
ば、半導体チップ１の電極パッド３面にＴｉ，Ｃｒ，Ｐ
ｂ−Ｓｎ等の金属膜をメッキ法により形成してバンプ形
成を行う。又、このバンプ形成はメッキ法の他に特開昭
49−52973 号で開示されているように、Ａｕ，Ｐｂ−Ｓ
ｎ等からなるワイヤーを接続した上で根本から切断する
方法や溶融半田中に浸漬してパッド電極上のみに半田バ
ンプを形成する方法等、従来のバンプ形成法を利用する
ことができる。
プを形成する代わりに、半導体チップ１の電極パッド３
上にバンプを形成してもよい。この場合、バンプの製造
方法は従来の方法を用いて実施することができる。例え
ば、半導体チップ１の電極パッド３面にＴｉ，Ｃｒ，Ｐ
ｂ−Ｓｎ等の金属膜をメッキ法により形成してバンプ形
成を行う。又、このバンプ形成はメッキ法の他に特開昭
49−52973 号で開示されているように、Ａｕ，Ｐｂ−Ｓ
ｎ等からなるワイヤーを接続した上で根本から切断する
方法や溶融半田中に浸漬してパッド電極上のみに半田バ
ンプを形成する方法等、従来のバンプ形成法を利用する
ことができる。
【００１３】尚、図３に示すように、ボンディング構体
５の樹脂６の周辺部を上側に突設してダム６ａを設けて
おき、このダム６ａを利用して樹脂６と半導体チップ１
との間に樹脂８を充填することで、半導体チップの封止
効果を高めるようにしてもよい。
５の樹脂６の周辺部を上側に突設してダム６ａを設けて
おき、このダム６ａを利用して樹脂６と半導体チップ１
との間に樹脂８を充填することで、半導体チップの封止
効果を高めるようにしてもよい。
【００１４】図４は前記製造方法の他の方法を工程順に
示す断面図である。先ず、図４（ａ）のように、複数本
の導体ピン７をプリント基板２のボンディングパッド４
上に直接接続する。この場合、ピン７に半田等を被覆し
熱溶融により接続する。そして、このプリント基板２上
に前記ピン７を包囲するように樹脂ダム１３を形成す
る。次いで、図４（ｂ）のように、ピン７を垂直状態に
保持するカバー１４を被せ、前記樹脂ダム１３とカバー
１４との間の空間に樹脂６を充填する。そして、図４
（ｃ）のように、樹脂６が硬化するまで加熱し、カバー
１４を取り除く。カバー１４に熱吸収材を用いた場合は
取り除かなくてよい。又、場合によっては樹脂ダム１３
も取り除かなくともよい。その後、ピン７の上端にバン
プ９を形成し、これに対して半導体チップ１の電極パッ
ド３を接続することで図１の半導体装置が完成する。
示す断面図である。先ず、図４（ａ）のように、複数本
の導体ピン７をプリント基板２のボンディングパッド４
上に直接接続する。この場合、ピン７に半田等を被覆し
熱溶融により接続する。そして、このプリント基板２上
に前記ピン７を包囲するように樹脂ダム１３を形成す
る。次いで、図４（ｂ）のように、ピン７を垂直状態に
保持するカバー１４を被せ、前記樹脂ダム１３とカバー
１４との間の空間に樹脂６を充填する。そして、図４
（ｃ）のように、樹脂６が硬化するまで加熱し、カバー
１４を取り除く。カバー１４に熱吸収材を用いた場合は
取り除かなくてよい。又、場合によっては樹脂ダム１３
も取り除かなくともよい。その後、ピン７の上端にバン
プ９を形成し、これに対して半導体チップ１の電極パッ
ド３を接続することで図１の半導体装置が完成する。
【００１５】図５は本発明の半導体装置の第２実施例の
断面図である。同図において、１は半導体チップ、２は
プリント基板、５Ａはボンディング構体である。このボ
ンディング構体は絶縁基板６Ａに複数本のピン７を貫通
支持し、その上端及び下端を夫々半導体チップ１の電極
パッド３とプリント基板２のボンディングパッド４に接
続している。この絶縁基板６Ａは、各ピン７に接続され
る配線層７Ａを多層に形成した多層配線基板として構成
している。
断面図である。同図において、１は半導体チップ、２は
プリント基板、５Ａはボンディング構体である。このボ
ンディング構体は絶縁基板６Ａに複数本のピン７を貫通
支持し、その上端及び下端を夫々半導体チップ１の電極
パッド３とプリント基板２のボンディングパッド４に接
続している。この絶縁基板６Ａは、各ピン７に接続され
る配線層７Ａを多層に形成した多層配線基板として構成
している。
【００１６】図６は図５の半導体装置の製造方法を工程
順に示す断面図である。先ず、図６（ａ）のように、多
層配線７Ａを形成した多層配線基板６Ａにポンチ等によ
りスルーホール７ａを空ける。そして、図６（ｂ）のよ
うに、各スルーホール７ａに導体ピン７を挿入し、各ピ
ン７には夫々配線層７Ａが個別に接続されるようにす
る。この時、多層配線基板６Ａとの密着性を増すために
予めピン７に半田等を被覆しておき挿入後熱溶融しても
よい。
順に示す断面図である。先ず、図６（ａ）のように、多
層配線７Ａを形成した多層配線基板６Ａにポンチ等によ
りスルーホール７ａを空ける。そして、図６（ｂ）のよ
うに、各スルーホール７ａに導体ピン７を挿入し、各ピ
ン７には夫々配線層７Ａが個別に接続されるようにす
る。この時、多層配線基板６Ａとの密着性を増すために
予めピン７に半田等を被覆しておき挿入後熱溶融しても
よい。
【００１７】しかる上で、ピン７の上端及び下端にバン
プ９を形成した上で、上端を半導体チップ１の電極パッ
ド３に接続し、下端をプリント基板２のボンディングパ
ッド４に接続し、その後多層配線基板６Ａの周囲部分を
切断除去することで図５の半導体装置が完成される。こ
の製造方法では、半導体チップ１をプリント基板２に接
続し、多層配線基板６Ａを切断する前に、各配線層７Ａ
に接続される電気選別用パッド７Ｂを利用して通電を行
なうことで、半導体チップ１の電気選別を行うことがで
きる。
プ９を形成した上で、上端を半導体チップ１の電極パッ
ド３に接続し、下端をプリント基板２のボンディングパ
ッド４に接続し、その後多層配線基板６Ａの周囲部分を
切断除去することで図５の半導体装置が完成される。こ
の製造方法では、半導体チップ１をプリント基板２に接
続し、多層配線基板６Ａを切断する前に、各配線層７Ａ
に接続される電気選別用パッド７Ｂを利用して通電を行
なうことで、半導体チップ１の電気選別を行うことがで
きる。
【００１８】
【発明の効果】以上説明したように本発明の半導体装置
及びその製造方法によれば、半導体チップとプリント基
板を絶縁体で支持されたピンによって接続しているの
で、両者の熱膨張の違いにより起こる半導体チップの割
れを防ぐことができるとともに、絶縁体によってピン曲
がり防ぎ、かつピンの接続不良を防止して信頼性の高い
実装構造を得ることができる。
及びその製造方法によれば、半導体チップとプリント基
板を絶縁体で支持されたピンによって接続しているの
で、両者の熱膨張の違いにより起こる半導体チップの割
れを防ぐことができるとともに、絶縁体によってピン曲
がり防ぎ、かつピンの接続不良を防止して信頼性の高い
実装構造を得ることができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の第１実施例の断面図であ
る。
る。
【図２】図１の半導体装置の製造方法を工程順に示す断
面図である。
面図である。
【図３】図１の半導体装置の変形例の断面図である。
【図４】図１の半導体装置の他の製造方法を工程順に示
す断面図である。
す断面図である。
【図５】本発明の半導体装置の第２実施例の断面図であ
る。
る。
【図６】図５の半導体装置の製造方法を工程順に示す断
面図である。
面図である。
【図７】従来の半導体装置の一例の断面図である。
【図８】従来の半導体装置の他の例の断面図である。
１ 半導体チップ ２ プリント基板 ３ 電極パッド ４ ボンディングパッド ６ 樹脂 ７ ピン ８ 樹脂
Claims (2)
- 【請求項１】 プリント基板に設けたボンディングパッ
ドと、半導体チップの電極パッドとを対向配置させ、か
つ複数本の導体ピンを絶縁体に貫通支持させたボンディ
ング構体を介して前記ボンディングパッドと電極パッド
とを電気接続したことを特徴とする半導体装置。 - 【請求項２】 複数本の導体ピンを半導体チップの電極
パッド及びプリント基板のボンディングパッドに対応し
た位置に略垂直に立てる工程と、これらのピンをその両
端が露呈されるように絶縁体で支持させる工程と、前記
ピンの各端にプリント基板のボンディングパッドと半導
体チップの電極パッドを夫々接続する工程を含むことを
特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3313774A JPH05129373A (ja) | 1991-10-31 | 1991-10-31 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3313774A JPH05129373A (ja) | 1991-10-31 | 1991-10-31 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05129373A true JPH05129373A (ja) | 1993-05-25 |
Family
ID=18045363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3313774A Pending JPH05129373A (ja) | 1991-10-31 | 1991-10-31 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05129373A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1085565A3 (en) * | 1999-09-14 | 2001-07-04 | Casio Computer Co., Ltd. | Semiconductor device having sealing film formed on the surface having columnar electrodes thereon and method of manufacturing the same |
| US7436071B2 (en) | 1997-03-10 | 2008-10-14 | Seiko Epson Corporation | Electronic component and semiconductor device, method of fabricating the same, circuit board mounted with the same, and electronic appliance comprising the circuit board |
-
1991
- 1991-10-31 JP JP3313774A patent/JPH05129373A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7436071B2 (en) | 1997-03-10 | 2008-10-14 | Seiko Epson Corporation | Electronic component and semiconductor device, method of fabricating the same, circuit board mounted with the same, and electronic appliance comprising the circuit board |
| US7598619B2 (en) | 1997-03-10 | 2009-10-06 | Seiko Epson Corporation | Electronic component and semiconductor device, method of fabricating the same, circuit board mounted with the same, and electronic appliance comprising the circuit board |
| US7932612B2 (en) | 1997-03-10 | 2011-04-26 | Seiko Epson Corporation | Electronic component and semiconductor device, method of fabricating the same, circuit board mounted with the same, and electronic appliance comprising the circuit board |
| US8134237B2 (en) | 1997-03-10 | 2012-03-13 | Seiko Epson Corporation | Electronic component and semiconductor device, method of fabricating the same, circuit board mounted with the same, and electronic appliance comprising the circuit board |
| EP1085565A3 (en) * | 1999-09-14 | 2001-07-04 | Casio Computer Co., Ltd. | Semiconductor device having sealing film formed on the surface having columnar electrodes thereon and method of manufacturing the same |
| US6472249B1 (en) | 1999-09-14 | 2002-10-29 | Casio Computer Co., Ltd. | Semiconductor device having sealing film formed on the surface having columnar electrode formed thereon and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5717252A (en) | Solder-ball connected semiconductor device with a recessed chip mounting area | |
| JP3604248B2 (ja) | 半導体装置の製造方法 | |
| TW501208B (en) | Semiconductor device and manufacturing method of the same | |
| US5841192A (en) | Injection molded ball grid array casing | |
| US5672912A (en) | Resin-sealed type semiconductor device and method for manufacturing the same | |
| KR100323194B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP2001015650A (ja) | ボールグリッドアレイパッケージとその製造方法 | |
| JP3116926B2 (ja) | パッケージ構造並びに半導体装置、パッケージ製造方法及び半導体装置製造方法 | |
| JPH05129373A (ja) | 半導体装置及びその製造方法 | |
| US8168525B2 (en) | Electronic part mounting board and method of mounting the same | |
| JP3763962B2 (ja) | チップ部品のプリント配線基板への搭載方法 | |
| KR20060108742A (ko) | 반도체 칩 패키지 | |
| JPH10335386A (ja) | 半導体実装方法 | |
| JPH10321750A (ja) | 半導体装置および半導体チップを搭載する配線基板の製造方法 | |
| JP3552660B2 (ja) | 半導体装置の製造方法 | |
| JP2001007488A (ja) | 半導体装置の実装構造及びその実装方法 | |
| JP2001168224A (ja) | 半導体装置、電子回路装置および製造方法 | |
| JP3676590B2 (ja) | 半導体装置 | |
| JPH10189792A (ja) | 半導体パッケージ | |
| US20030001262A1 (en) | Semiconductor device having solder bumps and method for manufacturing same | |
| JP2001332584A (ja) | 半導体装置、その製造方法、基板及び半導体チップ | |
| JPH09260529A (ja) | 半導体装置用基板及び半導体装置 | |
| JPH09283555A (ja) | 半導体チップの実装構造および半導体パッケージの製造方法および半導体パッケージ | |
| JP2966354B2 (ja) | 半導体装置の実装方法 | |
| JP2003332381A (ja) | 電子部品の実装方法 |