JPH05129635A - 電界効果型トランジスタとその製造方法 - Google Patents
電界効果型トランジスタとその製造方法Info
- Publication number
- JPH05129635A JPH05129635A JP28836691A JP28836691A JPH05129635A JP H05129635 A JPH05129635 A JP H05129635A JP 28836691 A JP28836691 A JP 28836691A JP 28836691 A JP28836691 A JP 28836691A JP H05129635 A JPH05129635 A JP H05129635A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- layer
- effect transistor
- field effect
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Recrystallisation Techniques (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【目的】本発明の目的は、Geをチャネルとするｎ型の電
界効果型トランジスタにおいて、チャネルの電子移動度
を高めた、高利得の電界効果型トランジスタとその製造
方法を提供することにある。 【構成】図１に模式的に示した本発明のｎ型電界効果型
トランジスタは、Ge(110)又はGe(111)基板１上に歪み緩
和したGe/Snバッファー層２、Si1-xGex層３を形成し、
バッファー層に格子整合して引っ張り歪みを受けたGeチ
ャネル層４及び変調ドープn-Si1-xGex層５、Si層６と形
成し、Si酸化膜７、ソース，ドレイン領域８，９及びゲ
ート電極１１、ソース，ドレイン電極１０，１２を形成
することにより構成される。 【効果】(110)面に平行な方向に引っ張り歪みを受けたG
eの<1-10>方向をチャネル方向とするか、あるいは、(11
1)面に平行な方向に引っ張り歪みを受けたGeをチャネル
とすることによって、移動度をバルクよりも高めること
ができる。
界効果型トランジスタにおいて、チャネルの電子移動度
を高めた、高利得の電界効果型トランジスタとその製造
方法を提供することにある。 【構成】図１に模式的に示した本発明のｎ型電界効果型
トランジスタは、Ge(110)又はGe(111)基板１上に歪み緩
和したGe/Snバッファー層２、Si1-xGex層３を形成し、
バッファー層に格子整合して引っ張り歪みを受けたGeチ
ャネル層４及び変調ドープn-Si1-xGex層５、Si層６と形
成し、Si酸化膜７、ソース，ドレイン領域８，９及びゲ
ート電極１１、ソース，ドレイン電極１０，１２を形成
することにより構成される。 【効果】(110)面に平行な方向に引っ張り歪みを受けたG
eの<1-10>方向をチャネル方向とするか、あるいは、(11
1)面に平行な方向に引っ張り歪みを受けたGeをチャネル
とすることによって、移動度をバルクよりも高めること
ができる。
Description
【０００１】
【産業上の利用分野】本発明は、Geをチャネルとする電
界効果型トランジスタに関し、高利得のｎ型電界効果型
トランジスタとその製造方法を提供するものである。
界効果型トランジスタに関し、高利得のｎ型電界効果型
トランジスタとその製造方法を提供するものである。
【０００２】
【従来の技術】Geをチャネルとするｎ型電界効果型トラ
ンジスタ(ＦＥＴ)を高利得化するための構造として、n-
SiGe/Geヘテロ構造を有する変調ドープ電界効果型トラ
ンジスタ(ＭＯＤＦＥＴ)が知られている(R. People. :
Phys. Rev. B34,2508 (1986))。このトランジスタにつ
いて、図４を用いて説明する。
ンジスタ(ＦＥＴ)を高利得化するための構造として、n-
SiGe/Geヘテロ構造を有する変調ドープ電界効果型トラ
ンジスタ(ＭＯＤＦＥＴ)が知られている(R. People. :
Phys. Rev. B34,2508 (1986))。このトランジスタにつ
いて、図４を用いて説明する。
【０００３】図４に模式的に示した従来のＭＯＤＦＥＴ
は、Ge(001)基板１３上に形成されたｎ型の変調ドープS
i0.15Ge0.85層１４、及びソース，ドレイン電極１５，
１７、ゲート電極１６から構成される。本構造におい
て、電子はn-SiGe層から供給され、n-SiGe/Ge界面のGe
側が電子の走行するチャネルとなるため、電子は不純物
散乱を受けず、２次元的に高移動度で走行することが可
能である。
は、Ge(001)基板１３上に形成されたｎ型の変調ドープS
i0.15Ge0.85層１４、及びソース，ドレイン電極１５，
１７、ゲート電極１６から構成される。本構造におい
て、電子はn-SiGe層から供給され、n-SiGe/Ge界面のGe
側が電子の走行するチャネルとなるため、電子は不純物
散乱を受けず、２次元的に高移動度で走行することが可
能である。
【０００４】
【発明が解決しようとする課題】上述のGe(001)をチャ
ネルとするＭＯＤＦＥＴでは、電子移動度の理想的な最
大値はバルクと同じ約3900cm2/Vsであり、それ以上増加
させることは物理的に不可能であった。
ネルとするＭＯＤＦＥＴでは、電子移動度の理想的な最
大値はバルクと同じ約3900cm2/Vsであり、それ以上増加
させることは物理的に不可能であった。
【０００５】本発明の目的は、チャネルとなるGeの電子
構造を変えることにより、バルクよりも高い移動度を得
ることができ、ひいては相互コンダクタンス(gm)の大き
な高利得の電界効果型トランジスタを得ることにある。
また、さらにその製造方法を提供することにある。
構造を変えることにより、バルクよりも高い移動度を得
ることができ、ひいては相互コンダクタンス(gm)の大き
な高利得の電界効果型トランジスタを得ることにある。
また、さらにその製造方法を提供することにある。
【０００６】
【課題を解決するための手段】上記目的は、変調ドープ
構造において、(110)面に平行な方向に引っ張り歪みを
受けたGeの<1-10>方向をチャネル方向とするか、あるい
は、(111)面に平行な方向に引っ張り歪みを受けたGeを
チャネルとすることによって達成される。
構造において、(110)面に平行な方向に引っ張り歪みを
受けたGeの<1-10>方向をチャネル方向とするか、あるい
は、(111)面に平行な方向に引っ張り歪みを受けたGeを
チャネルとすることによって達成される。
【０００７】またその製造方法としては、Geチャネルの
面方向に平行な引っ張り歪みを受けさせるために、Geよ
りも大きな格子定数を有する単結晶バッファー層を形成
し、バッファー層に格子整合させてGeを歪み成長させ
る。ここでは、バッファー層としてGe基板上に形成した
GeとSnからなる超格子層を用いる。
面方向に平行な引っ張り歪みを受けさせるために、Geよ
りも大きな格子定数を有する単結晶バッファー層を形成
し、バッファー層に格子整合させてGeを歪み成長させ
る。ここでは、バッファー層としてGe基板上に形成した
GeとSnからなる超格子層を用いる。
【０００８】
【作用】まず、(110)面に平行な方向に引っ張り歪みを
受けた歪みGe(110)層の伝導帯の底付近のエネルギー図
を図２に示す。図２に示したように、引っ張り歪みのた
め伝導帯の底の８重縮退が解け、電子は<01-1>、<0-11>、
<10-1>及び<-101>方向の４つのバレイ(図中の斜線部分)
に局在する。ここで、<-h-k-l>は、<hkl>と逆方向を表
す。これらの電子は、<1-10>チャネル方向では、バルク
の有効質量me(≒0.12m0：m0は真空中の電子質量)よりも
軽い有効質量mt(≒0.082m0)を有している。変調ドープ
構造のように、不純物散乱がなくフォノン散乱のみによ
って電子の移動度が決まる場合、移動度は電子の有効質
量の(-5/2)乗に比例する。従って、歪みGe(110)をチャ
ネルとするＭＯＤＦＥＴでは、電子移動度を最大10000c
m2/Vsまで増加させることが可能となる。
受けた歪みGe(110)層の伝導帯の底付近のエネルギー図
を図２に示す。図２に示したように、引っ張り歪みのた
め伝導帯の底の８重縮退が解け、電子は<01-1>、<0-11>、
<10-1>及び<-101>方向の４つのバレイ(図中の斜線部分)
に局在する。ここで、<-h-k-l>は、<hkl>と逆方向を表
す。これらの電子は、<1-10>チャネル方向では、バルク
の有効質量me(≒0.12m0：m0は真空中の電子質量)よりも
軽い有効質量mt(≒0.082m0)を有している。変調ドープ
構造のように、不純物散乱がなくフォノン散乱のみによ
って電子の移動度が決まる場合、移動度は電子の有効質
量の(-5/2)乗に比例する。従って、歪みGe(110)をチャ
ネルとするＭＯＤＦＥＴでは、電子移動度を最大10000c
m2/Vsまで増加させることが可能となる。
【０００９】同様に、(111)面に平行な方向に引っ張り
歪みを受けた歪みGe(111)層の伝導帯の底付近のエネル
ギー図を図３に示す。図３に示したように、引っ張り歪
みのため伝導帯の底の８重縮退が解け、電子は<111>及
び<-1-1-1>方向の２つのバレイ(図中の斜線部分)に局在
する。これらのバレイの電子は、(111)面に平行な方向
では有効質量mtを有しているため、(110)面と同様に移
動度を増加させることが可能となる。
歪みを受けた歪みGe(111)層の伝導帯の底付近のエネル
ギー図を図３に示す。図３に示したように、引っ張り歪
みのため伝導帯の底の８重縮退が解け、電子は<111>及
び<-1-1-1>方向の２つのバレイ(図中の斜線部分)に局在
する。これらのバレイの電子は、(111)面に平行な方向
では有効質量mtを有しているため、(110)面と同様に移
動度を増加させることが可能となる。
【００１０】以上に述べたような作用によって、歪みGe
(110)チャネルもしくは歪みGe(111)チャネルにおいて、
有効質量を減少させて高移動度、即ち高利得の電界効果
型トランジスタを実現することが可能となる。
(110)チャネルもしくは歪みGe(111)チャネルにおいて、
有効質量を減少させて高移動度、即ち高利得の電界効果
型トランジスタを実現することが可能となる。
【００１１】
【実施例】以下、図１を用いてＭＯＳ型のＭＯＤＦＥＴ
を作製した例について述べる。
を作製した例について述べる。
【００１２】Geチャネルの面方向に平行な引っ張り歪み
を受けさせるために、Geよりも大きな格子定数を有する
単結晶バッファー層を形成し、バッファー層に格子整合
させてGeを歪み成長させる。ここでは、バッファー層と
してGe基板上に形成したGeとSnからなる超格子層を用い
た例について説明する。
を受けさせるために、Geよりも大きな格子定数を有する
単結晶バッファー層を形成し、バッファー層に格子整合
させてGeを歪み成長させる。ここでは、バッファー層と
してGe基板上に形成したGeとSnからなる超格子層を用い
た例について説明する。
【００１３】まず、10Ω・cmのp-Ge(110)基板１を化学処
理した後、分子線成長(Molecular Beam Epitaxy；ＭＢ
Ｅ)装置内に導入し、基板表面を清浄化する。次に、以
下の手順によって歪み緩和したGe/Sn超格子を形成す
る。基板温度を95℃に設定した後、基板にSnの分子線を
照射して約0.01nm/sの堆積速度でSn原子層を１層形成す
る。Snの表面偏析を押えるために、基板温度を50℃に下
げて約0.01nm/sの堆積速度でGe原子層を８層形成した
後、結晶性を向上させるために、基板温度を230℃に上
げてGe原子層を１２層形成する。以上の手順を繰り返し
て、約0.5μmのGe20/Sn1超格子層からなるバッファー層
２を形成する。ここで、Ge20/Sn1超格子層を0.5μmと厚
く形成すると、Ge基板とバッファー層との格子定数差に
よる歪みは緩和され、バッファー層の格子定数はGe20層
とSn1層のほぼ平均の格子定数となり、これはGeの格子
定数に比べて約0.8%大きい。従って、このバッファー層
に格子整合してGe層を歪み成長させると、0.8%の引っ張
り歪みを受ける。
理した後、分子線成長(Molecular Beam Epitaxy；ＭＢ
Ｅ)装置内に導入し、基板表面を清浄化する。次に、以
下の手順によって歪み緩和したGe/Sn超格子を形成す
る。基板温度を95℃に設定した後、基板にSnの分子線を
照射して約0.01nm/sの堆積速度でSn原子層を１層形成す
る。Snの表面偏析を押えるために、基板温度を50℃に下
げて約0.01nm/sの堆積速度でGe原子層を８層形成した
後、結晶性を向上させるために、基板温度を230℃に上
げてGe原子層を１２層形成する。以上の手順を繰り返し
て、約0.5μmのGe20/Sn1超格子層からなるバッファー層
２を形成する。ここで、Ge20/Sn1超格子層を0.5μmと厚
く形成すると、Ge基板とバッファー層との格子定数差に
よる歪みは緩和され、バッファー層の格子定数はGe20層
とSn1層のほぼ平均の格子定数となり、これはGeの格子
定数に比べて約0.8%大きい。従って、このバッファー層
に格子整合してGe層を歪み成長させると、0.8%の引っ張
り歪みを受ける。
【００１４】ここで、本実施例では、バッファー層とし
て、チャネルのGeよりもバンドギャップの小さなGe/Sn
超格子層を用いたため、バッファー層上に電子閉じ込め
のバリア層として、バンドギャップの大きな膜厚10nmの
x=0.85なるSi1-xGex層３を形成した。その上に、チャネ
ルとなる膜厚10nmのGe層４を形成した。さらに、電子供
給層として、層の膜厚方向中央部に1X1012(1/cm2)のSb
を原子層ドープしたx=0.85なる膜厚20nmの変調ドープSi
1-xGex層５を成長温度400℃で歪み成長の条件下で順次
形成した。さらに、1nmのSi層６を形成した。この様に
して作製したヘテロ構造をＭＢＥ装置から取り出し、化
学気相成長法によって膜厚12nmのSi酸化膜７を形成し、
既知の手法を用いて、<1-10>方向をチャネル方向とし
て、ソース，ドレイン領域８，９及びゲート電極１１、
ソース，ドレイン電極１０，１２を形成し、電界効果型
トランジスタを作製した。
て、チャネルのGeよりもバンドギャップの小さなGe/Sn
超格子層を用いたため、バッファー層上に電子閉じ込め
のバリア層として、バンドギャップの大きな膜厚10nmの
x=0.85なるSi1-xGex層３を形成した。その上に、チャネ
ルとなる膜厚10nmのGe層４を形成した。さらに、電子供
給層として、層の膜厚方向中央部に1X1012(1/cm2)のSb
を原子層ドープしたx=0.85なる膜厚20nmの変調ドープSi
1-xGex層５を成長温度400℃で歪み成長の条件下で順次
形成した。さらに、1nmのSi層６を形成した。この様に
して作製したヘテロ構造をＭＢＥ装置から取り出し、化
学気相成長法によって膜厚12nmのSi酸化膜７を形成し、
既知の手法を用いて、<1-10>方向をチャネル方向とし
て、ソース，ドレイン領域８，９及びゲート電極１１、
ソース，ドレイン電極１０，１２を形成し、電界効果型
トランジスタを作製した。
【００１５】上記のようにして作製したＭＯＤＦＥＴに
おいて、移動度は8000cm2/Vsであり、相互コンダクタン
スは実行チャネル長0.5μmの素子で400mS/mmと良好な値
を示した。
おいて、移動度は8000cm2/Vsであり、相互コンダクタン
スは実行チャネル長0.5μmの素子で400mS/mmと良好な値
を示した。
【００１６】さらに、Ge(111)基板上に同様の方法で作
成したＭＯＤＦＥＴにおいても、移動度は7500cm2/Vs、
相互コンダクタンスは350mS/mmと良好な値を示した。
成したＭＯＤＦＥＴにおいても、移動度は7500cm2/Vs、
相互コンダクタンスは350mS/mmと良好な値を示した。
【００１７】
【発明の効果】本発明によれば、n-Si1-xGex/Ge変調ド
ープ構造において、(110)面に平行な方向に引っ張り歪
みを受けたGeの<1-10>方向をチャネル方向とするか、あ
るいは、(111)面に平行な方向に引っ張り歪みを受けたG
eをチャネルとすることによって、移動度をバルクより
も高めることができ、高利得のｎ型電界効果型トランジ
スタを得ることが可能となる。
ープ構造において、(110)面に平行な方向に引っ張り歪
みを受けたGeの<1-10>方向をチャネル方向とするか、あ
るいは、(111)面に平行な方向に引っ張り歪みを受けたG
eをチャネルとすることによって、移動度をバルクより
も高めることができ、高利得のｎ型電界効果型トランジ
スタを得ることが可能となる。
【図１】実施例１を説明するための断面図
【図２】歪みGe(110)層の伝導帯の底付近のエネルギー
図
図
【図３】歪みGe(111)層の伝導帯の底付近のエネルギー
図
図
【図４】従来の技術を説明するための断面図
１…Ge(110)又はGe(111)基板 ２…Ge/Snバッファー
層 ３…Si1-xGex層 ４…歪みGeチャネル層 ５…n-Si1-xGex変調ドープ
層 ６…Si層 ７…Si酸化膜 ８，９…ソース，ドレイン領域 １０，１２…ソース，ドレイン電極 １１…ゲート
電極 １３…Ge(001)基板 １４…n-Si1-xGex変調ド
ープ層 １５，１７…ソース，ドレイン電極 １６…ゲート
電極
層 ３…Si1-xGex層 ４…歪みGeチャネル層 ５…n-Si1-xGex変調ドープ
層 ６…Si層 ７…Si酸化膜 ８，９…ソース，ドレイン領域 １０，１２…ソース，ドレイン電極 １１…ゲート
電極 １３…Ge(001)基板 １４…n-Si1-xGex変調ド
ープ層 １５，１７…ソース，ドレイン電極 １６…ゲート
電極
Claims (6)
- 【請求項１】変調ドープn-Si1-xGex/Ge界面のGe側をチ
ャネルとする電界効果型トランジスタにおいて、(110)
面に平行な方向に引っ張り歪みを受けた上記Geの<1-10>
方向をチャネル方向とするか、もしくは、(111)面に平
行な方向に引っ張り歪みを受けた上記Geをチャネルとす
ることを特徴とする電界効果型トランジスタ。 - 【請求項２】請求項１記載の電界効果型トランジスタに
おいて、GeとSnからなるバッファー層上に上記チャネル
を形成したことを特徴とする電界効果型トランジスタ。 - 【請求項３】変調ドープn-Si1-xGex/Ge界面のGe側をチ
ャネルとする電界効果型トランジスタの製造方法におい
て、 上記チャネルのGeよりも大きな格子定数を有する単結晶
層を形成する第１の工程と、 上記第１の工程以降に、上記単結晶層に格子整合させて
上記Geを歪み成長させる第２の工程と、 上記第２の工程以降に上記歪み成長させた上記Geを上記
チャネルとし、ソース及びドレインを形成し、かつ上記
チャネルの上にゲート電極を形成することを特徴とする
電界効果型トランジスタの製造方法。 - 【請求項４】p-Ge(110)基板の主表面上に、Snの分子線
を照射してSn原子層を形成しその上にGe原子層を形成す
ることを少なくとも２回以上繰り返し、GeとSnからなる
超格子層を形成する第１の工程と、 上記第１の工程以降に上記チャネルとなるGe原子層を上
記超格子層より上に形成する第２の工程と、 上記第２の工程以降に上記チャネルの方向が上記チャネ
ルとなる上記Ge原子層の（1-10）方向となるようにソー
ス及びドレイン領域を形成し、かつ上記チャネルとなる
上記Ge原子層の上にゲート電極を形成する第３の工程と
を具備することを特徴とする電界効果型トランジスタの
製造方法。 - 【請求項５】請求項４に記載の電界効果型トランジスタ
の製造方法において、 上記第２の工程以降上記第３の工程以前に上記超格子層
上と上記チャネルとなる上記Ge原子層に挾まれるように
上記超格子層よりもバンドギャップの大きなSiとGeから
なるSiGe層を形成することを特徴とする電界効果型トラ
ンジスタの製造方法。 - 【請求項６】請求項４又は請求項５の何れかに記載の電
界効果型トランジスタの製造方法において、 SiとGeからなり、かつ膜厚方向中央部にSbを原子層ドー
プした電子供給層を上記チャネルとなる上記Ge原子層上
に接してかつ上記ゲート電極より下に形成することを特
徴とする電界効果型トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28836691A JPH05129635A (ja) | 1991-11-05 | 1991-11-05 | 電界効果型トランジスタとその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28836691A JPH05129635A (ja) | 1991-11-05 | 1991-11-05 | 電界効果型トランジスタとその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05129635A true JPH05129635A (ja) | 1993-05-25 |
Family
ID=17729277
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28836691A Pending JPH05129635A (ja) | 1991-11-05 | 1991-11-05 | 電界効果型トランジスタとその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05129635A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5977560A (en) * | 1994-10-24 | 1999-11-02 | Micron Technology, Inc. | Thin film transistor constructions with polycrystalline silicon-germanium alloy doped with carbon in the channel region |
| US6258664B1 (en) | 1999-02-16 | 2001-07-10 | Micron Technology, Inc. | Methods of forming silicon-comprising materials having roughened outer surfaces, and methods of forming capacitor constructions |
| US6498359B2 (en) * | 2000-05-22 | 2002-12-24 | Max-Planck-Gesellschaft Zur Foerderung Der Wissenschaften E.V. | Field-effect transistor based on embedded cluster structures and process for its production |
| JP2008288395A (ja) * | 2007-05-17 | 2008-11-27 | Univ Nagoya | 伸張歪ゲルマニウム薄膜の作製方法、伸張歪ゲルマニウム薄膜、及び多層膜構造体 |
| JP2009272504A (ja) * | 2008-05-09 | 2009-11-19 | Univ Nagoya | 多層膜構造体およびその形成方法 |
| US11362182B2 (en) | 2020-04-29 | 2022-06-14 | Samsung Electronics Co., Ltd. | Semiconductor device including superlattice pattern |
-
1991
- 1991-11-05 JP JP28836691A patent/JPH05129635A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5977560A (en) * | 1994-10-24 | 1999-11-02 | Micron Technology, Inc. | Thin film transistor constructions with polycrystalline silicon-germanium alloy doped with carbon in the channel region |
| US5985703A (en) * | 1994-10-24 | 1999-11-16 | Banerjee; Sanjay | Method of making thin film transistors |
| US6320202B1 (en) | 1994-10-24 | 2001-11-20 | Micron Technology, Inc. | Bottom-gated thin film transistors comprising germanium in a channel region |
| US6258664B1 (en) | 1999-02-16 | 2001-07-10 | Micron Technology, Inc. | Methods of forming silicon-comprising materials having roughened outer surfaces, and methods of forming capacitor constructions |
| US6498359B2 (en) * | 2000-05-22 | 2002-12-24 | Max-Planck-Gesellschaft Zur Foerderung Der Wissenschaften E.V. | Field-effect transistor based on embedded cluster structures and process for its production |
| US6872625B2 (en) | 2000-05-22 | 2005-03-29 | Max-Planck-Gesellschaft Zur Foerderung Der Wissenschaften E.V. | Field-effect transistor based on embedded cluster structures and process for its production |
| JP2008288395A (ja) * | 2007-05-17 | 2008-11-27 | Univ Nagoya | 伸張歪ゲルマニウム薄膜の作製方法、伸張歪ゲルマニウム薄膜、及び多層膜構造体 |
| JP2009272504A (ja) * | 2008-05-09 | 2009-11-19 | Univ Nagoya | 多層膜構造体およびその形成方法 |
| US11362182B2 (en) | 2020-04-29 | 2022-06-14 | Samsung Electronics Co., Ltd. | Semiconductor device including superlattice pattern |
| US11777001B2 (en) | 2020-04-29 | 2023-10-03 | Samsung Electronics Co., Ltd. | Semiconductor device including superlattice pattern |
| US12166081B2 (en) | 2020-04-29 | 2024-12-10 | Samsung Electronics Co., Ltd. | Semiconductor device-including source and drain regions and superlattice pattern having a pillar shape |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3457614B2 (ja) | 電界効果デバイス用高速複合ｐチャネルＳｉ／ＳｉＧｅヘテロ構造 | |
| US6844227B2 (en) | Semiconductor devices and method for manufacturing the same | |
| US5241197A (en) | Transistor provided with strained germanium layer | |
| KR100588708B1 (ko) | 반도체결정, 그 제조방법 및 반도체장치 | |
| JPH07101739B2 (ja) | 半導体装置 | |
| JPS63252478A (ja) | 絶縁ゲ−ト型半導体装置 | |
| JP5510324B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH0982944A (ja) | 歪シリコン電界効果トランジスタ及びその製造方法 | |
| US5489549A (en) | Method of fabricating n-type antimony-based strained layer superlattice | |
| JPH05129635A (ja) | 電界効果型トランジスタとその製造方法 | |
| JP3488914B2 (ja) | 半導体装置製造方法 | |
| JPH03278542A (ja) | 半導体装置 | |
| KR102781870B1 (ko) | 다중 스트레인 구조를 가지는 AlGaN/GaN 이종 접합 구조의 고전자 이동도 트랜지스터 소자 | |
| JP3264337B2 (ja) | 化合物半導体装置及びその製造方法 | |
| WO2020009020A1 (ja) | トンネル電界効果トランジスタ | |
| JPH03187269A (ja) | 半導体装置 | |
| JPH05335346A (ja) | 半導体装置及びその製造方法 | |
| JP2000031469A (ja) | 半導体装置およびその製造方法 | |
| Bucamp et al. | Gate length dependent transport properties of in-plane core-shell nanowires with raised contacts | |
| JP2005116858A (ja) | 半導体電子デバイス及び半導体電子デバイスの製造方法 | |
| JPH02196436A (ja) | 半導体装置 | |
| JPH0684959A (ja) | 高電子移動度電界効果半導体装置 | |
| JPH031546A (ja) | 電界効果トランジスタ | |
| JPS62165317A (ja) | 半導体装置の製造方法 | |
| JPH03159135A (ja) | 半導体装置及びその製造方法 |