JPH0513100B2 - - Google Patents

Info

Publication number
JPH0513100B2
JPH0513100B2 JP60107447A JP10744785A JPH0513100B2 JP H0513100 B2 JPH0513100 B2 JP H0513100B2 JP 60107447 A JP60107447 A JP 60107447A JP 10744785 A JP10744785 A JP 10744785A JP H0513100 B2 JPH0513100 B2 JP H0513100B2
Authority
JP
Japan
Prior art keywords
substrate
multilayer
conductor
green sheet
composition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60107447A
Other languages
English (en)
Other versions
JPS61266348A (ja
Inventor
Koichi Kumagai
Shinji Shimazaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP60107447A priority Critical patent/JPS61266348A/ja
Publication of JPS61266348A publication Critical patent/JPS61266348A/ja
Publication of JPH0513100B2 publication Critical patent/JPH0513100B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass

Landscapes

  • Compositions Of Oxide Ceramics (AREA)
  • Inorganic Insulating Materials (AREA)

Description

【発明の詳細な説明】
産業上に利用分野 本発明は熱処理によつて結晶化しうる無機誘電
体組成物であつて、主として、多層電子回路用の
基板材料に用いられる誘電体組成物に関するもの
である。 従来の技術 近年、電子回路には、厚膜印刷法により簡便に
回路形成できる熱放散性の優れたセラミツク基板
を使用した電子回路が使用されている。そして、
より小型高性能化を実現する為に多層電子回路基
板が使用されはじめている。 多層回路基板を製造する方法は一般には次に述
ベる(a)(b)(c)の三種類である。 (a) セラミツク焼結体上での印刷多層法 (b) グリーンシート上での印刷多層法 (c) グリーンシート積層多層法 (a)のセラミツク焼結体上での印刷多層法による
多層基板の製造方法を説明すると、第1図にその
プロセスを示すように、まず基板となるセラミツ
ク焼結体上に第1導体層を印刷・乾燥・焼成し
(ステツプ1〜3)、次に第1絶縁層を印刷・乾
燥・焼成し(ステツプ4〜6)、その上に第2絶
縁層を印刷・乾燥し(ステツプ7,8)、第2導
体層を印刷・乾燥し(ステツプ9,10)、第2絶
縁層ごと一括焼成(ステツプ11)する。この際、
第1及び第2絶縁層はヴイアホールと呼ばれる微
小孔が形成されるように印刷し、その微小孔中に
第2導体層に用いられる材料が充填されるように
第2導体層を印刷する事により第1導体層と第2
導体層とが接続される。次に第2導体層上に第3
絶縁層を印刷・乾燥・焼成し、第2絶縁層以降と
同手順で層数を重ねていく(ステツプ1〜11)。 (b)のグリーンシート上での印刷多層法による多
層基板の製造方法は、第2図にそのプロセスを示
すように、まず焼成後基板となるセラミツクのグ
リーンシート上に第1導体層を印刷・乾燥し(ス
テツプ12,13)、次にその上に第1絶縁層を印
刷・乾燥し(ステツプ14〜15)、引き続き第2導
体層、第2絶縁層の印刷・乾燥を行ない(ステツ
プ16〜19)、以降同手順で層数を繰り返し(ステ
ツプ12〜19)、グリーンシートと導体層と絶縁層
とを一括焼成する(ステツプ20)。 (c)のグリーンシート積層多層法による多層基板
の製造方法は、第3図にそのプロセスを示すよう
に、まず複数枚のセラミツクのグリーンシートそ
れぞれに異なるパターンの微小孔を形成し(ステ
ツプ22〜24)、それぞれ異なるパターンの導体層
を印刷・乾燥する(ステツプ25〜30)。次に導体
パターンの異なるグリーンシート同士を所望枚数
積層し(ステツプ31)、適度な圧力と適度な温度
のもとで圧着し(ステツプ32)、所望の外形寸法
に切断してから焼成する(ステツプ33,34)。各
導体層間の導通はグリーンシートの微小孔に充填
された導体により行なわれる。 (b),(c)の製造方法においては共に基板焼成の後
に最上層の厚膜形成を行なう(ステツプ21,35)。 (a),(b),(c)三種類の製造方法を比較すると、(a)
は比較的簡単な技術で多層化が可能であるが、実
質的な層数限界は4〜6層でありそれ以上の層数
は表面の凹凸が激しくなり実用に耐えない。(b)は
グリーンシートと印刷した絶縁層と導体層とを一
度に焼成する事によりプロセスの合理化を行なう
事ができる。しかし(b)も(a)同様に、層数を増すと
表面の凹凸が大きくなるのでやはり限界層数は4
〜6層である。(c)は理論的に層数は無限に可能で
あり、現実的にも30〜40層程度の多層基板が報告
されている。し かし、その製造にはきわめて高
度な技術を要し、プロセス的課題も多い。 以上の(a),(b),(c)三種類の製造方法のうち、本
発明は(c)のグリーンシート積層多層法に関するも
のである。第3図を参照にしてより詳細に従来技
術を述べる。 まず、アルミナパウダーと有機物の混合体を所
定の厚みに成形したグリーンシート複数枚に対
し、ヴイアホールとなる微小孔をそれぞれに異な
るパターンで形成し(ステツプ22〜24)、それぞ
れ異なるパターンの導体層を印刷・乾燥する(ス
テツプ25〜30)。導体材料には主にW,Moが使
用される。ヴイアホールへの導体材料の充填は導
体の印刷工程と同時に行なう(ステツプ25〜27)
か、もしくは印刷工程の前にヴイアホール単独に
導体材料を充填する。導体の乾燥後に各々異なる
導体パターンを形成したグリーンシートを所定枚
数積層し(ステツプ31)、適度な温度下で加圧一
体化する(ステツプ32)。次に、所望の外形寸法
に切断し(ステツプ33)、約1600℃の還元性雰囲
気中で焼成し(ステツプ34)、多層基板となる。
焼成された基板は充分洗浄され、以降最上層の厚
膜形成工程(ステツプ35)へと進む。 発明が解決しようとする問題点 しかしながら上記のような従来技術では、焼成
温度が高く還元性雰囲気を使用する為に設備費用
が高く、取扱いも不便であつた。また、グリーン
シート材料にアルミナを使用しており焼成温度が
高い為、導体材料にはW,Mo等の高融点金属し
か使用出来ず、結果として導体の抵抗値が高くな
るという問題点を有していた。 本発明は上記問題点に鑑み、導体材料にAu,
Ag,Ag/Pd等の抵抗値が低い低融点金属を使用
し、焼成温度は低く空気中焼成を可能にして設備
費用を小さくし、取り扱いも容易にする事を目的
として、空気中低温焼成可能な多層基板用誘電体
組成物を提供するものである。 問題点を解決するための手段 上記問題点を解決するために本発明の誘電体組
成物は、酸化物に換算して、SiO2 20〜60%,
ZnO 5〜20%,BaO 10〜40%、B2O3,Sb2O3
うち少なくとも1種2〜15%の組成(重量%)か
らなる基本組成物に、同じく酸化物に換算して、
SnO2,CaO,MgO,SrO,PbOのうち少なくと
も1種1〜6%、K2O,Na2O,Li2Oのうち少な
くとも1種0.2〜3%、Al2O3,ZrO2のうち少な
くとも1種3〜40%の組成(重量%)の添加物を
含むものである。 作 用 本発明の多層基板用誘電体組成物は、約870
℃〜980℃の低温で焼結可能な材料であり、しか
も電子回路形成用のセラミツク基板としての特性
を充分発揮する。 本発明の材料の使用により、低融点金属Au,
Ag,Ag/Pd,Cuの使用が可能となる。Au,
Ag,Ag/Pdは空気中でも酸化しない為還元性雰
囲気は不必要であり、またAu,Ag,Cuは抵抗値
がW,Moよりも低い。従つて、空気中低温焼成
により設備費用も小さく済み、取り扱いも簡便に
なる。 本発明の組成物における限定理由は次の通りで
ある。 SiO2は基板を構成する基本組成物であつてガ
ラス形成の主材料である。SiO2が20%未満では
焼結温度が高くなり、Ag,Au,Ag/Pd,Cuの
低融点金属を内部導体として使用出来なくなる。
またSiO2が60%を超えると曲げ強さが小さくな
り過ぎ、基板として実用性に耐えない。 BaOはガラス形成及び結晶の成分である。
BaOが10%未満ではガラスの溶融中に失透を主
成し誘電正接が劣化する。BaOが40%を超える
と軟化温度、結晶化温度が高くなり、結果として
焼結温度が高くなり過ぎる。 ZnOもまたガラス形成の成分であり、基板とし
て基本的な組成物である。ZnOが5%未満及び
ZnOが20%を超えると充分緻密に焼結せず吸水性
を帯びる。 B2O3,Sb2O3もまた基板構成の基本組成物であ
り、B2O3,Sb2O3のうち少なくとも1種が2%未
満では吸水性を帯び曲げ強さも低い。B2O3
Sb2O3のうち少なくとも1種が15%を超えると焼
結時にセラミツクの変形が著しくなる。 SnO2,CaO,MgO,SrO,PbOは基板の焼結
性向上及び熱膨脹係数の制御、さらには誘電正接
を良好にする目的で少なくとも1種、通常は2〜
3種の組合せで添加される。SrO2,CaO,
MgO,SrO,PdOのうち少なくとも1種が1%
未満では焼結が不充分であり吸水率が大きくな
り、また誘電正接が大きくなり好ましくない。
SrO2,CaO,MgO,SrO,PbOのうち少なくと
も1種が6%を超えると誘電正接が大きくなり好
ましくない。熱膨脹係数は基板の用途により種々
制御されるが、通常の厚膜混成集積回路として用
いる場合、特に厚膜導体ペースト及び厚膜抵抗ペ
ーストにより回路形成を行なう場合はアルミナの
熱膨脹係数6.0〜6.5×10-6/℃に一致させるのが
好ましく、またICのシリコンチツプを直接基板
に実装する場合はシリコンの熱膨脹係数4×
10-6/℃に一致させるのが好ましい。熱膨脹係数
だけで基板の良否判断は難かしいが、両者の値と
比較して大きく離れた値を実つ基板は実用に耐え
ない。 K2O,Na2O,Li2Oは基板の焼結性向上及び吸
水性の防止、さらには基板の変形を抑ある目的で
添加する。K2O,Na2O,Li2Oのうち少なくとも
1種が0.2%未満では基板の変形が著しくなり、
大きく基板が反る。K2O,Na2O,Li2Oのうち少
なくとも1種が3%を超えると焼結が不充分とな
り吸水性を帯びる。 Al2O3,ZrO2は基板のフイラーとして使われ、
主に曲げ強さの向上の為に添加される。Al2O3
ZrO2のうち少なくとも1種が3%未満では曲げ
強さが小さ過ぎ実用に耐えない。またAl2O3C,
ZrO2のうち少なくとも1種が40%を超えると焼
結温度が高くなりかつ焼結が不充分で吸水性を帯
び、また曲げ強さも小さくなる。 実施例 以下本発明の多層基板用誘電体組成物の実施例
について説明する。 まずガラスの調整に当つては、後掲の第1表に
示した組成になるように基本組成物のの各原料を
秤量してバツチを調整し、このバツチを1400〜
1500℃で1〜3時間加熱して溶融し、例えばロー
ルアウト法等によりガラス板を成形する。次いで
このガラス板をアルミナボールなどで平均粒径
0.5〜5μmの粉末とし、同粒径程度の添加物を加
える事により本発明の誘電体組成物が製造され
る。なお、この際用いられる原料粉末は明確化の
ため酸化物に換算表記したが、鉱物・酸化物・炭
酸塩・水酸化物などの形でも通常の方法により使
用されるのは勿論である。 次に、このようにして得られた誘電体組成物を
使用したグリーンシート積層多層法によるセラミ
ツク多層基板の一製造方法の一例を述べる。 まず上記組成物100重量部に対して、ポリビニ
ルブチラール10重量部、ジブチルフタレートを6
重量部、グリセリルモノオレエート0.4重量部、
1―1―1トリクロルエタンを20重量部、イソプ
ロピルアルコールを39重量部加え、24時間ボール
ミル混合を行ないスラリを造つた。このスラリで
ポリエステルフイルム上にドクターブレード法に
より厚み0.1mmのグリーンシートを製造し、充分
なエージング行ない、ヴイアホールとなる微小孔
を機械的な加工により形成した。次いでこのヴイ
アホールにムメタルマスクを用いた印刷法により
導体材料を充填した。使用した導体材料はAuで
融点は1062℃であつた。 次に、同じ導体材料により導体層をグリーンシ
ートに印刷・乾燥した。ヴイアホールパターン、
導体印刷パターンが各々異なるグリーンシート複
数枚を、80℃の温度下で200Kg/cm2の圧力で密着
させ加圧一体化した。次に外形切断の後に最大温
度870〜1340℃最大温度保持時間60分にて焼成し
た。焼成された多層基板は、純水で超音波洗浄後
表裏の最上層厚膜を形成して電子回路としての機
能が発揮される基板として完成した。 上記製造法により出来た基板としての特性を誘
電体組成物の組成別に第1表に示す。 特性は、上記の電子回路としての機能が発揮さ
れる基板について曲げ強さ、吸水率、誘電正接を
測定し、結果を第1表に示した。また、同表の焼
結温度はそれぞれの組成物について予じめ示差熱
分析よりおおよその焼結温度を推定しておき、吸
水率0.0%であり、なおかつ曲げ強さが最大にな
る焼結温度を選択した。反り変形の有無について
は、基板焼結後、外観形状を目視で観察して、基
板表面の凹凸及び反りうねり、また大きな変形が
あるものに関して実用に耐えないとした。
【表】
【表】 * 比較例
参考として第2表に従来の材料である96%
Al2O3の特性を示す。
【表】 第1表、第2表、及び以上述べたように、本発
明による組成物は870〜980℃と低温で焼成でき、
しかも電子回路形成用のセラミツク基板としての
特性を充分発揮しており、その特性は従来材料で
ある96%Al2O3に比較し、より優れている。 発明の効果 以上の説明より明らかなように、本発明の材料
を使用することにより低融点金属Au,Ag,
Ag/Pd,Cuの使用が可能となり、Au,Ag,
Ag/Pdは空気中でも酸化しない為還元性雰囲気
は不必要であり、またAu,Ag,Cuは抵抗値が
W,Moよりも小さい。従つて空気中低温焼成に
より設備費用も小さくて済み、取り扱いも簡便に
なる。
【図面の簡単な説明】
第1図はセラミツク焼結体上での印刷多層法に
よる多層基板の製造プロセスを示すフローチヤー
ト、第2図はグリーンシート上での印刷多層法に
よる多層基板の製造プロセスを示すフローチヤー
ト、第3図はグリーンシート積層多層法による多
層基板の製造プロセスを示すフローチヤートであ
る。

Claims (1)

  1. 【特許請求の範囲】 1 酸化物に換算して、 SiO2 20〜60%, ZnO 5〜20%, BaO 10〜40%, B2O3,Sb2O3のうち少なくとも1種2〜15% SnO2,CaO,MgO,SrO,PbOのうち少なくと
    も1種1(M)〜6%, K2O,Na2O,Li2Oのうち少なくとも1種0.2〜3
    %, Al2O3,ZrO2のうち少なくとも1種3〜40%の組
    成(重量%)からなる誘電体組成物。
JP60107447A 1985-05-20 1985-05-20 誘電体組成物 Granted JPS61266348A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60107447A JPS61266348A (ja) 1985-05-20 1985-05-20 誘電体組成物

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60107447A JPS61266348A (ja) 1985-05-20 1985-05-20 誘電体組成物

Publications (2)

Publication Number Publication Date
JPS61266348A JPS61266348A (ja) 1986-11-26
JPH0513100B2 true JPH0513100B2 (ja) 1993-02-19

Family

ID=14459381

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60107447A Granted JPS61266348A (ja) 1985-05-20 1985-05-20 誘電体組成物

Country Status (1)

Country Link
JP (1) JPS61266348A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01251688A (ja) * 1988-03-31 1989-10-06 Ngk Insulators Ltd 配線基板
JP4248165B2 (ja) * 2001-06-27 2009-04-02 日本碍子株式会社 低温焼成磁器および電子部品

Also Published As

Publication number Publication date
JPS61266348A (ja) 1986-11-26

Similar Documents

Publication Publication Date Title
JPH0343786B2 (ja)
JPH0361359B2 (ja)
JPH0992983A (ja) セラミック多層基板の製造方法
JPH0523519B2 (ja)
JPH0971472A (ja) ガラスセラミック基板の製造方法
JP4549028B2 (ja) ガラスセラミック組成物、ガラスセラミック焼結体、ガラスセラミック焼結体の製造方法、および配線基板
JPH0513100B2 (ja)
JPH0369196B2 (ja)
JP2004256347A (ja) ガラスセラミック組成物、ガラスセラミック焼結体とその製造方法、並びにそれを用いた配線基板とその実装構造
JPH0369197B2 (ja)
JPH0226798B2 (ja)
JPH068189B2 (ja) 酸化物誘電体材料
JP3229021B2 (ja) 回路基板
JPS61266349A (ja) 誘電体組成物
JPS61264603A (ja) 誘電体組成物
JPS6231904A (ja) 誘電体組成物
JPH0426799B2 (ja)
JPH0260236B2 (ja)
JPH0686327B2 (ja) セラミツク基板用組成物
JPH08148783A (ja) 銅ペーストおよび多層配線基板の製造方法
JP4166731B2 (ja) 低温焼成基板材料及びそれを用いた多層配線基板
JP2005243931A (ja) ガラスセラミック多層基板、その配線基板及びそれ等の製造方法
JPS58108792A (ja) 多層回路板とその製造方法
JPH0428121B2 (ja)
JPH0552078B2 (ja)

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term