JPH0513505A - Icの装着方法 - Google Patents
Icの装着方法Info
- Publication number
- JPH0513505A JPH0513505A JP3161449A JP16144991A JPH0513505A JP H0513505 A JPH0513505 A JP H0513505A JP 3161449 A JP3161449 A JP 3161449A JP 16144991 A JP16144991 A JP 16144991A JP H0513505 A JPH0513505 A JP H0513505A
- Authority
- JP
- Japan
- Prior art keywords
- bare
- ceramic substrate
- bumps
- bump
- conductor circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 各種電子機器に用いる回路基板の表面にベア
ICを直接装着するICの装着方法において、工程を簡
略化し、多品種のベアICの場合も生産日数を短期化
し、トータルコストを安価にすることを目的とする。 【構成】 装着するベアIC1の電極の位置に対応する
セラミック基板5の導体回路9の位置に、導電性のペー
スト材7を用いてバンプ8を配設し、このバンプ8とベ
アIC1の電極を接合する方法により、ベアIC1に直
接バンプ8を形成しないのでベアIC1の種類別のフォ
トマスクの作成を必要とせず、生産日数を短期化し、ト
ータルコストを安く、ベアIC1をセラミック基板5に
確実に装着できる。
ICを直接装着するICの装着方法において、工程を簡
略化し、多品種のベアICの場合も生産日数を短期化
し、トータルコストを安価にすることを目的とする。 【構成】 装着するベアIC1の電極の位置に対応する
セラミック基板5の導体回路9の位置に、導電性のペー
スト材7を用いてバンプ8を配設し、このバンプ8とベ
アIC1の電極を接合する方法により、ベアIC1に直
接バンプ8を形成しないのでベアIC1の種類別のフォ
トマスクの作成を必要とせず、生産日数を短期化し、ト
ータルコストを安く、ベアIC1をセラミック基板5に
確実に装着できる。
Description
【0001】
【産業上の利用分野】本発明は、各種電子機器に用いる
回路基板の表面にベアICを直接装着するICの装着方
法に関する。
回路基板の表面にベアICを直接装着するICの装着方
法に関する。
【0002】
【従来の技術】近年、ICの装着方法として、フリップ
チップ法が普及するにつれて、回路基板上の電極とIC
の電極を接続するのにベアICの電極上にバンプを形成
し、このバンプを介してのICの装着方法の重要性がク
ローズアップされている。
チップ法が普及するにつれて、回路基板上の電極とIC
の電極を接続するのにベアICの電極上にバンプを形成
し、このバンプを介してのICの装着方法の重要性がク
ローズアップされている。
【0003】以下に従来のICの装着方法について説明
する。図5(a)に示すように、アルミニウム製の電極
20に保護膜19を配設したベアIC1の電極20の表
面に通電させるためにバリアメタル12といわれる膜を
被覆し、ついで図5(b)に示すように、ベアIC1の
種類に対応したフォトマスクを用いて、フォトレジスト
13によりめっき用フォトパターンを形成する。つい
で、図5(c)に示すように、電極20上にめっきによ
りバンプ14を形成する。さらに図5(d)に示すよう
に、フォトレジスト13を除去した後、図5(e)に示
すように、バリアメタル12をエッチングするために、
前工程において形成したバンプ14を保護するためのフ
ォトレジスト15をベアIC1の種類に対応したフォト
マスクを用いてエッチング用フォトパターンを形成した
後、バリアメタル12をエッチングする。ついで図5
(f)に示すように、前工程で形成したフォトレジスト
15を除去してバンプ14の形成を完了する。
する。図5(a)に示すように、アルミニウム製の電極
20に保護膜19を配設したベアIC1の電極20の表
面に通電させるためにバリアメタル12といわれる膜を
被覆し、ついで図5(b)に示すように、ベアIC1の
種類に対応したフォトマスクを用いて、フォトレジスト
13によりめっき用フォトパターンを形成する。つい
で、図5(c)に示すように、電極20上にめっきによ
りバンプ14を形成する。さらに図5(d)に示すよう
に、フォトレジスト13を除去した後、図5(e)に示
すように、バリアメタル12をエッチングするために、
前工程において形成したバンプ14を保護するためのフ
ォトレジスト15をベアIC1の種類に対応したフォト
マスクを用いてエッチング用フォトパターンを形成した
後、バリアメタル12をエッチングする。ついで図5
(f)に示すように、前工程で形成したフォトレジスト
15を除去してバンプ14の形成を完了する。
【0004】以上のようにして、バンプ14を形成した
ベアIC1のセラミック基板16への装着方法は図6お
よび図7に示すように、バンプ14がベアIC1とセラ
ミック基板16の間にはさまれるようにしてベアIC1
を装着する実装機の吸着ノズル18により圧接されたと
きに、ベアIC1とセラミック基板16の回路17との
接合がされるとともにベアIC1の回路とセラミック基
板16の回路17の導通も行われる。
ベアIC1のセラミック基板16への装着方法は図6お
よび図7に示すように、バンプ14がベアIC1とセラ
ミック基板16の間にはさまれるようにしてベアIC1
を装着する実装機の吸着ノズル18により圧接されたと
きに、ベアIC1とセラミック基板16の回路17との
接合がされるとともにベアIC1の回路とセラミック基
板16の回路17の導通も行われる。
【0005】
【発明が解決しようとする課題】しかしながら上記の従
来の方法では、ベアIC1の電極20上に、バンプ14
を形成するのに多くの工程を要するという問題点、およ
びベアIC1の種類別にフォトパターン形成用のフォト
マスクが必要で、かつフォトマスクの製作期間が長くか
かりコスト高になるという問題点、特にバンプ14を形
成するベアIC1が多品種少量の場合は、生産日数も長
くかかり、トータルコストも高くなるという問題点を有
していた。
来の方法では、ベアIC1の電極20上に、バンプ14
を形成するのに多くの工程を要するという問題点、およ
びベアIC1の種類別にフォトパターン形成用のフォト
マスクが必要で、かつフォトマスクの製作期間が長くか
かりコスト高になるという問題点、特にバンプ14を形
成するベアIC1が多品種少量の場合は、生産日数も長
くかかり、トータルコストも高くなるという問題点を有
していた。
【0006】本発明は、上記従来の問題点を解決するも
ので、工程を簡易化し、多品種のベアICの場合も生産
日数が短期間で、トータルコストも安価なICの装着方
法を提供することを目的とする。
ので、工程を簡易化し、多品種のベアICの場合も生産
日数が短期間で、トータルコストも安価なICの装着方
法を提供することを目的とする。
【0007】
【課題を解決するための手段】この目的を達成するため
に本発明のICの装着方法は、装着するベアICの電極
の位置に対応するセラミック基板の導体回路の位置に、
導電性のペースト材を用いてバンプを配設し、このバン
プとベアICの電極を接合してベアICをセラミック基
板に装着する方法である。
に本発明のICの装着方法は、装着するベアICの電極
の位置に対応するセラミック基板の導体回路の位置に、
導電性のペースト材を用いてバンプを配設し、このバン
プとベアICの電極を接合してベアICをセラミック基
板に装着する方法である。
【0008】
【作用】この方法によって、ベアICに直接バンプを形
成しないこととなり、ベアICの種類別のフォトパター
ンの形成用のフォトマスクを要しないこととなる。
成しないこととなり、ベアICの種類別のフォトパター
ンの形成用のフォトマスクを要しないこととなる。
【0009】
【実施例】以下本発明の一実施例について図面を参照し
ながら説明する。
ながら説明する。
【0010】図1および図2に示すように、セラミック
基板5の導体回路9上でベアIC1の電極を接合する位
置に配設したバンプ8が、ベアIC1とセラミック基板
5の間にはさまれるようにしてベアIC1を装着する実
装機の吸着ノズル11により圧接されて、ベアIC1と
セラミック基板5の導体回路9との接合がされてベアI
C1の電極とセラミック基板5の導体回路9の導通も行
われる。
基板5の導体回路9上でベアIC1の電極を接合する位
置に配設したバンプ8が、ベアIC1とセラミック基板
5の間にはさまれるようにしてベアIC1を装着する実
装機の吸着ノズル11により圧接されて、ベアIC1と
セラミック基板5の導体回路9との接合がされてベアI
C1の電極とセラミック基板5の導体回路9の導通も行
われる。
【0011】以下バンプ8のセラミック基板5の導体回
路9上への配設方法について説明する。
路9上への配設方法について説明する。
【0012】図3および図4に示すように、タンク3に
装填したペースト材7をノズル4から吐出させる加圧エ
アの供給用配管10と、タンク3を保持し上下動作が可
能なヘッド部2を備えたペースト材塗着手段により、前
後・左右の動作が可能でNCデータにより任意の位置に
位置決め可能なテーブル6上に保持されたセラミック基
板5の導体回路9の上にペースト材7のバンプ8を塗着
する。
装填したペースト材7をノズル4から吐出させる加圧エ
アの供給用配管10と、タンク3を保持し上下動作が可
能なヘッド部2を備えたペースト材塗着手段により、前
後・左右の動作が可能でNCデータにより任意の位置に
位置決め可能なテーブル6上に保持されたセラミック基
板5の導体回路9の上にペースト材7のバンプ8を塗着
する。
【0013】ペースト材7は、金属成分,ガラス成物お
よび有機成分からなり、ペースト状にした導電性の材料
で、セラミック基板5の導体回路9上に塗着された後、
乾燥工程と焼付工程を経て、バンプ性能を有するバンプ
8が形成される。
よび有機成分からなり、ペースト状にした導電性の材料
で、セラミック基板5の導体回路9上に塗着された後、
乾燥工程と焼付工程を経て、バンプ性能を有するバンプ
8が形成される。
【0014】以下にバンプ8の形成手順について説明す
る。基本的には、セラミック基板5上の導体回路9上の
バンプ8を形成すべき位置がノズル4の真下に来るよう
にセラミック基板5を保持したテーブル6を動作させ、
その後、テーブル6は動作をやめ、ヘッド部2を下降さ
せることにより、ノズル4の先端がバンプ8を形成する
のに適切な導体回路9とのギャップaを保った位置に来
るように設置される。
る。基本的には、セラミック基板5上の導体回路9上の
バンプ8を形成すべき位置がノズル4の真下に来るよう
にセラミック基板5を保持したテーブル6を動作させ、
その後、テーブル6は動作をやめ、ヘッド部2を下降さ
せることにより、ノズル4の先端がバンプ8を形成する
のに適切な導体回路9とのギャップaを保った位置に来
るように設置される。
【0015】その後、供給用配管10を通して加圧エア
を供給し、ノズル4の吐出口よりペースト材7を吐出さ
せる。バンプ8を形成するのに適切な量のバンプ用のペ
ースト材7の吐出が終った後、供給用配管10からの加
圧エアの供給をやめ、バンプ用のペースト材7の吐出を
中止する。この後、ヘッド部2を上昇させることによ
り、ノズル4を上昇させて停止させる。
を供給し、ノズル4の吐出口よりペースト材7を吐出さ
せる。バンプ8を形成するのに適切な量のバンプ用のペ
ースト材7の吐出が終った後、供給用配管10からの加
圧エアの供給をやめ、バンプ用のペースト材7の吐出を
中止する。この後、ヘッド部2を上昇させることによ
り、ノズル4を上昇させて停止させる。
【0016】以上述べた一連の動作により、一個のバン
プ8の塗着が完了する。一連の動作をくり返すことによ
り、セラミック基板5の導体回路9上に必要なだけの複
数のバンプ8を塗着することができる。
プ8の塗着が完了する。一連の動作をくり返すことによ
り、セラミック基板5の導体回路9上に必要なだけの複
数のバンプ8を塗着することができる。
【0017】必要なだけのペースト状態のバンプ8が形
成されたセラミック基板5を乾燥工程と焼成工程を経る
ことにより、ペースト材7は、バンプとしての機能をも
つようになりバンプ8が完成する。
成されたセラミック基板5を乾燥工程と焼成工程を経る
ことにより、ペースト材7は、バンプとしての機能をも
つようになりバンプ8が完成する。
【0018】以上のように本実施例によれば、ベアIC
1を装着しようとするセラミック基板5のベアIC1を
装着する導体回路9上にペースト材7を塗着・乾燥・焼
成することによりバンプ8を形成し、このバンプ8上に
ベアIC1の電極が対応するようにベアIC1をセラミ
ック基板5の導体回路9上のバンプ8に装着する方法に
より、多品種のベアIC1の場合においても、短期間
で、安価に、セラミック基板5の導体回路9上にバンプ
8を配設でき、生産日数を短期化し、トータルコストが
安価でベアIC1のセラミック基板5上への装着を確実
に行うことができる。
1を装着しようとするセラミック基板5のベアIC1を
装着する導体回路9上にペースト材7を塗着・乾燥・焼
成することによりバンプ8を形成し、このバンプ8上に
ベアIC1の電極が対応するようにベアIC1をセラミ
ック基板5の導体回路9上のバンプ8に装着する方法に
より、多品種のベアIC1の場合においても、短期間
で、安価に、セラミック基板5の導体回路9上にバンプ
8を配設でき、生産日数を短期化し、トータルコストが
安価でベアIC1のセラミック基板5上への装着を確実
に行うことができる。
【0019】さらに、本実施例の吐出法の手段を用いて
バンプ8を形成する方法により、多種類のベアIC1に
対応して、NCデータによるコントロールで簡単にセラ
ミック基板5の導体回路9上にバンプ8を形成すること
ができ、ベアIC1のセラミック基板5への直接実装の
汎用性を高めることができる。
バンプ8を形成する方法により、多種類のベアIC1に
対応して、NCデータによるコントロールで簡単にセラ
ミック基板5の導体回路9上にバンプ8を形成すること
ができ、ベアIC1のセラミック基板5への直接実装の
汎用性を高めることができる。
【0020】
【発明の効果】以上のように本発明は、装着するベアI
Cの電極の位置に対応するセラミック基板の導体回路の
位置に、導電性のペースト材を用いてバンプを形成し、
このバンプとベアICの電極を接合してベアICをセラ
ミック基板に装着する方法により、工程を簡略化し、多
品種少量のベアICの場合も生産日数が短期間で、トー
タルコストも安価にできる優れたICの装着方法を実現
できるものである。
Cの電極の位置に対応するセラミック基板の導体回路の
位置に、導電性のペースト材を用いてバンプを形成し、
このバンプとベアICの電極を接合してベアICをセラ
ミック基板に装着する方法により、工程を簡略化し、多
品種少量のベアICの場合も生産日数が短期間で、トー
タルコストも安価にできる優れたICの装着方法を実現
できるものである。
【図1】本発明の一実施例のICの装着方法により形成
したセラミック基板の導体回路上のバンプを示した斜面
略図
したセラミック基板の導体回路上のバンプを示した斜面
略図
【図2】同ICの装着方法のベアICをセラミック基板
に装着する方法を示した断面略図
に装着する方法を示した断面略図
【図3】同ICの装着方法の吐出法の手段を用いたバン
プ形成方法の概念を示した斜面略図
プ形成方法の概念を示した斜面略図
【図4】図3の断面略図
【図5】従来のICの装着方法によるベアICにバンプ
を形成する方法を示した工程別の断面略図
を形成する方法を示した工程別の断面略図
【図6】同ICの装着方法のベアICをセラミック基板
に装着した状態を一部欠載して断面を示した斜面略図
に装着した状態を一部欠載して断面を示した斜面略図
【図7】同ICの装着方法のベアICをセラミック基板
に装着する方法の概念を示した断面略図
に装着する方法の概念を示した断面略図
5 セラミック基板
8 バンプ
9 導体回路
Claims (2)
- 【請求項1】セラミック基板の導体回路にベアICの電
極を接合して装着する方法であって、接合する前記セラ
ミック基板に導電性ペーストのバンプを配設し、前記バ
ンプと前記ベアICの電極を接合するICの装着方法。 - 【請求項2】吐出法を用いてバンプを形成する請求項1
記載のICの装着方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3161449A JPH0513505A (ja) | 1991-07-02 | 1991-07-02 | Icの装着方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3161449A JPH0513505A (ja) | 1991-07-02 | 1991-07-02 | Icの装着方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0513505A true JPH0513505A (ja) | 1993-01-22 |
Family
ID=15735321
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3161449A Pending JPH0513505A (ja) | 1991-07-02 | 1991-07-02 | Icの装着方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0513505A (ja) |
-
1991
- 1991-07-02 JP JP3161449A patent/JPH0513505A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5729437A (en) | Electronic part including a thin body of molding resin | |
| US4871110A (en) | Method and apparatus for aligning solder balls | |
| US6723629B2 (en) | Method and apparatus for attaching solder members to a substrate | |
| US5909634A (en) | Method and apparatus for forming solder on a substrate | |
| JP3801674B2 (ja) | 電子部品の実装方法 | |
| US4200975A (en) | Additive method of forming circuit crossovers | |
| US5863406A (en) | Method of manufacturing a printed circuit board | |
| JPH0513505A (ja) | Icの装着方法 | |
| JPH05315731A (ja) | 配線基板の接続パッドの製造方法 | |
| JPH01253295A (ja) | 配線基板上への接着剤塗布方法 | |
| JPH06112240A (ja) | 接着剤塗布ヘッドにより基板内ハウジングにチップを挿入する方法と装置 | |
| US5899375A (en) | Bump bonder with a discard bonding area | |
| JP3823457B2 (ja) | セラミックス配線基板の製造方法 | |
| KR100347762B1 (ko) | 베어칩 반도체 집적회로 및 회로기판 패턴의 직접 접합 방법 | |
| JPH09181491A (ja) | 半導体装置の実装方法及び実装構造 | |
| US7735717B2 (en) | Method of manufacturing semiconductor apparatus and method of forming viscous liquid layer | |
| JPH06268369A (ja) | ビアホールの充填方法 | |
| JP3189811B2 (ja) | Csp外部端子への半田供給方法 | |
| JPS63124433A (ja) | フイルムキヤリア | |
| JPH0536695A (ja) | 半導体装置およびその製造方法 | |
| JPH01307237A (ja) | 薄い可撓性基板構造体 | |
| JPH0837372A (ja) | セラミックス多層配線基板の製造方法 | |
| JPH05345406A (ja) | クリーム半田の印刷方法 | |
| JP3725668B2 (ja) | 金属ボール接合方法および装置 | |
| JPH07220784A (ja) | 粒子配列板及び粒子配列方法 |