JPH0513579A - Ｌｓｉのレイアウト設計方法 - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】ＬＳＩのレイアウト設計方法に関し、配線のレ
イアウトを容易に行う。 【構成】基本セルから構成される多数のブロック領域と
多数の矩形状の配線チャネル領域とをレイアウトし、選
定された配線チャネル領域内を通る分割ラインを介して
ＬＳＩのチップ領域を仮想的に分割して各ブロック集合
が全て単一のブロック領域のみを含むようになるまで配
線チャネル領域の選定と仮想的な分割とを順次繰り返
し、逆の順序に従って配線チャネル領域を順次選定す
る、ＬＳＩのレイアウト設計方法において、前記チップ
領域又は前記ブロック集合の一の辺から該一の辺と対向
する辺に至るまで及び前記一の辺と直交する別の辺から
該別の辺と対向する辺に至るまでに夫々配置される前記
各ブロック領域の境界辺の数を、前記一の辺及び前記別
の辺の全ての位置においてカウントし、前記カウントの
値が最小の位置に前記一の辺又は別の辺と直交する分割
ラインを配置して、該分割ラインを介して前記仮想的な
分割を行うように構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＬＳＩのレイアウト設
計方法に関し、更に詳しくは、ＬＳＩのビルディングブ
ロックレイアウトに際し、各ブロック領域間の配線チャ
ネル領域における配線のレイアウト順序について改良を
加えたＬＳＩのレイアウト設計方法に関する。

【０００２】近年、ＬＳＩではスタンダードセル方式、
ゼネラルセル方式の設計方法が採用され、チップの大規
模化、高集積化が図られている。これらの方式では、基
本セルが機能的に集合して形成され種々の大きさを有す
る多数の矩形状の各ブロック領域（ブロック）と、これ
ら相互の境界部に配置される配線領域を成す各矩形状の
配線チャネル領域（チャネル）とが矩形状のチップ領域
内に縦横に配置されるビルディングブロックレイアウト
方式が用いられるようになっている。

【０００３】

【従来の技術】上記ビルディングブロックレイアウト方
式では、まず、各ブロックから隣接する配線チャネルに
向かって延びる配線についてブロックと配線チャネルと
の境界辺上の取合部の配線の位置が定められ、次に隣接
する配線チャネル内の配線のレイアウトが、この取合部
の配線の位置を基点として定められる。配線チャネルは
矩形状のチャネル毎に区分されており、この各矩形チャ
ネルについて順次に配線のレイアウトが定められる。通
常、この作業は自動配線プログラムを介してＣＡＤによ
って自動的に行われる。

【０００４】矩形チャネル内の配線のレイアウトを定め
るにあたっては、当該チャネル両側のブロックとの取合
部における配線位置のみが既に定まっており、長手方向
の端部における取合部の配線位置が当該チャネルの配置
に従って任意に定められる二面固定構造のチャネルの場
合のレイアウト作業が最も容易である。一方、矩形チャ
ネルの長手方向の何れか一方又は双方の端部の取合部に
おいて、隣接する他の矩形チャネル或いはブロックの配
置の影響を受ける三面固定又は四面固定構造のチャネル
のレイアウト作業の場合には、配線のレイアウトに自由
度が少ないため作業に時間がかかり困難が大きい。従っ
て、配線のレイアウト作業を何れの矩形チャネルから行
なっていくかが、ビルディングブロックレイアウトの設
計においてその作業の容易さに大きな影響を与える。

【０００５】図５（ａ）、（ｂ）（ｃ）は、何れの矩形
チャネルから配線のレイアウト作業を定めるかについて
の順序を定める従来の方法について説明するためのチッ
プ領域の一部分（ブロック集合）の平面図である。各図
において、丸印を付した各矩形チャネルの端部は、当該
矩形チャネルの配置に従って取合部における配線位置が
任意に定められる自由面を示し、この自由面において他
の矩形チャネルでは先に定まったチャネルの配置に従っ
てレイアウトが行われ、また×印を付した部分は取合部
の配線位置が他のチャネル或いはブロックによって指定
を受ける取合部（固定面）である。なお、以降の説明に
おいては「分割」の用語において特に仮想的と断らなく
とも仮想的分割の意味に使用するものとし、「切離し」
等の用語もその意味で使用する。

【０００６】同図（ａ）は、スライス構造と言われ二面
固定構造のチャネルのみを有するブロック集合の配置図
である。このブロック集合は、各矩形チャネルａ〜ｄの
中心を通る破線に沿う分割ラインによってａ〜ｄの順序
通りに分割されて、当該ブロック集合がその都度二つの
分離片に切離され、この分割の度毎に各分割ラインの位
置の矩形チャネルａ〜ｄが順次に認識される。分割が進
み、最終の分割ラインにおいてブロック集合が分割され
ると、切離された各分離片は全て単一のブロックのみを
有するため分割作業は終了する。次に、まず最後に認識
された矩形チャネルｄにおいて配線のレイアウトが定め
られ、この矩形チャネルｄから順次、前記認識と逆の順
序に従って、矩形チャネルａまでについての夫々のレイ
アウト作業が行われる。

【０００７】上記のようにすると、図示したように、分
割の際最後に認識された矩形チャネルｄにおいて二面固
定構造のチャネルにおける最も容易なレイアウト作業が
行われ、順次にレイアウト作業が行われる矩形チャネル
ｃ〜ａにおいても同様に二面固定構造のチャネルにおい
て容易なレイアウト作業が行われる。このようにするこ
とによって配線のレイアウトを定めるにあたって手戻り
が少ないため、ＣＡＤによる自動配線が容易に行われ、
効率的な配線のレイアウト作業が可能となる。

【０００８】

【発明が解決しようとする課題】一方、図５（ｂ）に示
した非スライス構造の一つである、いわゆるチャネルサ
イクル構造の場合には、どの様に矩形チャネルａ〜ｄの
認識順序を変えても、チャネルａ〜ｄのいずれかが長手
方向の一方の端部に×印の固定面を有する三面固定構造
であるため、配線のレイアウト作業が容易なスライス構
造を前提とする限り矩形チャネルの順次の認識ができ
ず、またスライス構造の採用を別にしても、チャネルの
認識をどの様に行ったら全体的に配線のレイアウト作業
が容易になるかの判断が困難である。

【０００９】また、図５（ｃ）のＬ字形のブロックを有
するブロック集合の場合にも、やはり非スライス構造と
なり、この場合、チャネルの認識順序の如何に拘らず×
の符号を付したＬ字形ブロックＡの内角コーナー部に隣
接する位置において各チャネルが固定面を有する三面固
定構造のため、同様にチャネル認識をどの様に行うかの
判断が困難である。

【００１０】上記の事情から、従来ＬＳＩのビルディン
グブロックレイアウト設計においては、通常、ブロック
を矩形状のブロックのみに限定し、また、スライス構造
のチャネルのみができるようにマニュアル作業によるブ
ロックのレイアウトが行われていた。しかし、かかる矩
形状のブロック及びスライス構造を採用するという制約
はチップ配置上において下記の如く大きな無駄が生ずる
原因となる。

【００１１】例えば、前記図５（ｂ）に示したチャネル
サイクル構造を回避するために、比較例として示した図
６の配置を採用してスライス構造のブロック集合とすれ
ば、配線のレイアウト作業は容易となるが、余分なブロ
ックスペースＡ’、Ｂ’、Ｅ’を付加することによりチ
ップ領域上に大きな無駄が生じ、また配線長も不必要に
長くなるという問題がある。

【００１２】また、図７（ａ）に示したような矩形ブロ
ックＨは、同図（ｂ）に示したＬ字形ブロックＨ’に比
べて、ブロック配置がスライス構造であるため配線のレ
イアウト作業は簡単であるが、チップ領域に無駄が生ず
るため効率的な配置とはいえずＬＳＩの集積度を損ね
る。

【００１３】上記の如く、矩形状のブロック及びスライ
ス構造のブロック配置のみを採用するという制約は、ビ
ルディングブロックレイアウト設計において、チップ領
域における配置上の無駄の原因となるという問題があ
り、また、これを避けるため止むを得ず矩形状以外のブ
ロックを採用し、或いはスライス構造を採用しない場合
には、配線のレイアウト作業が困難であると共に最も容
易な配線のレイアウト作業を行うための配線チャネルの
認識方法について基準がなく、結局、マニュアルによっ
てその都度経験に従ってチャネル認識を行う以外に方法
がなかった。

【００１４】従って、本発明は、上記従来のＬＳＩのレ
イアウト設計方法の問題に鑑み、矩形状以外のブロック
及びスライス構造以外のブロック配置を許容して集積度
の向上を図る一方、スライス構造及びスライス構造以外
の構造のブロック配置の何れにおいてもチャネルの認識
が可能であり、このため、全体として配線チャネルの配
線のレイアウト作業が容易となるように配線チャネルの
順序が決定できるＬＳＩのレイアウト設計方法を提供す
ることを目的とする。

【００１５】

【課題を達成するための手段】図１は、本発明の原理図
である。同図において、１０はブロック集合、Ａ〜Ｅは
ブロック領域、ａ〜ｄは矩形状の配線チャネル領域、１
１は分割ラインであり、また、ブロック集合の辺の外側
に示した数字は当該位置における境界辺のカウント数を
示したものである。

【００１６】前記目的を達成するため、本発明のＬＳＩ
のレイアウト設計方法は、図１に示したように、複数の
基本セルから構成される多数のブロック領域（Ａ〜Ｅ）
と該各ブロック領域（Ａ〜Ｅ）相互の境界部に配置され
る多数の矩形状の配線チャネル領域（ａ〜ｄ）とをレイ
アウトし、前記配線チャネル領域（ａ〜ｄ）から一の配
線チャネル領域（ａ）を選定し、前記選定された配線チ
ャネル領域（ａ）内を通る分割ライン（１１）を介して
ＬＳＩのチップ領域を仮想的に分割して二つの矩形状の
ブロック集合を形成し、前記各ブロック集合が全て単一
のブロック領域のみを含むようになるまで前記配線チャ
ネル領域の選定と前記仮想的な分割とを順次繰り返し、
前記配線チャネル領域（ａ〜ｄ）の選定と逆の順序に従
って該配線チャネル領域を順次選定し、該選定に従って
前記各配線チャネル領域（ａ〜ｄ）内の配線の配置を順
次定めるＬＳＩのレイアウト設計方法において、前記チ
ップ領域又は前記ブロック集合（１０）の一の辺から該
一の辺と対向する辺に至るまで及び前記一の辺と直交す
る別の辺から該別の辺と対向する辺に至るまでに夫々配
置される前記各ブロック領域の境界辺の数を、前記一の
辺及び前記別の辺の各位置においてカウントし、前記カ
ウントの値が最小の位置に前記一の辺又は別の辺と直交
する前記分割ライン（１１）を配置して、該分割ライン
（１１）を介して前記仮想的な分割を行うことを特徴と
するものである。

【００１７】

【作用】ブロック集合の一の辺から対向する辺に至るま
で及び別の辺から対向する辺に至るまでに夫々配置され
る各ブロック領域の境界辺の数を、前記一の辺及び別の
辺の全ての位置においてカウントし、該カウント値（分
割コスト）が最小の位置に分割ラインを配置して、チャ
ネル領域の認識とブロック集合の仮想的な分割とを順次
に繰り返し行う構成により、分割コストが０の位置があ
ればその位置が選定され二面固定構造のチャネルが選定
されるように各チャネル領域が順次認識され、一方、分
割コストが０の位置がなければ、分割コストが最小の位
置が選択されて、スライス構造に次いで配線のレイアウ
ト作業が容易なチャネル領域の順次認識が可能となる。
分割コスト最小の位置が複数箇所存在する場合にはその
内の一つが任意に或いは別の基準によって選択される。

【００１８】なお、分割コストが最小の位置或いは最小
の分割コストの一つには必ず配線チャネル領域が存在す
る。

【００１９】

【実施例】図面を参照して本発明を更に説明する。図２
（ａ）、（ｂ）及び（ｃ）は、本発明の実施例の分割方
法を説明するために例示するブロック集合の平面図であ
り、夫々、従来のレイアウト方法の説明で示した図５
（ａ）、（ｂ）及び（ｃ）のブロック集合を表わし、且
つこれらに各辺の各位置における分割コストを併記した
ものである。これらの各ブロック集合から得られたチャ
ネル認識の結果は夫々図３（ａ）、（ｂ）及び（ｃ）に
示されている。

【００２０】図２（ａ）のブロック集合１０において
は、まず、計算された分割コストが最小の値０となる位
置があるので、この分割コスト０の位置に分割ライン１
１が設けられる様子が示されており、端部に丸印の付さ
れた二面固定構造のチャネルａが認識される。引続き、
ブロックＢ〜Ｅを含む一方の分割片を成すブロック集合
において、再び同様な分割コストの計算及び分割コスト
の最小の値０を示す位置が見つけられ、この結果チャネ
ルの認識とブロック集合の分割とが順次に行われ、同様
に二面固定構造のチャネルの認識が可能となる。この結
果は図３（ａ）に示されている。

【００２１】図３（ａ）に示されたように、矩形チャネ
ルａ〜ｄが各チャネルに付した番号の順序に認識され、
この順序と逆の順序に従ってチャネルが順次選定されて
その配線のレイアウト作業が行われ、二面固定構造のチ
ャネルにおける容易な配線のレイアウト作業が可能とな
る。

【００２２】図２（ｂ）のブロック集合２０において
は、夫々分割コストの最小値２の位置が２₍₁₎〜２₍₄₎と
図示されたように４箇所あり、その内の一つ２₍₂₎が任
意に選択され、或いは別の理由、例えば分割線が通過す
るブロックの厚み等を考慮して選択されて最初のチャネ
ルａが認識されると共に分割ライン２１が設けられる。
この最初に認識されたチャネルａは、一方の端部に三角
の印が付されているようにこの端部に固定面を有するた
め、三面固定構造のチャネルである。しかし、分割され
てできたブロック集合においてその後に分割コストが最
小の値０として認識されるチャネルは全て二面固定構造
のチャネルとなる。この結果は図３（ａ）と同様に図３
（ｂ）に示されている。この結果、最後に配線のレイア
ウトが行われるチャネルａ以外の各チャネルｂ〜ｅは全
て二面固定構造のチャネルであり、最も効率的な配線の
レイアウト順序が定められる。

【００２３】図２（ｃ）のブロック集合３０において
は、Ｌ字形のブロックＡがあるため、分割コストが０の
位置は存在せず、最小値２の分割コストの位置が２ヵ所
あり、やはり従来選択に迷うところであった。この実施
例では、Ｌ字形のブロックＡの内角コーナー部に隣接す
るチャネル内に、境界辺を負としてカウントする仮想的
なブロック３２を配した後、境界辺をカウントして分割
コストを算出することとしている。この結果図のチャネ
ルａの位置において分割コストが最小値０となるので、
三面固定構造のチャネルａが認識されて分割ライン３１
が配置される。

【００２４】その後分割ライン３１を介して分割されて
できたブロック集合において再び分割コストが算出さ
れ、二面固定構造のチャネルが認識される。この結果は
同様に図３（ｃ）に示されており、図２（ｂ）とほぼ同
様な配線レイアウトの容易さが得られる。本実施例によ
らない場合には、例えば図３（ｃ）のチャネルｂが最初
に認識されると、当該チャネルｂの他に例えばチャネル
ｄが三面固定構造となり、二箇所の三面固定構造のチャ
ネルのため、配線のレイアウト作業が極めて繁雑とな
る。

【００２５】図４に本発明の実施例のＬＳＩのレイアウ
ト設計方法におけるチャネルの認識方法のフロー図を示
す。同図において、まず処理に先立ってレイアウトデー
タ及びブロック枠が入力されると共に処理対象のチップ
全体に対してブロック集合の番号Ｎとして１の番号が付
される。また、現在処理対象となっているブロック集合
の総数がｎ＝１であることが記憶される（Ｐ１）。

【００２６】処理対象のブロック集合の平面上の走査を
介してＬ字形等の矩形以外のブロックの有無が調べられ
（Ｐ２）、矩形以外のブロックが存在する場合には、当
該ブロックのＬ字形の内角コーナー部に負の境界辺を有
する仮想ブロックが配置される（Ｐ３）。この後、これ
から行われる分割処理の対象となるブロック集合（チッ
プ領域）がＮ（＝１）とセットされる（Ｐ４）。

【００２７】処理対象であるブロック集合の一辺及びこ
れと直交する辺から夫々対向する辺迄の間のブロックの
境界辺の数が数えられ、ブロック集合内にブロックが２
以上あるか否かが判定される（Ｐ５）。ブロックが２以
上ある場合には、ブロック集合の分割処理の必要なこと
が認識され、最小の分割コストの位置が出力され、出力
された最小分割コストの位置でブロック集合が分割され
る（Ｐ６）。なお、最小の分割コストの位置が２箇所以
上ある場合には、前述の通り別の事実によって、例えば
同一値の分割コストを連続して与える幅の広狭等の事情
が勘案されて選定が行われる。

【００２８】分割されてできた二つのブロック集合に対
して夫々、現在処理対象としてセットされているブロッ
ク集合の番号Ｎ（＝１）よりも１及び２大きい番号Ｎ＋
１及びＮ＋２が付けられる（Ｐ７）。処理対象のブロッ
ク集合の総数ｎ（＝１）を新しくできたブロック集合の
数２だけ増やす（Ｐ８）。更に、次に分割対象となるブ
ロック集合の番号をＮより１だけ大きい番号としてこれ
をＮとする（Ｐ９）。その後、まだ処理対象のブロック
集合が残っている場合には（Ｐ１０）、再び、前述と同
様の分割処理が行われる。

【００２９】処理対象のブロック集合の中にブロックが
唯１個しか含まれない場合には（Ｐ５）、当該ブロック
集合は最早これ以上分割の必要のないことが判定され、
次のブロック集合の処理が行われるべくＮを１だけ大き
い数とする。また、次に分割しようとする処理対象のブ
ロック集合の番号Ｎが、処理対象のブロック総数として
記憶されている数字ｎよりも大きくなったときに、全て
のブロック集合が既に単一のブロックに分割されたこと
が認識される。

【００３０】上記の認識方法が行われ、ブロック集合の
分割が行われると共に全てのチャネルが認識されると、
前記の如くこの認識の順序と逆の順序に従って、配線チ
ャネルにおける配線のレイアウトが行われる。

【００３１】上記実施例のＬＳＩの配線のレイアウト方
法において、分割コストの算出を介して順次チャネルの
認識を行うと共にブロック集合の分割を行い、その後チ
ャネルの認識と逆の順序に従って矩形チャネルの配線の
レイアウトを行うことにより、従来スライス構造及び矩
形状のブロックのみを含むブロック構造が機械的乃至は
自動的に処理可能であったのに比べると、スライス構造
は勿論それ以外の例えばチャネルサイクル構造のブロッ
ク集合或いは矩形状のブロック以外のＬ字形ブロックを
含むブロック集合も、マニュアル作業を要せずにチャネ
ル認識が可能となる。このため、チャネルの認識に先立
ってスライス構造や矩形ブロックの制約を意識すること
なくブロックを配置でき、レイアウト設計が熟練者以外
でも可能であると共に集積度を犠牲にすることもない。

【００３２】

【発明の効果】以上説明したように本発明のＬＳＩのレ
イアウト方法によると、矩形状のブロックやスライス構
造を意識することなくＬＳＩのブロックの配置が可能と
なるので、集積度を犠牲にすることがなく且つ配線のレ
イアウト作業が容易なＬＳＩのレイアウト設計方法を提
供できたという顕著な効果を奏する。

【図面の簡単な説明】

【図１】本発明の原理図である。

【図２】（ａ）〜（ｃ）は、本発明の実施例のＬＳＩの
レイアウト設計方法の説明をするためのブロック集合の
平面図である。

【図３】（ａ）〜（ｃ）は夫々、図２（ａ）〜（ｃ）に
おいてチャネルが認識された結果を示すブロック集合の
平面図である。

【図４】実施例におけるチャネル認識方法のフロー図で
ある。

【図５】従来の配線チャネルのレイアウト順序を定める
方法を説明するためのブロック集合の平面図である。

【図６】図５（ｂ）のブロック集合との比較例のブロッ
ク集合の平面図である。

【図７】（ａ）及び（ｂ）は夫々、矩形ブロックとＬ字
形ブロックの配置効率を比較するためのブロック集合の
平面図である。

【符号の説明】

Ａ〜Ｉ：ブロック領域（ブロック） ａ〜ｄ：矩形状の配線チャネル領域（チャネル） 10,20,30：ブロック集合 11,21,31：分割ライン 32：負の境界辺を有する仮想ブロック

Claims (2)

【特許請求の範囲】
1. 【請求項１】複数の基本セルから構成される多数のブロ
   ック領域（Ａ〜Ｅ）と該各ブロック領域（Ａ〜Ｅ）相互
   の境界部に配置される多数の矩形状の配線チャネル領域
   （ａ〜ｄ）とをレイアウトし、 前記配線チャネル領域（ａ〜ｄ）から一の配線チャネル
   領域（ａ）を選定し、前記選定された配線チャネル領域
   （ａ）内を通る分割ライン（１１）を介してＬＳＩのチ
   ップ領域を仮想的に分割して二つの矩形状のブロック集
   合を形成し、前記各ブロック集合が全て単一のブロック
   領域のみを含むようになるまで前記配線チャネル領域の
   選定と前記仮想的な分割とを順次繰り返し、 前記配線チャネル領域（ａ〜ｄ）の選定と逆の順序に従
   って該配線チャネル領域を順次選定し、該選定に従って
   前記各配線チャネル領域（ａ〜ｄ）内の配線の配置を順
   次定めるＬＳＩのレイアウト設計方法において、 前記チップ領域又は前記ブロック集合（１０）の一の辺
   から該一の辺と対向する辺に至るまで及び前記一の辺と
   直交する別の辺から該別の辺と対向する辺に至るまでに
   夫々配置される前記各ブロック領域の境界辺の数を、前
   記一の辺及び前記別の辺の各位置においてカウントし、 前記カウントの値が最小の位置に前記一の辺又は別の辺
   と直交する前記分割ライン（１１）を配置して、該分割
   ライン（１１）を介して前記仮想的な分割を行うことを
   特徴とするＬＳＩのレイアウト設計方法。
2. 【請求項２】前記ブロック領域がＬ字形のブロック領域
   を含む場合には、該Ｌ字形のブロック領域の内角コーナ
   ー部に隣接する前記配線チャネル領域内部に、境界辺を
   夫々負数として数える仮想的な一のブロック領域（３
   ２）を配置した後、前記境界辺を数えて前記カウント値
   とすることを特徴とする請求項１記載のＬＳＩのレイア
   ウト設計方法。