JPS607278A - 信号処理装置 - Google Patents
信号処理装置Info
- Publication number
- JPS607278A JPS607278A JP58114530A JP11453083A JPS607278A JP S607278 A JPS607278 A JP S607278A JP 58114530 A JP58114530 A JP 58114530A JP 11453083 A JP11453083 A JP 11453083A JP S607278 A JPS607278 A JP S607278A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- emphasis
- waveform
- emphasis circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/92—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
- H04N5/923—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback using preemphasis of the signal before modulation and deemphasis of the signal after demodulation
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明に信号処理装置に関し、特にビデオテープレコー
ダ（ＶＴＲ）等の映像信号の記録媒体への記録、再生に
際し夫々エンファシス及びディエンファシス処理を行う
信号処理装置に関する。
ダ（ＶＴＲ）等の映像信号の記録媒体への記録、再生に
際し夫々エンファシス及びディエンファシス処理を行う
信号処理装置に関する。
従来例の構成とその問題点
従来、例えばＶＴＲに於て、映像信号をＦＭ変調して磁
気テープに記録再生するに際し、磁気テープ等で発生す
るノイズによる再生映像信号のＳ／Ｎ劣化を軽減するた
めに、映像信号にエンファシス回路による高周波成分増
強を行なって記録し、再生時にはテ゛イエンファシヌ回
路による高周波成分減少を行ない、ノイズの高周波成分
を抑えるという手段が用いられている。しかし、ＦＭ伝
送路の帯域については、電磁変換系などにより帯域制限
を受けるため、エンファシス量による周波数偏位幅の増
大に限度があり、それにより再生された信号のＳＮ比が
制限されるという問題があった。
気テープに記録再生するに際し、磁気テープ等で発生す
るノイズによる再生映像信号のＳ／Ｎ劣化を軽減するた
めに、映像信号にエンファシス回路による高周波成分増
強を行なって記録し、再生時にはテ゛イエンファシヌ回
路による高周波成分減少を行ない、ノイズの高周波成分
を抑えるという手段が用いられている。しかし、ＦＭ伝
送路の帯域については、電磁変換系などにより帯域制限
を受けるため、エンファシス量による周波数偏位幅の増
大に限度があり、それにより再生された信号のＳＮ比が
制限されるという問題があった。
発明の目的
本発明は、上述した従来の問題点を解決し、口１−のＦ
Ｍ伝送路であれば、従来と同一の周波数偏位幅でもって
、従来以上のエンファシス量を使用可能にする信号処理
装置を提供することを目的とするものである。あるいは
、従来と同一のエンファシス量でもって波形のピーク値
が従来より大幅に低くなる信号処理装置を提供すること
全目的とするものである。
Ｍ伝送路であれば、従来と同一の周波数偏位幅でもって
、従来以上のエンファシス量を使用可能にする信号処理
装置を提供することを目的とするものである。あるいは
、従来と同一のエンファシス量でもって波形のピーク値
が従来より大幅に低くなる信号処理装置を提供すること
全目的とするものである。
発明の１７４成
本発明に、エンファシス回路およびディエンファシス回
路を有し、かつ前記エンファシス回路はＮ段（但し、Ｎ
に正の整数）のタップ付遅延回路と、前記タップ付遅延
回路の各々のタップの出力信号に重み例けして出力する
加算回路を具（１７ｉｉする位Ａ’ｒ−１直線形１−ラ
ンヌバーサルフイルりでもって１７．７成サレ、前記デ
ィエンファシス回路に伝達特性か前記エンファシス回路
に対し略々逆特性で、力、つ、Ｎ段以上のクツブイ」遅
延回路と、前記タップ付遅延回路の各々のタップの出力
信号に重み付けをして出力する乗算回路と、前記各々の
乗算回路の出力信号全加算して出力する加算器を具随す
る位４″［１直線ｉ）ランヌバーサルフィルタでもって
１７４ 成すれる。
路を有し、かつ前記エンファシス回路はＮ段（但し、Ｎ
に正の整数）のタップ付遅延回路と、前記タップ付遅延
回路の各々のタップの出力信号に重み例けして出力する
加算回路を具（１７ｉｉする位Ａ’ｒ−１直線形１−ラ
ンヌバーサルフイルりでもって１７．７成サレ、前記デ
ィエンファシス回路に伝達特性か前記エンファシス回路
に対し略々逆特性で、力、つ、Ｎ段以上のクツブイ」遅
延回路と、前記タップ付遅延回路の各々のタップの出力
信号に重み付けをして出力する乗算回路と、前記各々の
乗算回路の出力信号全加算して出力する加算器を具随す
る位４″［１直線ｉ）ランヌバーサルフィルタでもって
１７４ 成すれる。
実施例の説明
以下、本発明を図示の実施例に基いて説明する。
第１図は映像信号にエンファシスをかけるための本発明
を用いた一回路例である。このエンファシス回路Ｅｍ
Ｑ、映像信号が入力されるＮ段のシフトレジスタ１と、
前記シフトレジスタに設ケラれた各時間遅延出力を与え
る複数のタップに接続され、エンファシス特性を持つよ
うに中間タップす中心にして対称的に重み係数列Ｗ１〜
Ｗ ％ ｆ与える係数器２と、前記係数器２からの各出
力の総和を与える加算器３とで（１４成されている。
を用いた一回路例である。このエンファシス回路Ｅｍ
Ｑ、映像信号が入力されるＮ段のシフトレジスタ１と、
前記シフトレジスタに設ケラれた各時間遅延出力を与え
る複数のタップに接続され、エンファシス特性を持つよ
うに中間タップす中心にして対称的に重み係数列Ｗ１〜
Ｗ ％ ｆ与える係数器２と、前記係数器２からの各出
力の総和を与える加算器３とで（１４成されている。
第２図は本発明を用いた再生信号のデイエンフアシス回
路）ｉ：Ｄｍ ノー 例テロ ｆ） 、ティエンファシ
ス回路ＤＥｍ ｉ前述したエンファシス回路Ｅｍ と同
様に位相直線形トランスバーサルフィルりで構成された
ディエンファシス回路である。このディエンファシス回
路ＤＥｍは、前記り段（Ｌ≧Ｎ）で（精成されるシフト
レジスタ４と前記シフトレジスタに設けられた各時間遅
延出力を与える複数のタップに夫々接続されディエンフ
ァシス特性を持つように中間タップ全中心にして対称的
に重み係数列Ｘ１〜ＸＬ を与える係数器５と、前記係
数器５がらの各出力の総和を与える加算器６とから構成
されている。
路）ｉ：Ｄｍ ノー 例テロ ｆ） 、ティエンファシ
ス回路ＤＥｍ ｉ前述したエンファシス回路Ｅｍ と同
様に位相直線形トランスバーサルフィルりで構成された
ディエンファシス回路である。このディエンファシス回
路ＤＥｍは、前記り段（Ｌ≧Ｎ）で（精成されるシフト
レジスタ４と前記シフトレジスタに設けられた各時間遅
延出力を与える複数のタップに夫々接続されディエンフ
ァシス特性を持つように中間タップ全中心にして対称的
に重み係数列Ｘ１〜ＸＬ を与える係数器５と、前記係
数器５がらの各出力の総和を与える加算器６とから構成
されている。
第３図の波形図を参照して動作の説明を行う。
寸ス、エンファシス回路の動作について説明する。第４
図ＵＶＨ３方式ＶＴＲなどに用いられている従来のエン
ファシス回路１ｏの購成図でちる。
図ＵＶＨ３方式ＶＴＲなどに用いられている従来のエン
ファシス回路１ｏの購成図でちる。
ｍ４図において、入力端子１１に加えられた映像信号は
、エンファシス回路１ｏを経て出力される。
、エンファシス回路１ｏを経て出力される。
エンファシス回路１０は、コンデンサ（容量値Ｃ１）１
２、抵抗（抵抗値Ｒｂ） １３、抵抗（抵抗値Ｒａ）１
４で構成されている。それらの値は、例えばＣｊＸＲｂ
＝１゜３μＳｅＣ，Ｒｂ ＋ Ｒａ ＝ ５ａ に設定てれている。
２、抵抗（抵抗値Ｒｂ） １３、抵抗（抵抗値Ｒａ）１
４で構成されている。それらの値は、例えばＣｊＸＲｂ
＝１゜３μＳｅＣ，Ｒｂ ＋ Ｒａ ＝ ５ａ に設定てれている。
このようなエンファシス回路１０の入力端子１１に、第
３図（ａ）に示すような映像信号が入力された場合、出
力端子１６には第３図（ｂ）に示すような信号が得られ
る。ビデオテープレコーダの場合、第３図（ｂ）に示す
ような信号を周波数変調して磁気テープに記録するので
あるが、ＦＭ伝送路である電磁変換系の周波数帯域に限
度があるため、第３図（ｂ）の破ｆａ （ｓｌ）および
破線（Ｓ２）で示した所で信号をクリップし、第３図（
Ｃ）に示すような信号にして、周波数変調する。あるい
は、エンファシス回路１０の各部の定数を変更し、たと
えばエンファシス量（＝且１±」土）を＋に設定するこ
とにょＲａ す、第３図（ｄ）のような信号にして族７Ｂｌｖｉ変調
する。
３図（ａ）に示すような映像信号が入力された場合、出
力端子１６には第３図（ｂ）に示すような信号が得られ
る。ビデオテープレコーダの場合、第３図（ｂ）に示す
ような信号を周波数変調して磁気テープに記録するので
あるが、ＦＭ伝送路である電磁変換系の周波数帯域に限
度があるため、第３図（ｂ）の破ｆａ （ｓｌ）および
破線（Ｓ２）で示した所で信号をクリップし、第３図（
Ｃ）に示すような信号にして、周波数変調する。あるい
は、エンファシス回路１０の各部の定数を変更し、たと
えばエンファシス量（＝且１±」土）を＋に設定するこ
とにょＲａ す、第３図（ｄ）のような信号にして族７Ｂｌｖｉ変調
する。
第３図（０の場合は波形歪を生じ、第３図（ｄ）Ｄエン
ファシスの効果が＋となり、その公害生信号のＳ／Ｎ比
が低下するという問題がある。
ファシスの効果が＋となり、その公害生信号のＳ／Ｎ比
が低下するという問題がある。
次に本発明による信号処理結果の一例について第５図を
参照して説明する。
参照して説明する。
第１図の回路の入力端子Ｓａ に第６図（ａ）に／ｊ１
すような映像信号が入力された場合、出カ端子ｓｂにに
第６図（ｂ）に示すような信号が得られる。第６図（ｂ
）に示す波形は、プリシュートとオーバーシュートを有
する波形となるため、エンファシス量は第３図（ｂ）と
同一であるにもかかわらず、そのピーク値に破線Ｓ１よ
り低い波形が得られる。次に第２図で示したディエンフ
ァシス回路ＤＥｍの入力端子Ｓｃに第６図（ｂ）の映像
信号を入力すると第６図（ａ）の元信号が再現されて第
６図（ｄ）１得る。
すような映像信号が入力された場合、出カ端子ｓｂにに
第６図（ｂ）に示すような信号が得られる。第６図（ｂ
）に示す波形は、プリシュートとオーバーシュートを有
する波形となるため、エンファシス量は第３図（ｂ）と
同一であるにもかかわらず、そのピーク値に破線Ｓ１よ
り低い波形が得られる。次に第２図で示したディエンフ
ァシス回路ＤＥｍの入力端子Ｓｃに第６図（ｂ）の映像
信号を入力すると第６図（ａ）の元信号が再現されて第
６図（ｄ）１得る。
ここで、第２図のディエンファシス回路ＤＥｍのシフト
レジスタ４についてはＮ段以上の段数が必要であり、特
にほぼ２Ｎ段以上とするのが望ましいことを見出した。
レジスタ４についてはＮ段以上の段数が必要であり、特
にほぼ２Ｎ段以上とするのが望ましいことを見出した。
この理由は、エンファシヌ回路ノシフトレジスタの段数
Ｉｎとするとキ、エンするのに列し、ディエンファシス
回路に対しては一で収束することにある。エンフ１シヌ
回路Ｋｍの段数をＮとし、ディエンフ１シス回路ＤＥｍ
の段＆ ”；ｃ 変数トした時のエンファシス、ディエ
ンファシス処理後の周波数・信号レベル特性の理論値か
らの偏差を計算した結果を第６図に示す。これににすれ
ばＩノベル偏差は７ｆｉＢ 以内におさまり、２Ｎ段と
すれば１ ｄＢ 以内におさまり、実用に供する特性で
ある。
Ｉｎとするとキ、エンするのに列し、ディエンファシス
回路に対しては一で収束することにある。エンフ１シヌ
回路Ｋｍの段数をＮとし、ディエンフ１シス回路ＤＥｍ
の段＆ ”；ｃ 変数トした時のエンファシス、ディエ
ンファシス処理後の周波数・信号レベル特性の理論値か
らの偏差を計算した結果を第６図に示す。これににすれ
ばＩノベル偏差は７ｆｉＢ 以内におさまり、２Ｎ段と
すれば１ ｄＢ 以内におさまり、実用に供する特性で
ある。
なお、エンファシス、ティエンファシス処理後の映像信
号波形全第６図（Ｃ）、第６図（ｄ）に示す。第５図（
ｃ）は、ディエンファシスのシフトレジスタ段数をＮ段
とした結果であり、第５図（ｄ）ＩｒＪ、２ Ｎ段とし
た結果である。
号波形全第６図（Ｃ）、第６図（ｄ）に示す。第５図（
ｃ）は、ディエンファシスのシフトレジスタ段数をＮ段
とした結果であり、第５図（ｄ）ＩｒＪ、２ Ｎ段とし
た結果である。
この結果を見ると、ディエンファシス回路の出方は、Ｎ
段でに歪んでいるが２Ｎ段全使用すると、元信号を十分
に再現していることがわかる。
段でに歪んでいるが２Ｎ段全使用すると、元信号を十分
に再現していることがわかる。
ナオ、上の記述において直線位相ｌ゛ランスバーザルフ
イルタシフトレジスタを用いるとしたが、全回路＝ｔア
ナログ素子で構成し、シフトレジスタの代りに遅延線を
用いても同様の効果が得られる。
イルタシフトレジスタを用いるとしたが、全回路＝ｔア
ナログ素子で構成し、シフトレジスタの代りに遅延線を
用いても同様の効果が得られる。
発明の効果
上述した□ように、本発明によるエンファシス回路を周
波数変調系に用いた場合には、波形にブリシュートドオ
ーバーシュートを持たせることにより、従来と同一のエ
ンファシス量を有し、かつ、波形のピーク値が従来より
大幅に低くなるエンファシス回路が実現でき、エンファ
シス量を低下させることなく、周波数偏位幅全従来より
大幅に低下させる効果を得る。あるいは、従来と同一の
周波数偏位幅を用いるとすれば、従来より以上のエンフ
ァシスを加えることができ、再生された信号のＳ ／
Ｎ ｆ向上させることができる。
波数変調系に用いた場合には、波形にブリシュートドオ
ーバーシュートを持たせることにより、従来と同一のエ
ンファシス量を有し、かつ、波形のピーク値が従来より
大幅に低くなるエンファシス回路が実現でき、エンファ
シス量を低下させることなく、周波数偏位幅全従来より
大幅に低下させる効果を得る。あるいは、従来と同一の
周波数偏位幅を用いるとすれば、従来より以上のエンフ
ァシスを加えることができ、再生された信号のＳ ／
Ｎ ｆ向上させることができる。
第１図は本発明に係るエンファシス回路のブロック図、
第２図に第１図のエンファシス回路に対スルディエンフ
ァシス回路のブロック図、第３図は従来のエンファシス
回路による処理信号波形図、第４図に従来のエンファシ
ス回路の構成図、第５図に本発明に係るエンファシス回
路とディエンファシス回路による処理信号波形図、第６
図はエンファシス、ディエンファシス処理後の信号レベ
ル偏差管１１図である。 Ｅｍ ・・・・・・エンファシス回路、１・・・…シフ
トレジスタ、２・・・・・・エンファシス特性を与える
係数器、３・・・・・・加算器、ＤＥｍ・・・・・・デ
ィエンファシス回路、４・・・・・・シフトレジスタ、
５・・・・・・ディエンファシス％Ｉ！＋Ｅを与える係
数器、６・・・・加算器。 代理人の氏名 ダｒ理士 中 尾 敏 男 はが１名第
４図 ／θ 第５図 第６図
第２図に第１図のエンファシス回路に対スルディエンフ
ァシス回路のブロック図、第３図は従来のエンファシス
回路による処理信号波形図、第４図に従来のエンファシ
ス回路の構成図、第５図に本発明に係るエンファシス回
路とディエンファシス回路による処理信号波形図、第６
図はエンファシス、ディエンファシス処理後の信号レベ
ル偏差管１１図である。 Ｅｍ ・・・・・・エンファシス回路、１・・・…シフ
トレジスタ、２・・・・・・エンファシス特性を与える
係数器、３・・・・・・加算器、ＤＥｍ・・・・・・デ
ィエンファシス回路、４・・・・・・シフトレジスタ、
５・・・・・・ディエンファシス％Ｉ！＋Ｅを与える係
数器、６・・・・加算器。 代理人の氏名 ダｒ理士 中 尾 敏 男 はが１名第
４図 ／θ 第５図 第６図
Claims (1)
- エンファシス回路およびディエンファシス回路を有し、
かつ、前記エンファシス回路ｕ Ｎ 段（但し、Ｎけ正
の整数）のタップ付遅延回路と、前記タップ付遅延回路
の各々のタップの出力信号に重み付けして出力する乗算
回路と、前記各々の乗算回路の出力信号を加算して出力
する加算回路を具陥する位（・１」直線形トランスバー
ザルフィルりでもって（７４成され、前記ディエンファ
シス回路に伝達特性が前記エンファシス回路に苅し略々
逆特性で、かつＮ段以上のタップ付遅延回路と、前記タ
ップイー１荘延回路の各々のタップの出力信号に重みイ
」けしで出力する乗算回路と、前記各々の乗算回路の出
力信号を加算して出力する加算器を具備する位相直線形
１−ランスバーザルフィルりでもって構成されているこ
とを特徴とする信号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58114530A JPS607278A (ja) | 1983-06-24 | 1983-06-24 | 信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58114530A JPS607278A (ja) | 1983-06-24 | 1983-06-24 | 信号処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS607278A true JPS607278A (ja) | 1985-01-16 |
| JPH0142559B2 JPH0142559B2 (ja) | 1989-09-13 |
Family
ID=14640053
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58114530A Granted JPS607278A (ja) | 1983-06-24 | 1983-06-24 | 信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS607278A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62289075A (ja) * | 1986-06-07 | 1987-12-15 | Asahi Optical Co Ltd | デジタルエンフアシス回路 |
| US5973535A (en) * | 1993-12-28 | 1999-10-26 | Tadahiro Ohmi | Semiconductor circuit using feedback to latch multilevel data |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101643038B1 (ko) * | 2013-11-29 | 2016-07-26 | 현대중공업 주식회사 | 액화가스 처리 시스템 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53138212A (en) * | 1977-05-10 | 1978-12-02 | Nippon Hoso Kyokai <Nhk> | Emphasis system |
| JPS57184381A (en) * | 1981-05-08 | 1982-11-13 | Canon Inc | Video signal processor |
-
1983
- 1983-06-24 JP JP58114530A patent/JPS607278A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53138212A (en) * | 1977-05-10 | 1978-12-02 | Nippon Hoso Kyokai <Nhk> | Emphasis system |
| JPS57184381A (en) * | 1981-05-08 | 1982-11-13 | Canon Inc | Video signal processor |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62289075A (ja) * | 1986-06-07 | 1987-12-15 | Asahi Optical Co Ltd | デジタルエンフアシス回路 |
| US5973535A (en) * | 1993-12-28 | 1999-10-26 | Tadahiro Ohmi | Semiconductor circuit using feedback to latch multilevel data |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0142559B2 (ja) | 1989-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0354734B1 (en) | Non-linear amplifier and non-linear emphasis/deemphasis circuit using the same | |
| JPS59148417A (ja) | デイジタル・ダイナミツク・レンジ・コンバ−タ | |
| EP0234757A1 (en) | Noise reduction circuit for video signal | |
| EP0267785B1 (en) | Digital non-linear pre-emphasis/de-emphasis apparatus | |
| US4587576A (en) | Video signal processing apparatus with pre-emphasis and de-emphasis for use in a recording and reproducing system | |
| US4570193A (en) | Video signal processing device including emphasis and/or de-emphasis circuit | |
| US5668746A (en) | Reproduced waveform equalization circuit | |
| JPS607278A (ja) | 信号処理装置 | |
| EP0506055B1 (en) | An emphasis apparatus | |
| JPH0468923A (ja) | ノンリニアプリエンファシス・デエンファシスシステム | |
| US4779217A (en) | Octave multiple filter | |
| GB2035738A (en) | Linear phase filter | |
| JP3397960B2 (ja) | ディジタル波形等化器 | |
| JPS60197088A (ja) | カラ−ビデオ信号の処理回路 | |
| JPH0773357B2 (ja) | 映像信号処理装置 | |
| JP2535262B2 (ja) | プリ・エンファシス回路 | |
| JP2821185B2 (ja) | 非線形デイエンフアシス回路 | |
| JP2510522B2 (ja) | 信号処理装置 | |
| KR0157493B1 (ko) | 디지탈 메인 엠퍼시스회로 | |
| JPH04145783A (ja) | 多次元非線形信号処理装置 | |
| JPS63266983A (ja) | 映像信号処理装置 | |
| JP3139050B2 (ja) | Ｆｍ等化回路及びこれを用いた記録再生装置 | |
| JP2990715B2 (ja) | 非線形信号処理回路 | |
| JPH05136710A (ja) | デイジタル信号処理回路 | |
| JPS6166262A (ja) | デイジタル信号記録・再生装置 |