JPH0514292B2 - - Google Patents
Info
- Publication number
- JPH0514292B2 JPH0514292B2 JP58173792A JP17379283A JPH0514292B2 JP H0514292 B2 JPH0514292 B2 JP H0514292B2 JP 58173792 A JP58173792 A JP 58173792A JP 17379283 A JP17379283 A JP 17379283A JP H0514292 B2 JPH0514292 B2 JP H0514292B2
- Authority
- JP
- Japan
- Prior art keywords
- resident area
- area
- address
- resident
- tag
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
【発明の詳細な説明】
(1) 発明の技術分野
本発明はキヤツシユメモリの中を常駐領域と非
常駐領域とに分割し、しかも常駐領域は主メモリ
と１対１に対応させることによりTAG情報をも
たせることなく、非常駐領域のみTAG情報をも
たせたキヤツシユ制御方式に関するものである。
常駐領域とに分割し、しかも常駐領域は主メモリ
と１対１に対応させることによりTAG情報をも
たせることなく、非常駐領域のみTAG情報をも
たせたキヤツシユ制御方式に関するものである。
(2) 従来技術と問題点
従来、キヤツシユメモリは主メモリに対して多
用する命令またはデータを保持しておき、主メモ
リに代り直接高速アクセスする機能をもつ。
用する命令またはデータを保持しておき、主メモ
リに代り直接高速アクセスする機能をもつ。
キヤツシユメモリはTAG情報を用いて主メモ
リとの間でデータの授受が行なわれる。キヤツシ
ユメモリはマイクロ命令の使用形態から使用頻度
の高いエリアは常にキヤツシユ上に置かないと性
能低下が大きくなつてしまう。従つてキヤツシユ
メモリを常駐領域と非常駐領域とに分割する必要
が生じる。この場合、常駐領域に対してはキヤツ
シユメモリと主メモリを１対１に対応させること
により、TAG情報が不要となり、非常駐領域に
対応するTAG情報のみとしてハード量を減少さ
せている。しかしこの場合、主メモリからキヤツ
シユメモリに初期ロードが行なわれたか否かを判
定する手段や、ある領域を無効にしたい場合の手
段が問題となる。これに対してはTAG情報内に
有効か無効かを示すバリツドビツトを設けること
により対処している。なお、常駐領域はTAG情
報をもたないから別途提案が行なわれている。し
かし、TAG情報中にバリツドビツトをもたせる
ことなしに同等の機能を得ることはハードウエア
量を減少させる効果がある。
リとの間でデータの授受が行なわれる。キヤツシ
ユメモリはマイクロ命令の使用形態から使用頻度
の高いエリアは常にキヤツシユ上に置かないと性
能低下が大きくなつてしまう。従つてキヤツシユ
メモリを常駐領域と非常駐領域とに分割する必要
が生じる。この場合、常駐領域に対してはキヤツ
シユメモリと主メモリを１対１に対応させること
により、TAG情報が不要となり、非常駐領域に
対応するTAG情報のみとしてハード量を減少さ
せている。しかしこの場合、主メモリからキヤツ
シユメモリに初期ロードが行なわれたか否かを判
定する手段や、ある領域を無効にしたい場合の手
段が問題となる。これに対してはTAG情報内に
有効か無効かを示すバリツドビツトを設けること
により対処している。なお、常駐領域はTAG情
報をもたないから別途提案が行なわれている。し
かし、TAG情報中にバリツドビツトをもたせる
ことなしに同等の機能を得ることはハードウエア
量を減少させる効果がある。
(3) 発明の目的
本発明の目的は、キヤツシユメモリ中を常駐領
域と非常駐領域とに分割し、かつTAG情報を非
常駐領域に対応するもののみをもたせたキヤツシ
ユ制御方式において、TAG情報内にバリツドビ
ツトを設けることなく、非常駐領域のある領域が
有効か無効かを容易に判定することのできるキヤ
ツシユ制御方式を提供することである。
域と非常駐領域とに分割し、かつTAG情報を非
常駐領域に対応するもののみをもたせたキヤツシ
ユ制御方式において、TAG情報内にバリツドビ
ツトを設けることなく、非常駐領域のある領域が
有効か無効かを容易に判定することのできるキヤ
ツシユ制御方式を提供することである。
(4) 発明の構成
前記目的を達成するため、本発明のキヤツシユ
制御方式はキヤツシユメモリの中を常駐領域と非
常駐領域とに分割し、該常駐領域と非常駐領域と
の大きさを同一として、両領域のアドレスの下位
が等しくなるようにし、かつ常駐領域のアドレス
配列を主メモリの対応する特定領域のアドレス配
列と同一とすることにより、常駐領域については
TAG情報を不要とし、非常駐領域についてのみ
TAG情報をもたせたキヤツシユ制御方式におい
て、 上記非常駐領域についてのTAG情報の中に含
まれるアドレス情報が常駐領域に対応する主メモ
リの特定領域のアドレスの上位所定ビツト部分と
一致する場合には当該非常駐領域を無効とし、非
常駐領域に対応する主メモリの領域のアドレスの
上位所定ビツト部分と一致する場合には当該非常
駐領域を有効と判定することを特徴とするもので
ある。
制御方式はキヤツシユメモリの中を常駐領域と非
常駐領域とに分割し、該常駐領域と非常駐領域と
の大きさを同一として、両領域のアドレスの下位
が等しくなるようにし、かつ常駐領域のアドレス
配列を主メモリの対応する特定領域のアドレス配
列と同一とすることにより、常駐領域については
TAG情報を不要とし、非常駐領域についてのみ
TAG情報をもたせたキヤツシユ制御方式におい
て、 上記非常駐領域についてのTAG情報の中に含
まれるアドレス情報が常駐領域に対応する主メモ
リの特定領域のアドレスの上位所定ビツト部分と
一致する場合には当該非常駐領域を無効とし、非
常駐領域に対応する主メモリの領域のアドレスの
上位所定ビツト部分と一致する場合には当該非常
駐領域を有効と判定することを特徴とするもので
ある。
(5) 発明の実施例
第１図は本発明の原理説明図である。
同図は、キヤツシユメモリ２における常駐領域
２1と非常駐領域２2の配分と、データを授受（ム
ーブイン／ムーブアウト）する主メモリ１の構成
と、TAG３の構成を実例について示したもので
ある。すなわち、キヤツシユメモリ２において、
アドレス（＃８−＃15）＝0016（＃８−＃15ビツト
が16進表示でオール０を意味する）の時を常駐領
域に対応させ、（＃８−＃15）≠0016の時を非常
駐領域に対応させ、かつ両領域の配分を等分とす
る。そして、16進表示で主メモリ１のアドレス
“0000〜FFFF”の64Kバイト領域は、キヤツシ
ユメモリ２の常駐領域２1へ初期ロードされた後
はムーブアウトされず常にキヤツシユメモリ上に
存在する。また主メモリ１のアドレス10000〜
FFFFFFについては、従来のキヤツシユ方式ま
たはバツフア方式と同様に制御され、非常駐領域
２2で定義される64Kバイトの領域へ各ブロツク
32バイト単位でムーブイン／ムーブアウトされ、
この場合主メモリ１とキヤツシユメモリの間で
TAGメモリ３の情報によりアドレスの確認が行
なわれる。
２1と非常駐領域２2の配分と、データを授受（ム
ーブイン／ムーブアウト）する主メモリ１の構成
と、TAG３の構成を実例について示したもので
ある。すなわち、キヤツシユメモリ２において、
アドレス（＃８−＃15）＝0016（＃８−＃15ビツト
が16進表示でオール０を意味する）の時を常駐領
域に対応させ、（＃８−＃15）≠0016の時を非常
駐領域に対応させ、かつ両領域の配分を等分とす
る。そして、16進表示で主メモリ１のアドレス
“0000〜FFFF”の64Kバイト領域は、キヤツシ
ユメモリ２の常駐領域２1へ初期ロードされた後
はムーブアウトされず常にキヤツシユメモリ上に
存在する。また主メモリ１のアドレス10000〜
FFFFFFについては、従来のキヤツシユ方式ま
たはバツフア方式と同様に制御され、非常駐領域
２2で定義される64Kバイトの領域へ各ブロツク
32バイト単位でムーブイン／ムーブアウトされ、
この場合主メモリ１とキヤツシユメモリの間で
TAGメモリ３の情報によりアドレスの確認が行
なわれる。
ここで、従来TAGメモリ３には、前述のよう
に、TAGの有効か無効かを示すバリツドビツト
を設け、主メモリからキヤツシユメモリ２に初期
ロードが行なわれたか否かを判定し、またあるブ
ロツクを無効にしたい場合に用いていたが、本発
明では上記のように、キヤツシユメモリ２を常駐
領域と非常駐領域とに等分割した構成から得られ
るアドレスの関係を利用することにより、このバ
リツドビツトを削除したものである。
に、TAGの有効か無効かを示すバリツドビツト
を設け、主メモリからキヤツシユメモリ２に初期
ロードが行なわれたか否かを判定し、またあるブ
ロツクを無効にしたい場合に用いていたが、本発
明では上記のように、キヤツシユメモリ２を常駐
領域と非常駐領域とに等分割した構成から得られ
るアドレスの関係を利用することにより、このバ
リツドビツトを削除したものである。
すなわち、非常駐領域へロードされる領域は常
にアドレス（＃８−＃15）＝0116−FF16となり、
0016は存在しない。そこで非常駐領域に対応する
TAG情報中に0016を除外したキヤツシユメモリ
中の非常駐領域に対応する（＃８−＃15）＝0116
−FF16の何れかをもたせ、アクセス時の入力ア
ドレスとTAG情報中の（＃８〜＃15）との一致
を検出することにより、TAG情報中にバリツド
ビツト（V0）を設けないでもこれを設けたと同
等の効果を得るようにしたものである。この理由
は、TAG情報の主メモリに対応する領域がバリ
ツドであれば、（＃８〜＃15）が（0116〜FF16）
以外とはならないから、これを検出すればバリツ
ドビツトV0と同じ機能を果すことができる。そ
して、主メモリの対応する領域をインバリツド
（無効）にしたいときは、TAG情報の（＃８〜
＃15）を0016として前記検出が必ず不一致となる
ようにしたものである。
にアドレス（＃８−＃15）＝0116−FF16となり、
0016は存在しない。そこで非常駐領域に対応する
TAG情報中に0016を除外したキヤツシユメモリ
中の非常駐領域に対応する（＃８−＃15）＝0116
−FF16の何れかをもたせ、アクセス時の入力ア
ドレスとTAG情報中の（＃８〜＃15）との一致
を検出することにより、TAG情報中にバリツド
ビツト（V0）を設けないでもこれを設けたと同
等の効果を得るようにしたものである。この理由
は、TAG情報の主メモリに対応する領域がバリ
ツドであれば、（＃８〜＃15）が（0116〜FF16）
以外とはならないから、これを検出すればバリツ
ドビツトV0と同じ機能を果すことができる。そ
して、主メモリの対応する領域をインバリツド
（無効）にしたいときは、TAG情報の（＃８〜
＃15）を0016として前記検出が必ず不一致となる
ようにしたものである。
第２図は上述の原理に従う本発明の実施例の構
成説明図である。
成説明図である。
同図において、キヤツシユメモリ２は第１図で
説明したように、常駐領域２1と非常駐領域２2と
に等分割する。TAGメモリ３はキヤツシユメモ
リ２の非常駐領域２2の各ブロツクに対応する
TAG情報としてキヤツシユメモリの非常駐領域
のアドレス情報（＃８〜＃15）および常駐領域の
バリツトビツトV1を用意する。従来、これに加
えて対応する非常駐領域のブロツクが有効か無効
かを示すバリツトビツトV0を有したが、本発明
では除去する。なおP0，P1はパリテイビツトで
あり、P0はアドレスの８〜15ビツトのパリテイ、
P1はV1についてのパリテイである。
説明したように、常駐領域２1と非常駐領域２2と
に等分割する。TAGメモリ３はキヤツシユメモ
リ２の非常駐領域２2の各ブロツクに対応する
TAG情報としてキヤツシユメモリの非常駐領域
のアドレス情報（＃８〜＃15）および常駐領域の
バリツトビツトV1を用意する。従来、これに加
えて対応する非常駐領域のブロツクが有効か無効
かを示すバリツトビツトV0を有したが、本発明
では除去する。なおP0，P1はパリテイビツトで
あり、P0はアドレスの８〜15ビツトのパリテイ、
P1はV1についてのパリテイである。
これらのキヤツシユメモリ２とTAG３に対し、
それぞれアドレスレジスタ１０の上位ビツト
（＃８−＃15）と下位ビツト（＃16−＃29）によ
り同時にアクセスする。すなわち、上位アドレス
（＃８−＃15）を領域判定回路１１に入れ、＝
（00）16（＃８−＃15がオール０）であれば常駐領
域と判定し、≠（00）16（＃８〜＃15がオール０で
ない）ならば非常駐領域と判定する。そして下位
アドレス（＃16−＃29）の14ビツトの頭に前者に
対し“０”を付し後者に対し“１”を付して15ビ
ツトとして、キヤツシユメモリ２をアクセスす
る。先頭ビツトにより、“０”ならば上部の常駐
領域２1から、“１”ならば下部の非常駐領域２2
から所定の４バイトのリードデータを出力する。
一方、アドレスレジスタ１０からの必要なアドレ
スビツト（＃16−＃26）をTAGメモリ３に入れ、
アクセスにより読出されたTAG情報内のアドレ
ス情報（＃８−＃15）がアドレスレジスタの上位
アドレス（＃８−＃15）と一致すると、非常駐領
域２2のキヤツシユの有効性が確認される。
それぞれアドレスレジスタ１０の上位ビツト
（＃８−＃15）と下位ビツト（＃16−＃29）によ
り同時にアクセスする。すなわち、上位アドレス
（＃８−＃15）を領域判定回路１１に入れ、＝
（00）16（＃８−＃15がオール０）であれば常駐領
域と判定し、≠（00）16（＃８〜＃15がオール０で
ない）ならば非常駐領域と判定する。そして下位
アドレス（＃16−＃29）の14ビツトの頭に前者に
対し“０”を付し後者に対し“１”を付して15ビ
ツトとして、キヤツシユメモリ２をアクセスす
る。先頭ビツトにより、“０”ならば上部の常駐
領域２1から、“１”ならば下部の非常駐領域２2
から所定の４バイトのリードデータを出力する。
一方、アドレスレジスタ１０からの必要なアドレ
スビツト（＃16−＃26）をTAGメモリ３に入れ、
アクセスにより読出されたTAG情報内のアドレ
ス情報（＃８−＃15）がアドレスレジスタの上位
アドレス（＃８−＃15）と一致すると、非常駐領
域２2のキヤツシユの有効性が確認される。
そして、TAG情報内の（＃８〜＃15）がアド
レスレジスタの（＃８〜＃15）と不一致のとき
は、キヤツシユメモリ２の非常駐領域２2の対応
する領域はインバリツドであることを示す。
レスレジスタの（＃８〜＃15）と不一致のとき
は、キヤツシユメモリ２の非常駐領域２2の対応
する領域はインバリツドであることを示す。
(6) 発明の効果
以上説明したように、本発明によれば、キヤツ
シユメモリの非常駐領域に対応するTAG情報中
にキヤツシユメモリ中の非常駐領域に対応するア
ドレス情報をもたせ、アクセス時のアドレスと
TAG情報中のアドレスとの一致を検出すること
により、非常駐領域が有効か無効かをTAG情報
中にバリツドビツトを設けることなく容易に判定
できる。これによりTAGメモリ量を有効に減少
するのに役立つものである。
シユメモリの非常駐領域に対応するTAG情報中
にキヤツシユメモリ中の非常駐領域に対応するア
ドレス情報をもたせ、アクセス時のアドレスと
TAG情報中のアドレスとの一致を検出すること
により、非常駐領域が有効か無効かをTAG情報
中にバリツドビツトを設けることなく容易に判定
できる。これによりTAGメモリ量を有効に減少
するのに役立つものである。
第１図は本発明の原理説明図、第２図は本発明
の実施例の構成説明図であり、図中、１は主メモ
リ、２はキヤツシユメモリ、２1は常駐領域、２2
は非常駐領域、３はTAGメモリ、３1はブロツク
対応領域、１０はアドレスレジスタ、１１は領域
判定回路、１２は比較回路を示す。
の実施例の構成説明図であり、図中、１は主メモ
リ、２はキヤツシユメモリ、２1は常駐領域、２2
は非常駐領域、３はTAGメモリ、３1はブロツク
対応領域、１０はアドレスレジスタ、１１は領域
判定回路、１２は比較回路を示す。
Claims (1)
- 【特許請求の範囲】 １ キヤツシユメモリの中を常駐領域と非常駐領
域とに分割し、該常駐領域と非常駐領域との大き
さを同一として、両領域のアドレスの下位が等し
くなるようにし、かつ常駐領域のアドレス配列を
主メモリの対応する特定領域のアドレス配列と同
一とすることにより、常駐領域についてはTAG
情報を不要とし、非常駐領域についてのみTAG
情報をもたせたキヤツシユ制御方式において、 上記非常駐領域についてのTAG情報の中に含
まれるアドレス情報が常駐領域に対応する主メモ
リの特定領域のアドレスの上位所定ビツト部分と
一致する場合には当該非常駐領域を無効とし、非
常駐領域に対応する主メモリの領域のアドレスの
上位所定ビツト部分と一致する場合には当該非常
駐領域を有効と判定することを特徴とするキヤツ
シユ制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58173792A JPS6065358A (ja) | 1983-09-20 | 1983-09-20 | キヤツシユ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58173792A JPS6065358A (ja) | 1983-09-20 | 1983-09-20 | キヤツシユ制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6065358A JPS6065358A (ja) | 1985-04-15 |
| JPH0514292B2 true JPH0514292B2 (ja) | 1993-02-24 |
Family
ID=15967236
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58173792A Granted JPS6065358A (ja) | 1983-09-20 | 1983-09-20 | キヤツシユ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6065358A (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS559201A (en) * | 1978-06-30 | 1980-01-23 | Fujitsu Ltd | Buffer memory control system |
| JPS5619571A (en) * | 1979-07-23 | 1981-02-24 | Nec Corp | Buffer memory unit |
-
1983
- 1983-09-20 JP JP58173792A patent/JPS6065358A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6065358A (ja) | 1985-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1536341A2 (en) | Lazy flushing of translation lookaside buffers | |
| JPH0137773B2 (ja) | ||
| US4731740A (en) | Translation lookaside buffer control system in computer or virtual memory control scheme | |
| JPH0260012B2 (ja) | ||
| JP2818415B2 (ja) | バッファ記憶装置 | |
| US5530835A (en) | Computer memory data merging technique for computers with write-back caches | |
| EP0224168A2 (en) | Buffer storage control system | |
| EP0598570A2 (en) | Region configuration system and method for controlling memory subsystem operations by address region | |
| JPS6329297B2 (ja) | ||
| JP2703255B2 (ja) | キャッシュメモリ書込み装置 | |
| JPS6351296B2 (ja) | ||
| JP3030037B2 (ja) | 主記憶装置 | |
| JPS5922315B2 (ja) | バツフア記憶制御方式 | |
| JPH024016B2 (ja) | ||
| JP2564377B2 (ja) | キャッシュメモリを備えた情報処理装置 | |
| JPH024017B2 (ja) | ||
| JPH02101552A (ja) | アドレス変換バッファ処理方式 | |
| JPS638849A (ja) | キヤツシユメモリ制御方式 | |
| JPS6135583B2 (ja) | ||
| JPS63127349A (ja) | マイクロプロセサ処理装置 | |
| JPH0512109A (ja) | キヤツシユメモリ方式 | |
| JPS6065358A (ja) | キヤツシユ制御方式 | |
| JPS60153554A (ja) | プロセッサ | |
| JPH01309153A (ja) | 情報処理方法及び装置 | |
| JPH0448263B2 (ja) |