JPH0514324Y2 - - Google Patents

Description

【考案の詳細な説明】 〔産業上の利用分野〕 本考案は、記録済の磁気テープの所望箇所に新
しい信号を記録する場合即ち一般ギヤツプレスパ
ンチイン及びパンチアウトと呼ばれている操作を
行う場合に要求される記録制御信号の遅延を得る
ための記録遅延回路に関する。

〔従来の技術〕

ギヤツプレスパンチイン及びパンチアウトを行
うために、消去ヘツドと記録ヘツドとの間隔に相
当する時間だけ記録に遅延を与えることは既に行
われている。この種の遅延は、RC遅延回路、モ
ノマルチバイブレータによる遅延回路、実公昭59
−12741号公報に開示されているシリアルインパ
ラレルアウトのシフトレジスタによる遅延回路等
によつて得られる。

〔考案が解決しようとする問題点〕

しかし、従来よりも簡単な回路で正確に所望の
遅延を得ることができる記録遅延回路が要求され
ている。そこで、本考案の目的は、上記要求に応
えることができるテープレコーダの記録遅延回路
を提供することにある。

〔問題点を解決するための手段〕

上記目的を達成するための本考案は、実施例を
示す図面の符号を参照して説明すると、テープレ
コーダを記録状態にするための記録制御信号が供
給される記録制御信号入力端子９と、テープの走
行速度に対応した周波数のクロツクパルスが供給
されるクロツクパルス入力端子１２と、クロツク
入力端子と出力端子とを有し、前記クロツク入力
端子が前記クロツクパルス入力端子１２に接続さ
れ、所定数のクロツクパルスが入力した時に出力
パルスを前記出力端子に発生するカウンタ１３
と、前記記録制御信号入力端子９に制御され、前
記記録制御信号の記録指令状態を示す波形の前縁
時点と後縁時点でそれぞれトリガパルスを発生す
るトリガ回路１５と、前記トリガ回路１５から供
給される前記トリガパルスに応答してセツト状態
となり、前記カウンタ１３の前記出力端子から得
られる出力パルスに応答してリセツト状態になる
フリツプフロツプ１４と、前記フリツプフロツプ
１４の出力に応答して前記フリツプフロツプ１４
のセツト期間にほぼ対応する期間に前記カウンタ
１３の前記クロツク入力端子に前記クロツクパル
スを与えるカウンタ入力制御回路１６と、前記記
録制御信号入力端子９と前記フリツプフロツプ１
４の出力端子とに接続され、前記記録制御信号が
記録指令状態にあると共に前記フリツプフロツプ
１４がセツト状態にある時及び前記記録制御信号
が記録非指令状態にあると共に前記フリツプフロ
ツプ１４がリセツト状態にある時には記録を指令
しない出力を発生し、前記記録制御信号が記録指
令状態にあると共に前記フリツプフロツプ１４が
リセツト状態にある時及び前記記録制御信号が記
録指令状態にあると共に前記フリツプフロツプ１
４がセツト状態にある時に記録を指令する出力を
発生する記録制御信号遅延出力回路１７とから成
るテープレコーダの記録遅延回路に係わるもので
ある。

〔作用〕

上記考案におけるカウンタ１３はテープ走行速
度に対応した周波数のクロツクパルスを計数して
所定値に達した時に出力パルスを発生する。カウ
ンタ１３の計数開始時点が記録制御信号の記録指
令波形の前縁及び後縁に同時しているので、カウ
ンタ１３から前縁及び後縁の所定遅延出力が得ら
れる。カウンタ１３からは時間情報が得られるの
みであるが、フリツプフロツプ１４の出力パルス
と記録制御信号とに応答して遅延出力回路１７は
遅延記録制御信号を形成する。カウンタ入力制御
回路１６によりカウンタ入力が制御されるため
に、必要な時間以外にカウンタ出力が発生しな
い。

〔実施例〕

次に、本考案の実施例に係わるテープレコーダ
の記録遅延回路を第１図によつて説明する。

第１図において、磁気テープ１の走行経路に沿
つて消去ヘツド２、記録ヘツド３、再生ヘツド４
が順次に配置されている。また、テープ１を矢印
５の方向に走行させるために、キヤブスタン６と
ピンチローラ７とが配設されている。

消去ヘツド２と記録ヘツド３とは間隔Ｌだけ離
間しているので、ギヤツプレスパンチイン及びパ
ンチアウトを行うためには、消去ヘツド２による
消去の立上り（又は立下り）よりも記録ヘツド３
のバイアスの立上り（又は立下り）を間隔Ｌに相
当する時間だけ遅らさなければならない。

記録ヘツド３に接続されている記録回路８は、
記録制御信号入力端子９から供給される記録制御
信号に基づいて記録バイアスを開始し且つ記録信
号入力端子１０から供給される記録信号に対応し
たヘツド電流の供給を開始するように構成されて
いる。

記録遅延回路は、キヤブスタン６に結合された
周波数発生器１１から得られるテープ走行速度に
対応した周波数のクロツクパルスが供給されるク
ロツクパルス供給端子１２と、プログラマプルカ
ウンタ１３と、フリツプフロツプ１４と、トリガ
回路１５と、カウンタ入力制御回路１６と、遅延
出力回路１７とから成る。

次に、各部の詳細を第２図の波形を参照して説
明する。

記録制御信号入力端子９には、テープレコーダ
の記録スイツチの操作等に基づいて第２図Ａに示
す記録を指令する周知の記録制御信号が与えられ
る。この記録制御信号の高レベルが記録指令状態
を示し、低レベルが記録非指令状態を示す。従つ
て、t₁時点が記録及び消去開始を意味し、t₄時点
が記録及び消去終了を意味する。しかし、この実
施例ではギヤツプレスパンチイン及びパンチアウ
トを行うために、消去と記録は同時に開始しな
い。第２図Ａの記録制御信号は第２図Ｇに示す如
くt₂時点まで遅延されて記録回路８に与えられ
る。

トリガ回路１５は、記録制御信号入力端子９に
接続された抵抗１８，１９とコンデンサ２０とか
ら成る遅延回路と、この遅延回路の出力と入力端
子９の記録制御信号とを入力とする排他的ORゲ
ート２１とから成る。排他的ORゲート２１の出
力端子はフリツプフロツプ１４のセツト端子Ｓに
接続され、第２図Ｂに示す如く記録制御信号の記
録指令状態を示す高レベル波形の前縁（立上り）
時点t₁と後縁（立下り）時点t₃とでトリガパルス
をフリツプフロツプ１４に与える。

フリツプフロツプ１４はセツト端子Ｓとリセツ
ト端子Ｒとを有するＤタイプフリツプフロツプを
RSフリツプフロツプとして使用したものであり、
第２図Ｂのトリガパルスに応答して第２図Ｃに示
す如くセツト状態になる。

プログラマプルカウンタ１３は、例えば（株）
東芝のTC9122Pであり、BCDコードで８〜3999
分周を任意に設定することができるものであり、
所定数のパルスが入力した時に１個の分周出力パ
ルスを発生するものである。なお、この例ではカ
ウンタ１３は入力クロツクパルスの５個の時間幅
を有する出力パルスを発生する。このカウンタ１
３の入力端子INはクロツクパルス供給端子１２
に抵抗２３を介して接続され、出力端子OUTは
フリツプフロツプ１４のリセツト端子Ｒに接続さ
れている。

カウンタ入力制御回路１６は、所望期間のみカ
ウンタ１３にクロツクパルスを入力させるための
ものであり、カウンタ１３の入力端子INとグラ
ンドとの間に接続されたトランジスタ２４を含
む。トランジスタ２４のベースは抵抗２５，２
６，２７、コンデンサ２８、ダイオード２９から
成る誤動作防止回路を介してフリツプフロツプ１
４のの出力端子に接続されている。従つて、ト
ランジスタ２４はフリツプフロツプ１４のセツト
期間t₁〜t₂、及びt₃〜t₄における第２図Ｄの出
力に応答してオフ状態になり、クロツクパルスの
カウンタ１３への入力を許し、その他の期間では
オンになつてクロツクパルスの入力を禁止する。
この結果、カウンタ１３には第２図Ｅに示す如く
クロツクパルス（例えば9.6kHz程度の周波数の
パルス）が入力する。即ち、フリツプフロツプ１
４のセツトに同期してt₁又はt₃からクロツクパル
スがカウンタに入力する。なお、コンデンサ２８
によつて、カウンタ１３の出力パルス発生期間に
トランジスタ２４がオンに転換することが阻止さ
れている。

カウンタ１３が予め設定された分周比になるよ
うにクロツクパルスを計数すると、第２図Ｆに示
す如く出力パルスを発生し、逆流阻止ダイオード
３０を介してフリツプフロツプ１４のリセツト端
子Ｒに加える。これにより、フリツプフロツプ１
４は第２図Ｃ，Ｄに示す如くt₂又はt₄でリセツト
される。この結果、トランジスタ２４がオンにな
り、カウンタ１３の入力が禁止され、カウンタ１
３から不要な出力パルスが発生しなくなる。

遅延出力回路１７は、排他的ORゲート３１か
ら成る。排他的ORゲート３１の一方の入力端子
は記録制御信号入力端子９に接続され、他方の入
力端子はフリツプフロツプ１４のＱ出力端子に接
続され、出力端子は記録回路８に接続されている
排他的ORゲート３１は第２図Ａの記録制御信号
と第２図Ｃのフリツプフロツプ１４のＱ出力との
いずれか一方のみが高レベルの時に第２図Ｇに示
す如く高レベル出力を発生し、両入力が低レベル
又は高レベルの時には低レベル出力を発生する。
この結果、第２図Ａの記録制御信号の記録指令波
形の立上りと立下りとの両方を時間Ｔだけ遅延さ
せ遅延記録制御信号を得ることができる。遅延時
間Ｔは消去ヘツド２と記録ヘツド３との間隔Ｌに
対応しているのでギヤツプレスパンチイン及びパ
ンチアウトが可能になる。

なお、ピツチコントロール等でテープ１の走行
速度を変えると周波数発生器１１からのクロツク
パルスの周波数も変化するので、間隔Ｌのテープ
走行時間に対応する遅延時間を確実に得ることが
できる。

電源投入時のフリツプフロツプ１４のリセツト
は、電源端子３２に接続されたコンデンサ３３と
抵抗３４とから成る回路で、電源投入に同期して
リセツトパルスをフリツプフロツプ１４のリセツ
ト端子Ｒを加えることにより達成される。

上述から明らかな如く、本実施例によれば記録
制御信号の記録指令波形（高レベル波形）の立上
りと立下りとの両方の遅延を簡単な回路で正確に
得ることができる。

〔変形例〕

本考案は上述の実施例に限定されるものではな
く、例えば次の変形が可能なものである。

(1) 排他的ORゲート３１の２つの入力のわずか
なタイミングのずれで余分なパルスができるこ
とがあるので、第３図に示す如く、この出力段
に抵抗３５，３６とコンデンサ３７とから成る
ノイズ吸収回路を設けてもよい。

(2) 第１図の排他的ORゲート３１の代りに、第
４図に示す如く、２つのANDゲート３８，３
９と、イバータ４０と、フリツプフロツプ４１
とによつて遅延出力回路を構成してもよい。こ
の場合には一方の入力ライン４２を記録制御信
号入力端子９に接続し、他方の入力ライン４３
をフリツプフロツプ１４に接続する。ANDゲ
ート３８の一方の入力端子は一方の入力ライン
４２に接続し、他方の入力端子は他方の入力ラ
イン４３に接続する。ANDゲート３９の一方
の入力端子はインバータ４０を介して一方の入
力ライン４２に接続し、他方の入力端子は直接
に入力ライン４３に接続する。フリツプフロツ
プ４１のセツト端子ＳはANDゲート３８に接
続し、リセツト端子ＲはANDゲート３９に接
続する。この第４図の回路によつても、排他的
ORゲート３１と同一の遅延出力を余分なパル
スを伴なわないで得ることができる。

(3) 第１図のカウンタ入力制御回路１６を第５図
の回路に置き換えることができる。第１図の回
路はクロツクパルスの周波数が数kHz以上の場
合には遅延時間のバラツキが殆んど生じない。
しかし、クロツクパルスの周波数が１〜2kHz
以下になると、カウンタ入力制御回路１６のト
ランジスタ２４のオン・オフ動作の時間ずれの
ためにクロツクパルスの１周期以上のバラツキ
が生じることがある。第５図はこれを防止する
ことができるカウンタ入力回路１６であつて、
ANDゲートとＤタイプフリツプフロツプ４５
と排他的ORゲート４６と抵抗４７，４８と、
コンデンサ４９とから成る。ANDゲート４４
の一方の入力端子はクロツクパルス供給端子１
２に接続され、他方の入力端子はフリツプフロ
ツプ４５のＱ出力端子に接続されている。排他
的ORゲート４６の一方の入力端子はフリツプ
フロツプ１４のＱ出力に接続され、他方の入力
端子はカウンタ１３の出力端子に接続され、出
力端子は抵抗４７，４８とコンデンサ４９の回
路を介してフリツプフロツプ４５のデータ入力
端子Ｄに接続されている。フリツプフロツプ４
５のクロツク端子Ｃはクロツクパネル供給端子
１２に接続されている。

第６図Ａ〜Ｆは第５図の各部の電圧波形を示
す。第５図の回路によれば、カウンタ１３の出
力パルスの幅を５個のクロツクパルス分にする
必要がないので、カウンタ入出力の制御の精度
を高めることが可能になり、入力クロツクスパ
ルスの周波数が低い場合でも遅延時間のバラツ
キが少なくなる。

〔考案の効果〕

上述から明らかな如く、本考案によれば、記録
制御信号の記録指令波形の前縁及び後縁の遅延を
テープ走行速度に対応して正確且つ容易に得るこ
とができる。

【図面の簡単な説明】

第１図は本考案の実施例に係わるテープレコー
ダの記録遅延回路を示すブロツク図。第２図は第
１図の各部の状態を示す電圧波形図。第３図及び
第４図は遅延出力回路の変形例をそれぞれ示すブ
ロツク図。第５図はカウンタ入力制御回路の変形
例を示すブロツク図。第６図は第５図の各部の電
圧波形図である。 １……テープ、２……消去ヘツド、３……記録
ヘツド、９……記録制御信号入力端子、１２……
クロツクパルス供給端子、１３……プログラマプ
ルカウンタ、１４……フリツプフロツプ、１５…
…トリガ回路、１６……カウンタ入力制御回路、
１７……遅延出力回路、２１……排他的ORゲー
ト。

Claims (1)

1. 【実用新案登録請求の範囲】 テープレコーダを記録状態にするための記録制
   御信号が供給される記録制御信号入力端子９と、 テープの走行速度に対応した周波数のクロツク
   パルスが供給されるクロツクパルス入力端子１２
   と、 クロツク入力端子と出力端子とを有し、前記ク
   ロツク入力端子が前記クロツクパルス入力端子１
   ２に接続され、所定数のクロツクパルスが入力し
   た時に出力パルスを前記出力端子に発生するカウ
   ンタ１３と、 前記記録制御信号入力端子９に接続され、前記
   記録制御信号の記録指令状態を示す波形の前縁時
   点と後縁時点でそれぞれトリガパルスを発生する
   トリガ回路１５と、 前記トリガ回路１５から供給される前記トリガ
   パルスに応答してセツト状態となり、前記カウン
   タ１３の前記出力端子から得られる出力パルスに
   応答してリセツト状態になるフリツプフロツプ１
   ４と、 前記フリツプフロツプ１４の出力に応答して前
   記フリツプフロツプ１４のセツト期間にほぼ対応
   する期間に前記カウンタ１３の前記クロツク入力
   端子に前記クロツクパルスを与えるカウンタ入力
   制御回路１６と、 前記記録制御信号入力端子９と前記フリツプフ
   ロツプ１４の出力端子とに接続され、前記記録制
   御信号が記録指令状態にあると共に前記フリツプ
   フロツプ１４がセツト状態にある時及び前記記録
   制御信号が記録非指令状態にあると共に前記フリ
   ツプフロツプ１４がリセツト状態にある時には記
   録を指令しない出力を発生し、前記記録制御信号
   が記録指令状態にあると共に前記フリツプフロツ
   プ１４がリセツト状態にある時及び前記記録制御
   信号が記録非指令状態にあると共に前記フリツプ
   フロツプ１４がセツト状態にある時に記録を指令
   する出力を発生する記録制御信号遅延出力回路１
   ７と から成るテープレコーダの記録遅延回路。