JPH05145423A

JPH05145423A - デイジタル−アナログ変換方式

Info

Publication number: JPH05145423A
Application number: JP30477191A
Authority: JP
Inventors: Fumitaka Nishio; 文孝西尾
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1991-11-20
Filing date: 1991-11-20
Publication date: 1993-06-11

Abstract

(57)【要約】【目的】ＦＩＲフィルタの出力をコンデンサにより平
滑してアナログ信号を得るようにすることで、ノイズシ
ェーピングによって生じた通過帯域外のノイズをディジ
タル−アナログ変換過程において除去できるようにする
ことで、高次のアナログフィルタを用いなくても済むよ
うにし、高精度、高Ｓ／Ｎを以てディジタル−アナログ
変換を行うことができるようにする。【構成】カスケード接続された複数のＤ型フリップ・
フロップ回路ｆ０、ｆ１、・・・・ｆｎと、Ｄ型フリッ
プ・フロップ回路ｆ０、ｆ１、・・・・ｆｎに夫々接続
された複数の抵抗器Ｒ０、Ｒ１、・・・・Ｒｎと、コン
デンサ１２とを有し、複数の抵抗器Ｒ０、Ｒ１、・・・
・Ｒｎよりの電流を加算することによってアナログのＦ
ＩＲフィルタを形成し、ＦＩＲフィルタの出力をコンデ
ンサ１２により平滑してアナログ信号を得るようにす
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えばオーバーサンプ
リングとノイズシェーピングを利用して１ビットでディ
ジタル−アナログ変換するいわゆる１ビットディジタル
−アナログ変換方式等に適用して好適なディジタル−ア
ナログ変換方式に関する。

【０００２】

【従来の技術】従来、オーバーサンプリングとノイズシ
ェーピングを利用して１ビットでディジタル−アナログ
変換するいわゆる１ビットディジタル−アナログ変換方
式が提案されている。

【０００３】図７にこの１ビットディジタル−アナログ
変換方式の一例を示し、以下この図７を参照して従来の
１ビットディジタル−アナログ変換方式の例について説
明する。

【０００４】この図７において、１は１６ビットのディ
ジタル信号が供給される入力端子で、この入力端子１よ
りのディジタル信号はオーバーサンプリングディジタル
フィルタ２に供給される。

【０００５】このオーバーサンプリングディジタルフィ
ルタ２は、入力端子１よりのディジタル信号に対してサ
ンプリング周波数の例えば２〜８倍の周波数でサンプリ
ングを行い、可聴帯域内のノイズパワーをルート２分の
１からルート８分の１に減少させる。

【０００６】このオーバーサンプリングディジタルフィ
ルタ２よりの１８〜２０ビットのディジタル信号は、ノ
イズシェーパ３に供給される。

【０００７】このノイズシェーパ３は、例えばオーバー
サンプリングディジタルフィルタ２よりのディジタル信
号の１８〜２０ビットのデータ列を、上位ｎビットのデ
ータ列に量子化した場合に、このときの再量子化誤差で
ある下位（１８〜２０−ｎ）ビットを次の入力データに
帰還し、量子化ノイズを高域へ押しやり、可聴帯域では
低減させるようにする。

【０００８】図８に示すように、ノイズシェーピングを
行った場合、量子化ノイズは、１次において６ｄＢ／ｏ
ｃｔ、２次において１２ｄＢ／ｏｃｔ、３次において１
８ｄＢ／ｏｃｔ、４次において２４ｄＢ／ｏｃｔと、次
数が高くなればなる程可聴帯域外のノイズパワーが増大
するが、可聴帯域内のノイズパワーが減少し、Ｓ／Ｎが
改善される。

【０００９】このノイズシェーパ３よりのディジタル信
号が１ビットの場合は、ダイレクトに１ビットＤ−Ａ変
換器５に供給され、２〜４ビットの場合には、破線で示
すＰＷＭ変換器４に供給される。

【００１０】このＤ−Ａ変換器５はノイズシェーパ３よ
りの１ビットのディジタル信号を“１”か“０”のパル
ス波形に変換する。

【００１１】この変換は、振幅を一定にして時間軸方向
に変化を持たせることにより行われる。

【００１２】また上述のＰＷＭ（パルス幅変調）変換器
４は、ノイズシェーパ３よりの２〜４ビットのディジタ
ル信号を時間情報に変換、即ち、基準電圧を時間情報で
オン／オフしてパルス幅に変換し、１ビットのデータ列
になし、この１ビットのディジタル信号を１ビットＤ−
Ａ変換器５に供給する。

【００１３】この１ビットのＤ−Ａ変換器５は、ノイズ
シェーパ３またはＰＷＭ変換器４よりの１ビットのディ
ジタル信号を例えば５０ＭＨｚの周波数を以てスイッチ
ングして信号を復調し、この復調した信号を高次アナロ
グフィルタ（ローパスフィルタ）６を介して出力端子７
に供給する。

【００１４】このアナログフィルタ６は１ビットＤ−Ａ
変換器５よりの復調信号のノイズ部分、即ち、ノイズシ
ェーパ３により高周波域に集中された通過帯域外ノイズ
がディジタル−アナログ変換されたノイズを除去する。

【００１５】従来では、このようにして、ディジタル信
号をアナログ信号に変換していた。

【００１６】

【発明が解決しようとする課題】ところで、従来のディ
ジタル−アナログ変換方式においては、図８において説
明したように、オーバーサンプリングディジタルフィル
タ２よりの１８〜２０ビットのディジタル信号をノイズ
シェーパ３で圧縮し、通過帯域のノイズを減少させるよ
うにし、必要なダイナミックレンジを確保するようにし
ていたが、これと共に、通過帯域外のノイズが、ノイズ
シェーパ３によるノイズシェーピングの次数の増加とビ
ット数の減少に比例して飛躍的に増大する。

【００１７】このように通過帯域外のノイズが飛躍的に
増大した信号は、説明したように１ビットの場合には直
接的に、また、数ビットのものはＰＷＭ変換器４で１ビ
ットの信号にされた後に１ビットＤ−Ａ変換器５に供給
されてアナログ信号になされる。

【００１８】このとき、ノイズシェーパ３で高周波域に
集中された通過帯域外ノイズは、そのままＤ−Ａ変換器
５によりディジタル−アナログ変換されるので、このノ
イズを除去することが必要となる。

【００１９】このため、１ビットＤ−Ａ変換器５の後段
のアナログフィルタ６は例えば１０ＭＨｚ程度までのリ
ニアリティを有する高次（６〜７以上）のものとしなけ
ればならない。

【００２０】しかしながら、高次のアナログフィルタ６
を用いると、精度、Ｓ／Ｎ共悪化させてしまう。

【００２１】このように、従来のディジタル−アナログ
変換方式においては、オーバーサンプリングの目的がア
ナログフィルタの次数を減らして高精度、高Ｓ／Ｎを得
ることが目的であったにもかかわらず、ノイズシェーピ
ングによって発生した通過帯域外のノイズを除去するた
めに、精度、Ｓ／Ｎを悪化させる高次のアナログフィル
タを用いなければならないといった問題点があった。

【００２２】本発明はかかる点に鑑みてなされたもの
で、ノイズシェーピングによって生じた通過帯域外のノ
イズをディジタル−アナログ変換過程において除去でき
るようにすることで、高次のアナログフィルタを用いな
くても済むようにし、高精度、高Ｓ／Ｎを以てディジタ
ル−アナログ変換を行うことのできるディジタル−アナ
ログ変換方式を提案しようとするものである。

【００２３】

【課題を解決するための手段】本発明ディジタル−アナ
ログ変換方式は例えば図１〜図６に示す如く、カスケー
ド接続された複数の遅延素子ｆ０、ｆ１、・・・・ｆｎ
と、遅延素子ｆ０、ｆ１、・・・・ｆｎに夫々接続され
た複数の抵抗器Ｒ０、Ｒ１、・・・・Ｒｎとを有し、複
数の抵抗器Ｒ０、Ｒ１、・・・・Ｒｎよりの電流を加算
することによってアナログのＦＩＲフィルタを形成し、
ＦＩＲフィルタの出力を平滑してアナログ信号を得るよ
うにしたものである。

【００２４】

【作用】上述せる本発明によれば、ＦＩＲフィルタの出
力を平滑してアナログ信号を得るようにしたので、ノイ
ズシェーピングによって生じた通過帯域外のノイズをデ
ィジタル−アナログ変換過程において除去できるように
することで、高次のアナログフィルタを用いなくても済
むようにし、高精度、高Ｓ／Ｎを以てディジタル−アナ
ログ変換を行うようにすることができる。

【００２５】

【実施例】以下に、図１を参照して本発明ディジタル−
アナログ変換方式の一実施例について詳細に説明する。

【００２６】この図１は本例ディジタル−アナログ変換
方式の原理を示し、この図１において、１０は例えば１
ビットの信号が入力される入力端子、１１はクロック信
号が入力される入力端子である。

【００２７】この入力端子１０をＤ型フリップ・フロッ
プ回路ｆ０のデータ入力端子Ｄに接続し、このＤ型フリ
ップ・フロップ回路ｆ０の出力端子Ｑを２段目のＤ型フ
リップ・フロップ回路ｆ１のデータ入力端子Ｄに接続
し、このＤ型フリップ・フロップ回路ｆ１の出力端子Ｑ
を３段目のＤ型フリップ・フロップ回路ｆ２のデータ入
力端子Ｄに接続し、このＤ型フリップ・フロップ回路ｆ
２の出力端子Ｑを４段目のＤ型フリップ・フロップ回路
ｆ３のデータ入力端子Ｄに接続し、・・・・ｎ−１段目
のＤ型フリップ・フロップ回路（図示を省略する）の出
力端子Ｑをｎ段目のＤ型フリップ・フロップ回路ｆｎの
データ入力端子Ｄに接続する。

【００２８】入力端子１１を各Ｄ型フリップ・フロップ
回路ｆ０〜ｆｎの各クロック信号入力端子ＣＫに夫々接
続する。

【００２９】また、この図に示すように、初段のＤ型フ
リップ・フロップ回路ｆ０の出力端子Ｑを抵抗器Ｒ０の
一端に接続し、２段目のＤ型フリップ・フロップ回路ｆ
１の回転出力端子Ｑ”（尚、このＱ”は反転出力を意味
するものとする）を抵抗器Ｒ１の一端に接続し、３段目
のＤ型フリップ・フロップ回路ｆ２の出力端子を抵抗器
Ｒ２の一端に接続し、４段目のＤ型フリップ・フロップ
回路ｆ３の反転出力端子Ｑ”を抵抗器Ｒ３の一端に接続
し、・・・・ｎ−１段目のＤ型フリップ・フロップ回路
（図示を省略する）の反転出力端子Ｑ”を抵抗器Ｒｎ−
１（図示を省略する）の一端に接続し、ｎ段目のＤ型フ
リップ・フロップ回路ｆｎの出力端子を抵抗器Ｒｎの一
端に接続する。

【００３０】そして上述の抵抗器Ｒ０〜Ｒｎの他端を夫
々接続し、更にその接続点をコンデンサ１２を介して一
方の電源に接続（接地）する。

【００３１】また、この図に示すように、上述の抵抗器
Ｒ０〜Ｒｎの接続点及びコンデンサ１２間より出力端子
１３を導出する。

【００３２】さて、本例においては、上述の各抵抗器Ｒ
０〜Ｒｎの抵抗値を夫々異ならせる。

【００３３】従って、これら抵抗器Ｒ０〜Ｒｎ並びにＤ
型フリップ・フロップ回路ｆ０〜ｆｎでＦＩＲ（Ｆｉｎ
ｉｔｅＩｍｐｕｌｓｅＲｅｓｐｏｎｓｅ）フィルタ
が構成される。

【００３４】このＦＩＲフィルタのいわゆるサミングポ
イント（加算点）は、上述の抵抗器Ｒ０〜Ｒｎの他端の
接続点となる。

【００３５】また、上述の初段のＤ型フリップ・フロッ
プ回路ｆ０、抵抗器Ｒ０及びコンデンサ１２で１ビット
Ｄ−Ａコンバータが構成され、２段目のＤ型フリップ・
フロップ回路ｆ１、抵抗器Ｒ１及びコンデンサ１２で１
ビットＤ−Ａコンバータが構成され、３段目のＤ型フリ
ップ・フロップ回路ｆ２、抵抗器Ｒ２及びコンデンサ１
２で１ビットＤ−Ａコンバータが構成され、４段目のＤ
型フリップ・フロップ回路ｆ３、抵抗器Ｒ３及びコンデ
ンサ１２で１ビットＤ−Ａコンバータが構成され、・・
・・ｎ−１段目のＤ型フリップ・フロップ回路（図示を
省略する）、抵抗器Ｒｎ−１（図示を省略する）及びコ
ンデンサ１２で１ビットＤ−Ａコンバータが構成され、
ｎ段目のＤ型フリップ・フロップ回路ｆｎ、抵抗器Ｒｎ
及びコンデンサ１２でＤ−Ａコンバータが構成される。

【００３６】即ち、本例においては、この図１に示すよ
うに、ＦＩＲフィルタとして動作すると共に、ディジタ
ル−アナログ変換を行うようにする。

【００３７】図２に図１に示す本例の原理に基いた一実
施例を示し、以下これについて説明する。

【００３８】この図２において、図１と対応する部分に
は同一符号を付してその詳細説明を省略する。

【００３９】この図２においては例えば８つのＤ型フリ
ップ・フロップ回路ｆ０〜ｆ７をカスケード接続する。

【００４０】即ち、１ビットデータが供給される入力端
子１０をＤ型フリップ・フロップ回路ｆ０のデータ入力
端子Ｄに接続し、このＤ型フリップ・フロップ回路ｆ０
の出力端子ＱをＤ型フリップ・フロップ回路ｆ１のデー
タ入力端子Ｄに接続し、このＤ型フリップ・フロップ回
路ｆ１の出力端子ＱをＤ型フリップ・フロップ回路ｆ２
のデータ入力端子Ｄに接続し、このＤ型フリップ・フロ
ップ回路ｆ２の出力端子ＱをＤ型フリップ・フロップ回
路ｆ３のデータ入力端子Ｄに接続し、このＤ型フリップ
・フロップ回路ｆ３の出力端子ＱをＤ型フリップ・フロ
ップ回路ｆ４のデータ入力端子Ｄに接続し、このＤ型フ
リップ・フロップ回路ｆ４の出力端子ＱをＤ型フリップ
・フロップ回路ｆ５のデータ入力端子Ｄに接続し、この
Ｄ型フリップ・フロップ回路ｆ５の出力端子ＱをＤ型フ
リップ・フロップ回路ｆ６のデータ入力端子Ｄに接続
し、このＤ型フリップ・フロップ回路ｆ６の出力端子Ｑ
をＤ型フリップ・フロップ回路ｆ７のデータ入力端子Ｄ
に接続する。

【００４１】そしてクロック信号の供給される入力端子
１１を各Ｄ型フリップ・フロップ回路ｆ０〜ｆ７の各ク
ロック入力端子ＣＫに夫々接続する。

【００４２】また、Ｄ型フリップ・フロップ回路ｆ０の
出力端子Ｑに抵抗器Ｒ０の一端を接続し、Ｄ型フリップ
・フロップ回路ｆ１の出力端子Ｑに抵抗器Ｒ１の一端を
接続し、Ｄ型フリップ・フロップ回路ｆ２の出力端子Ｑ
に抵抗器Ｒ２の一端を接続し、Ｄ型フリップ・フロップ
回路ｆ３の出力端子Ｑに抵抗器Ｒ３の一端を接続し、Ｄ
型フリップ・フロップ回路ｆ４の出力端子Ｑに抵抗器Ｒ
４の一端を接続し、Ｄ型フリップ・フロップ回路ｆ５の
出力端子Ｑに抵抗器Ｒ５の一端を接続し、Ｄ型フリップ
・フロップ回路ｆ６の出力端子Ｑに抵抗器Ｒ６の一端を
接続し、Ｄ型フリップ・フロップ回路ｆ７の出力端子Ｑ
に抵抗器Ｒ７の一端を接続する。

【００４３】そしてこれら抵抗器Ｒ０〜Ｒ７の他端を接
続し、その接続点（サミングポイント）より出力端子１
３を導出する。

【００４４】この例においては、１段の移動平均フィル
タ構成の１ビットＦＩＲフィルタリングディジタル−ア
ナログ変換回路でアナログ復調する場合を示している。

【００４５】また、各重み付け抵抗器Ｒ０〜Ｒ７の抵抗
値は１段の移動平均であるため、夫々同一とする。

【００４６】図３に移動平均フィルタの振幅特性を示
す。

【００４７】この図３において、縦軸を振幅特性（ｄ
Ｂ）、横軸を周波数（ｋＨｚ）を示し、この図３に示す
ように、移動平均フィルタの特性は櫛形の特性を有す
る。

【００４８】従って図２に示す１ビットＦＩＲフィルタ
リングディジタル−アナログ変換回路の初段のＤ型フリ
ップ・フロップ回路ｆ０のデータ入力端子Ｄに図４Ａに
示す如き１ビットのディジタル信号を入力した場合は、
出力端子１３よりこれを積分した図４Ｂに示す如き波形
が得られるはずである。

【００４９】さて、図２に示すＤ型フリップ・フロップ
回路ｆ０のデータ入力端子Ｄに図４Ａに示す如き１ビッ
トのディジタル信号を入力すると、このＤ型フリップ・
フロップ回路ｆ０の出力端子Ｑより、図４Ａの信号が１
クロック分遅延された図４Ｃに示す如き信号が出力さ
れ、この信号がＤ型フリップ・フロップ回路ｆ１のデー
タ入力端子Ｄに供給される。

【００５０】そしてこのＤ型フリップ・フロップ回路ｆ
１に図４Ｃに示す１ビットの遅延ディジタル信号が供給
されると、このＤ型フリップ・フロップ回路ｆ１の出力
端子Ｑからは、図４Ｃに示す信号が１クロック分遅延さ
れた図４Ｄに示す如き信号が出力される。

【００５１】この図４Ｄに示す信号はＤ型フリップ・フ
ロップ回路ｆ２のデータ入力端子Ｄに入力され、更にこ
のＤ型フリップ・フロップ回路ｆ２の出力端子Ｑより、
図４Ｄに示す信号が１クロック分遅延された図４Ｅに示
す如き信号となって出力される。

【００５２】このＤ型フリップ・フロップ回路ｆ２の出
力端子Ｑより出力された図４Ｅに示す信号はＤ型フリッ
プ・フロップ回路ｆ３のデータ入力端子Ｄに供給され、
更に、このＤ型フリップ・フロップ回路ｆ３の出力端子
Ｑより図４Ｅに示す信号が１クロック分遅延された図４
Ｆに示す如き信号となって出力される。

【００５３】このＤ型フリップ・フロップ回路ｆ３の出
力端子Ｑより出力された図４Ｆに示す如き信号は、Ｄ型
フリップ・フロップ回路ｆ４のデータ入力端子Ｄに入力
され、更に、このＤ型フリップ・フロップ回路ｆ４の出
力端子Ｑより、図４Ｆに示す信号が１クロック分遅延さ
れた図４Ｇに示す如き信号となって出力される。

【００５４】このＤ型フリップ・フロップ回路ｆ４の出
力端子Ｑより出力された図４Ｇに示す信号は、Ｄ型フリ
ップ・フロップ回路ｆ５のデータ入力端子Ｄに入力さ
れ、更に、このＤ型フリップ・フロップ回路ｆ５の出力
端子Ｑより図４Ｇに示す信号が１クロック分遅延された
図４Ｈに示す如き信号となって出力される。

【００５５】このＤ型フリップ・フロップ回路ｆ５より
出力された図４Ｈに示す如き信号は、Ｄ型フリップ・フ
ロップ回路ｆ６のデータ入力端子Ｄに入力され、更に、
このＤ型フリップ・フロップ回路ｆ６に出力端子Ｑより
図４Ｈに示す信号が遅延された図４Ｉに示す如き信号と
なって出力される。

【００５６】このＤ型フリップ・フロップ回路ｆ６の出
力端子Ｑより出力された図４Ｉに示す如き信号は、Ｄ型
フリップ・フロップ回路ｆ７のデータ入力端子Ｄに入力
され、更に、このＤ型フリップ・フロップ回路ｆ７の出
力端子Ｑより図４Ｉに示す信号が１クロック分遅延され
た図４Ｊに示す如き信号となって出力される。

【００５７】さて、各Ｄ型フリップ・フロップ回路ｆ０
〜ｆ７の出力端子Ｑより出力された図４Ｃ〜図４Ｊに示
す遅延信号は、夫々図２に示す抵抗器Ｒ０〜Ｒ７を介し
てこれら抵抗器Ｒ０〜Ｒ７の接続点（サミングポイン
ト）に供給される。

【００５８】従って、ディジタル−アナログ変換出力端
子としての出力端子１３には、図４Ｋに示す如き信号が
出力される。

【００５９】この出力信号は、図４Ｋに示すように、図
４Ａに示す入力信号を積分、即ち、ローパスフィルタを
通した信号（図４Ｂ）に近い階段状を呈している。

【００６０】従って、この図２に示す１ビットＦＩＲフ
ィルタリングディジタル−アナログ変換回路はローパス
フィルタの特性を有することが分かる。

【００６１】実際の応用においては、この１ビットＦＩ
Ｒフィルタリングディジタル−アナログ変換回路の前段
のノイズシェーパの次数やオーバーサンプリング比に応
じてタップ数（Ｄ型フリップ・フロップ回路及び抵抗器
を対としたものの数）と抵抗器Ｒ０〜Ｒ７の重み付けを
変えて通過帯域外ノイズの除去に必要なローパスフィル
タ特性を作ればよく、特にカスケード接続したＤ型フリ
ップ・フロップ回路ｆ０〜ｆ７の中央のタップに対して
重み付け抵抗器Ｒ０〜Ｒ７の抵抗値が左右対象になる場
合には、ＦＩＲディジタルフィルタの如く直線位相のフ
ィルタリングが可能となる。

【００６２】当然、フィルタ設計には各種ＦＩＲディジ
タルフィルタの設計ツールがそのまま利用できるので、
上述の１ビットＦＩＲディジタル−アナログ変換回路の
フィルタ部分の設計は非常に簡単に行うことができる。

【００６３】さて、抵抗器Ｒ０〜Ｒ７の接続点を図１と
同様にコンデンサを介して接地すれば、図４Ｌに示す如
きアナログ信号を得ることができる。

【００６４】次に、図５を参照して本例ディジタル−ア
ナログ変換方式の他の例１について説明する。

【００６５】この図５において、図１及び図２と対応す
る部分には同一符号を付してその詳細説明を省略する。

【００６６】この図５においては、Ｄ型フリップ・フロ
ップ回路ｆ０〜ｆｎ並びに抵抗器Ｒ０〜Ｒｎの接続を図
１と同様に行い、更に、抵抗器Ｒ０〜Ｒｎの接続点（サ
ミングポイント）の出力を増幅回路を介して出力するよ
うにすることで、電流出力増幅回路とし、重み付け抵抗
器Ｒ０〜Ｒｎ全体をスケーリングするようにした場合を
示している。

【００６７】即ち、抵抗器Ｒ０〜Ｒｎの接続点を電流／
電圧変換回路１５の反転入力端子（−）に接続し、この
電流／電圧変換回路１５の非反転入力端子（＋）を例え
ば２．５Ｖの基準電圧源１６を介して接地し、この電流
／電圧変換回路１５の出力端子より出力端子１３を導出
し、この電流／電圧変換回路１５の反転入力端子（−）
をコンデンサ１４及び抵抗器Ｒｆの並列回路の一端に接
続し、更にこの電流／電圧変換回路１５の出力端子をコ
ンデンサ１４及び抵抗器Ｒｆの並列回路の他端に接続す
る。

【００６８】このようにすると、各Ｄ型フリップ・フロ
ップ回路ｆ０〜ｆｎよりの出力信号は抵抗器Ｒ０〜Ｒｎ
を介して、電流／電圧変換回路１５に電流として取り出
され、更に、この電流／電圧変換回路１５により電圧信
号として図４Ｌに示す如きアナログ信号とされ、出力端
子１３より出力される。

【００６９】抵抗器Ｒ０〜Ｒｎの接続点の電流値をＩｘ
とし、抵抗器Ｒｆの抵抗値をｒｆとし、出力端子１３よ
りの出力電圧をＶ０とすると、出力電圧Ｖ０は電流値Ｉ
ｘに抵抗値ｒｆを乗じたものに基準電圧源１６の電圧
２．５Ｖを加算したものとなる。

【００７０】即ち、出力端子１３より出力される出力電
圧Ｖ０の振幅は、基準電圧源１６より出力される電圧
２．５Ｖを中心に、抵抗器Ｒｆの抵抗値ｒｆで決まる。

【００７１】従って、本例においては、電流出力タイプ
とすることで、後段の電流／電圧変換回路１５により任
意の出力電圧が得られ、高Ｓ／Ｎを確保できる。

【００７２】図６は本例ディジタル−アナログ変換方式
の他の例２を示し、以下これについて説明する。

【００７３】この図６において、図１及び図２と対応す
る部分には同一符号を付してその詳細説明を省略する。

【００７４】即ち、この図６においては、図１に示す回
路に更に重み付け抵抗器Ｒ０’〜Ｒｎ’のネットワーク
を追加し、抵抗器Ｒ０〜Ｒｎの接続点より出力される信
号及び抵抗器Ｒ０’〜Ｒｎ’の接続点より出力される信
号の差動出力を得るようにしている。このとき、Ｒ１＝
Ｒ１’，Ｒ２＝Ｒ２’，・・・・Ｒｎ＝Ｒｎ’である。

【００７５】即ち、図１と同様にＤ型フリップ・フロッ
プ回路ｆ０〜ｆｎをカスケード接続すると共に、Ｄ型フ
リップ・フロップ回路ｆ０の反転出力端子Ｑ”を抵抗器
Ｒ０’の一端に接続し、Ｄ型フリップ・フロップ回路ｆ
１の出力端子Ｑを抵抗器Ｒ１’の一端に接続し、Ｄ型フ
リップ・フロップ回路ｆ２の反転出力端子Ｑ”に抵抗器
Ｒ２’の一端を接続し、・・・・Ｄ型フリップ・フロッ
プ回路ｆｎ−１（図示を省略する）の反転出力端子Ｑ”
に抵抗器Ｒｎ−１（図示を省略する）の一端を接続し、
Ｄ型フリップ・フロップ回路ｆｎの出力端子Ｑに抵抗器
Ｒｎ’の一端を接続する。

【００７６】そして各抵抗器Ｒ０’〜Ｒｎ’の他端を接
続しこの接続点を分圧抵抗器Ｒａを介して増幅回路１７
の非反転入力端子（＋）に接続し、抵抗器Ｒ０〜Ｒｎの
接続点を抵抗器Ｒｃを介して増幅回路１７の反転入力端
子（−）に接続し、この増幅回路１７の出力端子より出
力端子１３を導出し、この増幅回路１７の反転入力端子
（−）及びこの増幅回路１７の出力端子間を抵抗器Ｒｄ
で接続し、この増幅回路１７の非反転入力端子（＋）を
抵抗器Ｒｂを介して接地する。

【００７７】このとき、例えば抵抗器Ｒａ及びＲｃの抵
抗値を夫々等しくし、抵抗器Ｒｂ及びＲｄの抵抗値を夫
々等しく設定する。

【００７８】さて、抵抗器Ｒ０〜Ｒｎの接続点よりの信
号は、図４Ｋに示す如き信号となり、抵抗器Ｒ０’〜Ｒ
ｎ’の接続点よりの信号は、図４Ｋに示す如き信号の反
転された信号となる。

【００７９】そしてこれら２つの信号の差動出力として
図４Ｌに示す如きアナログ信号を得ることとなるが、こ
のとき、半導体素子のＰチャンネル及びＮチャンネルで
の応答速度の違いによる波形の非対象性をキャンセルす
ることができる。

【００８０】従って、半導体素子のＰチャンネル及びＮ
チャンネルでの応答速度の違いによる波形の非対象性を
起因とした出力信号の歪やノイズを大幅に低減すること
ができる。

【００８１】尚、本発明は上述の実施例に限ることなく
本発明の要旨を逸脱することなく、その他種々の構成が
取り得ることは勿論である。

【００８２】

【発明の効果】上述せる本発明によれば、ＦＩＲフィル
タの出力を平滑してアナログ信号を得るようにしたの
で、ノイズシェーピングによって生じた通過帯域外のノ
イズをディジタル−アナログ変換過程において除去でき
るようにすることで、高次のアナログフィルタを用いな
くても済むようにし、高精度、高Ｓ／Ｎを以てディジタ
ル−アナログ変換を行うようにすることができ、また、
係数に相当する抵抗の重み付けは相対精度がとれれば良
いので、簡単にＩＣ化することができる利益がある。

【図面の簡単な説明】

【図１】本発明ディジタル−アナログ変換方式の一実施
例の原理を示す構成図である。

【図２】本発明ディジタル−アナログ変換方式の一実施
例を示す構成図である。

【図３】本発明ディジタル−アナログ変換方式の一実施
例の説明に供する移動平均フィルタの振幅特性例であ
る。

【図４】本発明ディジタル−アナログ変換方式の一実施
例の説明に供するタイミングチャートである。

【図５】本発明ディジタル−アナログ変換方式の他の例
１を示す構成図である。

【図６】本発明ディジタル−アナログ変換方式の他の例
２を示す構成図である。

【図７】従来の１ビットディジタル−アナログ変換方式
の例を示す構成図である。

【図８】ノイズシェーピングの特性を示すグラフであ
る。

【符号の説明】

ｆ０、ｆ１、ｆ２、ｆ３、・・・・ｆｎＤ型フリップ
・フロップ回路Ｒ０、Ｒ１、Ｒ２、Ｒ３、・・・・Ｒｎ抵抗器１２コンデンサ

Claims

【特許請求の範囲】

【請求項１】カスケード接続された複数の遅延素子
と、上記遅延素子に夫々接続された複数の抵抗器とを有し、上記複数の抵抗器よりの電流を加算することによってア
ナログのＦＩＲフィルタを形成し、上記ＦＩＲフィルタの出力を平滑してアナログ信号を得
るようにしたことを特徴とするディジタル−アナログ変
換方式。