JPH0515049Y2 - - Google Patents

Description

【考案の詳細な説明】 ［産業上の利用分野］ 本考案は隣接するバー表示素子の適宜個数を点
灯させることにより、数値をアナログ的に表示し
得るバー表示装置に関するものである。

［従来の技術］ 今日、温度表示、速度表示、騒音のデシベル表
示等、各種の測定値表示をアナログ表示するバー
表示装置が多用されている。

このバー表示装置は多数の表示素子が帯状に隣
接して配置され、表示素子が横に並べられている
場合は例えば左端から該表示素子の適宜個数を連
続状態で点灯させ、又、表示素子が縦に並べられ
ている場合は例えば下から必要個数の表示素子を
連続状態で点灯させる様にして測定値の大きさと
表示素子の点灯個数とを対応させ、以て測定値を
アナログ的に表示する（例えば特開昭60−123727
号）ものである。

［考案が解決しようとする問題点］ 前述の如く、表示素子の点灯個数を測定値の大
きさに単純に対応させるバー表示装置において
は、測定値の変化幅が広い場合、極めて多数の表
示素子が必要となり、バー表示装置が大型化し、
又、製造コストが高くなる欠点が有る。

［問題を解決するための手段］ 本考案は測定値に対応した検知信号を出力する
センサー回路と、該検知信号をデジタル処理して
１の位である第１桁信号A0〜A9と10の位である
第２桁信号B1〜B9とを出力する演算処理回路
と、適宜個数の表示素子が配列され、前記第１桁
信号A0〜A9と第２桁信号B1〜B9とに基いて必
要個数の表示素子を点灯させるバー表示部とを有
するバー表示装置において、前記第１桁信号A0
〜A9の数値に応じた数の有効信号及び該有効信
号の１つ上位の信号を断続信号としたパラレル信
号である１位信号C1〜C10を出力する１位表示回
路と、前記第２桁信号B1〜B9の数値に応じた数
の有効信号であつて各有効信号の各上位に非点灯
信号を加えたパラレル信号である10位信号の上位
に前記第１位信号C1〜C10を付加した表示信号S1
〜S28を前記バー表示部に出力する表示信号回路
を設け、バー表示部は表示信号S1〜S28における
有効信号と対応した表示素子を点灯させるものと
する。

［作用］ 本考案に係るバー表示装置は、第２桁信号B1
〜B9を10位信号に変換し得る表示信号回路を有
し、表示信号回路から出力される表示信号S1〜
S28における10の位の数値を表わす10位信号を、
１個の有効信号と１個の非点灯信号とを組み合せ
た所要個数のパラレル信号とすることができる。

そして、１位表示回路により第１桁信号A0〜
A9は有効信号を隣接させたパラレル信号である
１位信号に変換され、表示信号回路は表示信号
S1〜S28として10位信号と前記１位信号とを並列
に出力するものであり、10位信号と１位信号とを
区別させつつ、数値の10を１個の有効信号と１個
の非点灯信号との組み合せである10位信号で表わ
し、２個の表示素子を一組として10の数値を表示
させる故、該表示信号S1〜S28の有効信号に対応
した表示素子を点灯させるバー表示部における表
示素子の数を少なくすることができる。

［実施例］ 本考案の実施例は、第１図に示す様に温度セン
サー等の検出部１４と該検出部１４からの出力信
号を適宜増幅する増幅器１６とから成るセンサー
回路１２を有し、該センサー回路１２から出力さ
れる検知信号をデジタル信号に変換して演算処理
し、１の位の数値を表わす為の第１桁信号A0〜
A9と、10の位の数値を表わす第２桁信号B1〜B9
と、を出力する演算処理回路１８と、前記第１桁
信号A0〜A9を受けて１位信号C1〜C10を出力す
る１位表示回路４２と、該１位信号C1〜C10と前
記第２桁信号B1〜B9とを受て表示信号S1〜S28
を出力する表示信号回路４４と、該表示信号回路
４４からの表示信号S1〜S28を受けて該表示信号
S1〜S28における有効信号に対応した表示素子５
０を点灯させるバー表示部４８とで構成するもの
である。

そして、前記演算処理回路１８はセンサー回路
１２からの検知信号を受けてアナログ信号である
検知信号をパルス信号に変換する為の電圧周波数
変換器２０と、該電圧周波数変換器２０からのパ
ルス信号を適宜周波数に分周する分周器２２と、
該分周器２２からのパルス信号をカウントする第
１パルスカウンタ２４及び第２パルスカウンタ２
６とを有し、更に基準信号を発生させる発信器２
８と、該基準信号を分周する分周器３０と、分周
された基準信号に基き前記第１パルスカウンタ２
４及び第２パルスカウンタ２６と後述の第１ラツ
チ回路３４及び第２ラツチ回路３６とにタイミン
グ信号を出力するタイミング信号発生回路３２
と、第１パルスカウンタ２４のカウント値をラツ
チする第１ラツチ回路３４及び第２パルスカウン
タ２６のカウント値をラツチする第２ラツチ回路
３６と、第１ラツチ回路３４を介した第１パルス
カウンタ２４のカウント値を第１桁信号A0〜A9
として出力する第１ラインデコーダ３８及び第２
ラツチ回路３６を介した第２パルスカウンタ２６
のカウント値を第２桁信号B1〜B9として出力す
る第２ラインデコーダ４０とを有する。

上記第１パルスカウンタ２４及び第２パルスカ
ウンタ２６は10進カウンタを用い、第１パルスカ
ウンタ２４のφ入力端子に分周器２２を介した電
圧周波数変換器２０からのパルス信号を入力し、
第１パルスカウンタ２４のキヤリー信号を第２パ
ルスカウンタ３６のφ入力端子へ入力すると共
に、前記タイミング信号発生回路３２からのタイ
ミング信号により一定周期で第１パルスカウンタ
２４及び第２パルスカウンタ２６をリセツトする
様にする。

又、第１ラツチ回路３４及び第２ラツチ回路３
６は前記タイミング信号に基き、一定周期毎に第
１パルスカウンタ２４又は第２パルスカウンタ２
６のカウント値を読み込んで第１ラインデコーダ
３８又は第２ラインデコーダ４０に送るものであ
つて、第１ラインデコーダ３８は、第２図に示す
様に第１ラツチ回路３４から送られるカウント値
が０の場合はA0信号のみをＨレベルの有効信号
とし、カウント値が１の場合はA1信号をＨレベ
ルの有効信号とし、カウント値が２の場合はA1
及びA2信号をＨレベルの有効信号とする様に、
下位から順次カウント値に応じた個数を有効信号
とする第１桁信号A0〜A9を出力するものであ
り、第２ラインデコーダ４０も第１ラインデコー
ダ３８と同様に、第２ラツチ回路３６からのカウ
ント値が１の場合はB1信号のみをＨレベルの有
効信号とし、２の場合はB1及びB2信号をＨレベ
ルの有効信号とし、３の場合はB1とB2とB3信号
をＨレベルの有効信号とする様に下位から順次カ
ウント値に応じた個数を有効信号とする第２桁信
号B1〜B9を出力するものである。

そして、１位表示回路４２は、第３図に示す様
に10個のアンド回路と９個のオア回路とで構成
し、第１桁信号A0〜A9の各信号線を各アンド回
路の一入力端子に接続すると共に、各アンド回路
の他の入力端子に分周器３０を介した発振器２８
からのφ₁基準信号を入力する様にアンド回路の
他の各一入力端子を分周器３０に接続し、且つ、
各アンド回路の出力端子を各オア回路の入力端子
に各々接続すると共に第１桁信号A0〜A9におけ
るA1乃至A9信号の各信号線も各オア回路の入力
端子に接続する様にする。

従つて、該１位表示回路４２に入力される第１
桁信号A0〜A9が０を表わすA0信号をＨレベルの
有効信号とする場合は、A0信号が入力されるア
ンド回路が開かれ、該A0信号が入力されるアン
ド回路を通過したφ₁基準信号がオア回路を介し
てC1信号端子に出力され、φ₁基準信号に基く断
続信号がC1信号に出力されることとなり、又、
第１桁信号A0〜A9が、例えば３を表わす様にA1
乃至A3信号を有効信号とするときは、各有効信
号がオア回路を通つて１位信号C1〜C10における
C1乃至C3信号にＨレベルの有効信号を出力する
と共に、A3信号により開かれるアンド回路を通
つたφ₁基準信号が断続信号となつてC4信号に出
力されることとなる。

即ち、１位表示回路４２は第１桁信号A0〜A9
の数値と同様の有効信号を下位から隣接させて出
力すると共に、該有効信号が出力される端子の次
の端子から断続信号を出力し、数値に応じた個数
の隣接した有効信号と１個の断続信号とで構成さ
れるパラレル信号としての１位信号C1〜C10を出
力するものである。

又、表示信号回路４４は第４図に示す様に、１
個の制御入力端子と10個の主入力端子及び10個の
補助入力端子と、更に12個の出力端子とを有する
シフト回路４６を９個用い、各シフト回路４６に
おける第３番出力端子乃至第12番出力端子を次段
のシフト回路４６における主入力端子に各々接続
する如く、前段のシフト回路４６における出力端
子に対して２個ずらせる様にして各主入力端子を
前段の各出力端子に接続し、９個の各シフト回路
４６における各補助入力端子と第１段目のシフト
回路４６における主入力端子とに１位信号C1〜
C10を入力する如く１位表示回路４２の各出力端
子を各シフト回路４６における各補助入力端子及
び第１段目のシフト回路４６における主入力端子
に接続し、各段のシフト回路４６における制御入
力端子には第２桁信号B1〜B9を夫々入力する様
に各シフト回路４６を演算処理回路１８における
第２ラインデコーダ４０の各出力端子に接続し、
且つ、第１段目乃至第８段目のシフト回路４６に
おける各第１出力端子及び第２出力端子と第９段
目のシフト回路４６における全出力端子とを表示
信号回路４４の出力端子とするものである。この
シフト回路４６は、第５図に示す様にアンド回路
とオア回路とを組み合せ、主入力端子D1〜D10
が前段のシフト回路４６における第３番出力端子
ｄ３乃至第12番出力端子ｄ１２に接続されてお
り、制御入力端子にＬレベルのＢ信号が入力され
た場合はシフト回路４６における第１番主入力端
子Ｄ１の信号を第１番出力端子ｄ１に、第２番主
入力端子Ｄ２の信号を第２番出力端子ｄ２に出力
する如く各主入力端子Ｄ１〜Ｄ１０の信号を各々
第１番出力端子ｄ１乃至第10番出力端子ｄ１０に
出力し、制御入力端子へのＢ信号としてＨレベル
の有効信号が入力されると第１番出力端子ｄ１を
Ｈレベルとし、第２番出力端子ｄ２をＬレベルと
すると共に第３番出力端子ｄ３乃至第12番出力端
子ｄ１２に10個の補助入力端子の各信号を各々出
力するものである。

この表示信号回路４４に、例えば数値の57を意
味する信号として、C1〜C10信号の内のC1信号
乃至C7信号の７個が有効信号とれ、且つ、C8信
号に断続信号が出力される１位信号C1〜C10と、
第２桁信号B1〜B9の内のB1信号乃至B5信号が
Ｈレベルの有効信号とされた信号が入力される
と、第６図に示す様に第１段目乃至第５段目のシ
フト回路４６は第１番出力端子をＨレベルとし、
且つ、第２番出力端子をＬレベルとすると共に、
第３番出力端子乃至第９番出力端子にA1信号乃
至A7信号を又第10番出力端子にC8信号を出力す
ることとなり、又、第６段目乃至第９段目のシフ
ト回路４６は、各制御入力端子への入力がＬレベ
ルの為、主入力端子の信号を各出力端子に各々出
力することとなり、表示信号S1〜S28としてはS1
信号乃至S10信号にＨレベルの有効信号とＬレベ
ルの非点灯信号とを交互に出力し、又、S11信号
乃至S17信号にＨレベルの有効信号が、S18信号
に断続信号が位置する信号が出力されることにな
る。

従つて、バー表示部４８における表示素子５０
は、第７図に示す様に左端から１つ置きに５個の
表示素子５０を点灯し、11番目から７個の表示素
子５０が連続して点灯し、且つ、18番目の表示素
子５０が点滅することになる。

前述の様に、表示信号回路４４は第２桁信号Ｂ
１〜Ｂ９における各有効信号の上位に非点灯信号
を挿入する様に有効信号と非点灯信号とを一組と
し、10の位の数値に応じた組数となるパラレル信
号の10位信号と、この有効信号と非点灯信号とに
よる10位信号の上位に１位表示回路４２からの１
位信号C1〜C10における隣接した有効信号及び断
続信号を付加し、以て10位信号と１位信号とから
成る表示信号S1〜S28を出力することができ、こ
の表示信号S1〜S28は、10の位の数値を表わす10
位信号としては、有効信号と非点灯信号とを組み
合せつつ10の位の数値に応じた個数の有効信号を
１つ置きに出力し、以て表示素子５０を１つ置き
に点灯させるものであり、且つ、１の位の１位信
号C1〜C10としては有効信号を隣接させて出力す
る故、１の桁が２以上の数値の場合は隣合う表示
素子５０が連続して点灯することとなり、10の桁
と１の桁とを区別してその数値を知らせることが
できる。

又、１の桁の数値が０又は１の場合は、有効信
号に隣接した上位に断続信号が組み合わされた１
位信号C1〜C10が表示信号回路４４により10位信
号の上位に配置され、且つ、10位信号は有効信号
と非点灯信号とが組み合わされる故、例えば数値
の31は第８図Ａに示す様に、左端に位置する第１
番目の表示素子５０と、第３番目、第５番目及び
第７番目の表示素子５０が点灯する他、第７番目
に隣接する第８番目の表示素子５０が点滅し、該
点滅している表示素子５０に隣接する４個目の表
示素子５０即ち第７番目の表示素子５０の点灯は
１の位の表示であることを示し、10位信号による
表示素子５０の点灯は３個にして数値の30を、４
個目の点灯は１の位の数値の１を表わすことがで
き、第８図Ｂに示す様に、第１番目、第３番目、
第５番目、第７番目の表示素子５０が点灯すると
共に第９番目の表示素子５０が点滅する場合は点
滅する表示素子５０に隣接する第６番目の表示素
子５０の非点灯により１の位が０であることを示
し、数値が40であることを確認できるものであ
り、点灯する表示素子５０が１つ置きの場合でも
点滅する表示素子５０との関係により区別でき
る。

尚、前記実施例においては、シフト回路４６と
して10個の主入力端子の他、10個の補助入力端子
を有するものを用いたが、他のシフト回路４６と
しては１個の制御入力端子の他、10個の入力端子
と12個の出力端子のみを有し、制御入力端子にＬ
レベル信号が入力されたときは各入力端子の信号
を第１番出力端子乃至第10番出力端子に出力し、
制御入力端子にＨレベル信号が入力されると第１
番出力端子をＨレベルとし第２番出力端子をＬレ
ベルとし、且つ、各入力端子の信号を第３番出力
端子乃至第12番出力端子に出力する様にシフト回
路を用い、前段のシフト回路４６における第３番
出力端子乃至第12番出力端子を次段のシフト回路
４６における10個の各入力端子に接続する様にし
て表示信号回路４４とし、第１段目のシフト回路
４６の各入力端子に１位信号C1〜C10を入力し、
且つ、各シフト回路４６の制御入力端子に第２桁
信号B1〜B9を入力する様に構成することもでき
る。

［考案の効果］ 本考案に係るバー表示装置は、表示信号回路に
より10位信号としてその数値に応じた個数の有効
信号と非点灯信号とを組み合せ、以て表示素子を
１つ置きに点灯させる表示信号S1〜S28とするも
のであり、且つ、１位表示回路４２により１の位
の第１桁信号A0〜A9をその数値に応じた個数の
隣接した有効信号と断続信号とから成る１位信号
C1〜C10とし、該１位信号C1〜C10を前記表示信
号回路により非点灯信号及び有効信号を組み合せ
た10位信号の上位へ並列に加えた表示信号S1〜
S28としてバー表示部４８に送り表示素子を点灯
させる故、10の位と１の位とを明確に区別させ、
且つ、第２桁信号B1〜B9における数値の１、即
ち測定値の10を２個の表示素子で表わすことがで
き、従来は数値の１から99迄の表示の為には99個
必要とされた表示素子の数を３分の１以下の数値
の表示素子で表示することを可能とし、バー表示
装置の小型化を容易とすることができ、且つ、安
価に製造することができるバー表示装置である。

【図面の簡単な説明】

第１図は本考案に係るバー表示装置の回路例を
示すブロツク図、第２図はラインデコーダの出力
例を示す図、第３図は１位表示回路の回路例を示
す図、第４図は表示信号回路の回路例を示す図、
第５図は表示信号回路におけるシフト回路の回路
例を示す図、第６図は表示信号回路の動作例を示
す図、第７図及び第８図は表示素子の点灯例を示
す図である。 １２……センサー回路、１８……演算処理回
路、４２……１位表示回路、４４……表示信号回
路、４８……バー表示部。

Claims (1)

1. 【実用新案登録請求の範囲】 測定値に応じた検知信号を出力するセンサー回
   路と、 前記検知信号をデジタル化して演算処理し、以
   て、検知信号に基く１の位の第１桁信号A0〜A9
   と10の位の第２桁信号B1〜B9とを出力する演算
   処理回路と、 前記第１桁信号A0〜A9が入力され、該第１桁
   信号A0〜A9の数値に応じた数の有効信号の上位
   １信号に断続信号を付加し、以て所要数の有効信
   号と断続信号とから成るパラレル信号とした１位
   信号C1〜C10を出力する１位表示回路と、 前記第２桁信号B1〜B9と１位信号C1〜C10と
   が入力され、第２桁信号B1〜B9の数値に応じた
   数の各有効信号の各上位に非点灯信号が挿入され
   た10位信号の上位に前記１位信号を付加し、以て
   10位信号と１位信号とから成るパラレル信号とし
   た表示信号S1〜S28を出力する表示信号回路と、 隣接して並べられた所要個数の表示素子を有
   し、前記表示信号S1〜S28の各有効信号に対応す
   る表示信号を点灯させるバー表示部と、 を設けたことを特徴とするバー表示装置。