JPH05152522A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05152522A JPH05152522A JP3342457A JP34245791A JPH05152522A JP H05152522 A JPH05152522 A JP H05152522A JP 3342457 A JP3342457 A JP 3342457A JP 34245791 A JP34245791 A JP 34245791A JP H05152522 A JPH05152522 A JP H05152522A
- Authority
- JP
- Japan
- Prior art keywords
- selectively
- insulating film
- photoresist
- film
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 フォトレジスト塗布不良による歩留り低下を
なくし、写真製版回数を１回減らし、工程短縮をはか
る。 【構成】 チャネルストップの不純物注入時のフォトレ
ジスト１３のダブルコートをなくする。
なくし、写真製版回数を１回減らし、工程短縮をはか
る。 【構成】 チャネルストップの不純物注入時のフォトレ
ジスト１３のダブルコートをなくする。
Description
【０００１】
【産業上の利用分野】本発明は導電型装置の製造方法に
関し、より詳しくは、チャネルストップの不純物注入法
の改良に関する。
関し、より詳しくは、チャネルストップの不純物注入法
の改良に関する。
【０００２】
【従来の技術】従来、チャネルストップ用の不純物、例
えば、硼素の注入を行う場合、図２に示すようにＮウエ
ル２１１をフォトレジスト２１３でおおって、フォトレ
ジスト２０６と窒化膜２０３をマスクとしてＰウエル側
にのみ選択的に硼素層を形成していた。
えば、硼素の注入を行う場合、図２に示すようにＮウエ
ル２１１をフォトレジスト２１３でおおって、フォトレ
ジスト２０６と窒化膜２０３をマスクとしてＰウエル側
にのみ選択的に硼素層を形成していた。
【０００３】
【発明が解決しようとする課題】ところが、図２に示す
ようにＮウエル２１１上をフォトレジスト２１３でおお
うと、窒化膜２０３上にもフォトレジスト２０６が存在
しているためにフォトレジスト２０６の部分はフォトレ
ジスト２１３の塗布性が悪く、歩留りの低下を起こすと
いう問題があった。本発明は、上記の点を解決しようと
するもので、その目的は、チャネルストップ用の不純物
注入時のフォトレジストのダブルコートをなくし、安定
した歩留りを得ることにある。
ようにＮウエル２１１上をフォトレジスト２１３でおお
うと、窒化膜２０３上にもフォトレジスト２０６が存在
しているためにフォトレジスト２０６の部分はフォトレ
ジスト２１３の塗布性が悪く、歩留りの低下を起こすと
いう問題があった。本発明は、上記の点を解決しようと
するもので、その目的は、チャネルストップ用の不純物
注入時のフォトレジストのダブルコートをなくし、安定
した歩留りを得ることにある。
【０００４】
【課題を解決するための手段】本発明は、半導体装置の
製造方法において、半導体基板１表面上に絶縁膜２およ
び３を形成する工程と、前記絶縁膜２および３の上に多
結晶シリコン４を形成する工程と、前記多結晶シリコン
４の上に絶縁膜５を形成する工程と、前記絶縁５上に選
択的にフォトレジスト６を形成し、前記フォトレジスト
６をマスクに前記絶縁膜５を選択的に除去する工程と、
前記フォトレジスト６と前記絶縁膜５を選択的に残され
た部分５ｂをマスクに一導電型の不純物を前記半導体基
板１に選択的に注入する工程と、前記絶縁膜の選択的に
残された部分５ｂをマスクに前記多結晶シリコンを選択
的に酸化し、酸化膜８を形成する工程と、前記絶縁膜の
選択的に残された部分５ｂと前記多結晶シリコンの酸化
されていない部分４ｂを除去する工程と、前記多結晶シ
リコンを選択的に酸化して形成された酸化膜８をマスク
として他の導電型の不純物を前記半導体基板１に選択的
に注入する工程と、前記酸化膜８および前記窒化膜３上
に選択的にフォトレジスト１３を形成する工程と、前記
フォトレジスト１３と酸化膜８をマスクとして前記他の
導電型の不純物を注入する工程と、前記フォトレジスト
１３をマスク前記酸化膜８および前記絶縁膜３を選択的
に除去する工程と、前記フォトレジスト１３と前記酸化
膜の選択的に残された部分８ｂとを除去する工程と、前
記絶縁膜３の選択的に残された部分３ｂをマスクとして
半導体基板１を選択的に酸化し、膜化膜１５を形成する
ことを特徴とする。
製造方法において、半導体基板１表面上に絶縁膜２およ
び３を形成する工程と、前記絶縁膜２および３の上に多
結晶シリコン４を形成する工程と、前記多結晶シリコン
４の上に絶縁膜５を形成する工程と、前記絶縁５上に選
択的にフォトレジスト６を形成し、前記フォトレジスト
６をマスクに前記絶縁膜５を選択的に除去する工程と、
前記フォトレジスト６と前記絶縁膜５を選択的に残され
た部分５ｂをマスクに一導電型の不純物を前記半導体基
板１に選択的に注入する工程と、前記絶縁膜の選択的に
残された部分５ｂをマスクに前記多結晶シリコンを選択
的に酸化し、酸化膜８を形成する工程と、前記絶縁膜の
選択的に残された部分５ｂと前記多結晶シリコンの酸化
されていない部分４ｂを除去する工程と、前記多結晶シ
リコンを選択的に酸化して形成された酸化膜８をマスク
として他の導電型の不純物を前記半導体基板１に選択的
に注入する工程と、前記酸化膜８および前記窒化膜３上
に選択的にフォトレジスト１３を形成する工程と、前記
フォトレジスト１３と酸化膜８をマスクとして前記他の
導電型の不純物を注入する工程と、前記フォトレジスト
１３をマスク前記酸化膜８および前記絶縁膜３を選択的
に除去する工程と、前記フォトレジスト１３と前記酸化
膜の選択的に残された部分８ｂとを除去する工程と、前
記絶縁膜３の選択的に残された部分３ｂをマスクとして
半導体基板１を選択的に酸化し、膜化膜１５を形成する
ことを特徴とする。
【０００５】
【実施例】次に、図面に示す実施例を挙げて本発明を更
に詳細に説明する。まず、半導体基板１としてのＰ型シ
リコン基板に絶縁膜２としての酸化膜を２５０Å程成長
させる。次に、絶縁膜３としての窒化膜を１０００Å程
成長させ、その上に多結晶シリコン４を１５００〜２０
００Å程成長させ、さらにその上に絶縁膜５としての窒
化膜を１０００Å程成長させる。〔図１（ａ）〕。
に詳細に説明する。まず、半導体基板１としてのＰ型シ
リコン基板に絶縁膜２としての酸化膜を２５０Å程成長
させる。次に、絶縁膜３としての窒化膜を１０００Å程
成長させ、その上に多結晶シリコン４を１５００〜２０
００Å程成長させ、さらにその上に絶縁膜５としての窒
化膜を１０００Å程成長させる。〔図１（ａ）〕。
【０００６】次に、絶縁膜５上にフォトレジスト６を形
成し、写真製版により選択的に所定のパターンのフォト
レジスト６を残し、このフォトレジスト６をマスクにし
て絶縁膜５としての窒化膜を選択的にエッチングし、フ
ォトレジスト６と絶縁膜としての窒化膜の選択的に残さ
れた部分をマスクとしてＮ型不純物であるリンを２００
〜３００ｋｅＶのエネルギー、ドーズ量５Ｅ１２〜１Ｅ
１４ｃｍ-2でＰ型シリコン基板１に選択的にイオン注入
し、一導電型の不純物注入層７としてのリンイオン注入
層を形成する〔図１（ｂ）〕。
成し、写真製版により選択的に所定のパターンのフォト
レジスト６を残し、このフォトレジスト６をマスクにし
て絶縁膜５としての窒化膜を選択的にエッチングし、フ
ォトレジスト６と絶縁膜としての窒化膜の選択的に残さ
れた部分をマスクとしてＮ型不純物であるリンを２００
〜３００ｋｅＶのエネルギー、ドーズ量５Ｅ１２〜１Ｅ
１４ｃｍ-2でＰ型シリコン基板１に選択的にイオン注入
し、一導電型の不純物注入層７としてのリンイオン注入
層を形成する〔図１（ｂ）〕。
【０００７】次に、前記絶縁膜５としての窒化膜の選択
的に残された部分５ｂをマスクとして、選択的に前記多
結晶シリコン４を選択的に酸化し、酸化膜８を形成す
る。この際、注入されたリンイオンは半導体基板１を拡
散しＮ型拡散層９を形成する。〔図１（ｃ）〕。
的に残された部分５ｂをマスクとして、選択的に前記多
結晶シリコン４を選択的に酸化し、酸化膜８を形成す
る。この際、注入されたリンイオンは半導体基板１を拡
散しＮ型拡散層９を形成する。〔図１（ｃ）〕。
【０００８】次に、絶縁膜としての窒化膜の選択的に残
された部分５ｂと多結晶シリコンの酸化されていない部
分４ｂを除去する。次に、酸化膜８をマスクとして、Ｐ
型不純物である硼素を３０〜１６０ｋｅＶのエネルギ
ー、ドーズ量５Ｅ１２〜１Ｅ１４ｃｍ-2でＰ型シリコン
基板１にイオン注入し、他の導電型の不純物注入層１０
としての硼素注入層を形成する〔図１（ｄ）〕。
された部分５ｂと多結晶シリコンの酸化されていない部
分４ｂを除去する。次に、酸化膜８をマスクとして、Ｐ
型不純物である硼素を３０〜１６０ｋｅＶのエネルギ
ー、ドーズ量５Ｅ１２〜１Ｅ１４ｃｍ-2でＰ型シリコン
基板１にイオン注入し、他の導電型の不純物注入層１０
としての硼素注入層を形成する〔図１（ｄ）〕。
【０００９】次に、窒素雰囲気中１１５０°程度の温度
で熱処理をし、Ｎウエル１１、Ｐウエル１２を形成する
〔図１（ｅ）〕。
で熱処理をし、Ｎウエル１１、Ｐウエル１２を形成する
〔図１（ｅ）〕。
【００１０】次に、前記酸素膜８および前記絶縁膜３と
しての窒化膜上に写真製版により素子形成領域に選択的
にフォトレジスト１３を形成する。次いで、チャネルス
トップ用の他の導電型の不純物としての硼素（Ｐ型不純
物）をエネルギー３０〜１６０ｋｅＶ、ドーズ量５Ｅ１
２〜１Ｅ１４ｃｍ-2でイオン注入し、Ｐウエル１２の表
面に他の導電型の不純物注入層１４としての硼素注入層
を形成する。このとき、酸化膜８およびフォトレジスト
１３がマスクとなり、Ｎウエル１１および素子形成領域
には不純物注入層１４は形成されない〔図１（ｆ）〕。
しての窒化膜上に写真製版により素子形成領域に選択的
にフォトレジスト１３を形成する。次いで、チャネルス
トップ用の他の導電型の不純物としての硼素（Ｐ型不純
物）をエネルギー３０〜１６０ｋｅＶ、ドーズ量５Ｅ１
２〜１Ｅ１４ｃｍ-2でイオン注入し、Ｐウエル１２の表
面に他の導電型の不純物注入層１４としての硼素注入層
を形成する。このとき、酸化膜８およびフォトレジスト
１３がマスクとなり、Ｎウエル１１および素子形成領域
には不純物注入層１４は形成されない〔図１（ｆ）〕。
【００１１】次に、フォトレジスト１３をマスクとして
酸化膜８および絶縁膜３としての窒化膜を選択的にエッ
チングする〔図１（ｇ）〕。次に、フォトレジスト１３
を除去した後、酸化膜の選択的に残された部分８ｂを除
去する。このとき同時に選択的に膜化膜２が除去され、
２ｂが残る〔図１（ｈ）〕。
酸化膜８および絶縁膜３としての窒化膜を選択的にエッ
チングする〔図１（ｇ）〕。次に、フォトレジスト１３
を除去した後、酸化膜の選択的に残された部分８ｂを除
去する。このとき同時に選択的に膜化膜２が除去され、
２ｂが残る〔図１（ｈ）〕。
【００１２】次に、絶縁膜３としての窒化膜の選択的に
残された部分３ｂをマスクとして、Ｐ型シリコン基板１
を選択的に酸化して素子分離用の酸化膜１５を形成する
〔図１（ｉ）〕。
残された部分３ｂをマスクとして、Ｐ型シリコン基板１
を選択的に酸化して素子分離用の酸化膜１５を形成する
〔図１（ｉ）〕。
【００１３】その後、通常の工程に従ってＭＯＳトラン
ジスタを形成する。上記のようにチャネルストップの硼
素（Ｐ型不純物）注入時にフォトレジストのダブルコー
トがないために、レジスト塗布不良は生じず、従って、
塗布不良に基づく歩留まり低下をなくすことができた。
ジスタを形成する。上記のようにチャネルストップの硼
素（Ｐ型不純物）注入時にフォトレジストのダブルコー
トがないために、レジスト塗布不良は生じず、従って、
塗布不良に基づく歩留まり低下をなくすことができた。
【００１４】
【発明の効果】以上の説明で明らかなように、チャネル
ストップの不純物注入時のフォトレジストのダブルコー
トをなくすことにより、フォトレジスト塗布不良による
歩留まり低下をなくすことができる。また、これによ
り、写真製版回数を１回減らすことができ工程短縮が可
能となる。
ストップの不純物注入時のフォトレジストのダブルコー
トをなくすことにより、フォトレジスト塗布不良による
歩留まり低下をなくすことができる。また、これによ
り、写真製版回数を１回減らすことができ工程短縮が可
能となる。
【図１】（ａ）、（ｂ）、（ｃ）、（ｄ）、（ｅ）、
（ｆ）、（ｇ）、（ｈ）、（ｉ）は、本発明に係る半導
体装置の製造方法の工程を示す説明図である。
（ｆ）、（ｇ）、（ｈ）、（ｉ）は、本発明に係る半導
体装置の製造方法の工程を示す説明図である。
【図２】（ａ）、（ｂ）、（ｃ）は、従来の半導体装置
の製造方法の工程を示す説明図である。
の製造方法の工程を示す説明図である。
１ 半導体基板 ２ 絶縁膜 ３ 絶縁膜 ３ｂ 絶縁膜の選択的に残された部分 ４ 多結晶シリコン ４ｂ 多結晶のシリコンの酸化されていない部分 ５ 絶縁膜 ５ｂ 絶縁膜の選択的に残された部分 ６ フォトレジスト ７ 一導電型の不純物注入層 ８ 酸化膜 ８ｂ 酸化膜の選択的に残された部分 ９ 一導電型の不純物拡散層 １０ 他の導電型の不純物注入層 １１ Ｎウエル １２ Ｐウエル １３ フォトレジスト １４ 他の導電型の不純物注入層 １５ 酸化膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/318 Ｃ 8518−4Ｍ
Claims (4)
- 【請求項１】 半導体装置の製造方法において、半導体
基板（１）表面上に絶縁膜（２）および（３）を形成す
る工程と、前記絶縁膜（２）および（３）の上に多結晶
シリコン（４）を形成する工程と、前記多結晶シリコン
（４）の上に絶縁膜（５）を形成する工程と、前記絶縁
膜（５）上に選択的にフォトレジスト（６）を形成し、
前記フォトレジスト（６）をマスクにして前記絶縁膜
（５）を選択的に除去する工程と、前記フォトレジスト
（６）と前記絶縁膜（５）の選択的に残された部分（５
ｂ）をマスクに一導電型の不純物を前記半導体基板
（１）に選択的に注入する工程と、前記絶縁膜の選択的
に残された部分（５ｂ）をマスクに前記多結晶シリコン
を選択的に酸化し、酸化膜（８）を形成する工程と、前
記絶縁膜の選択的に残された部分（５ｂ）と前記多結晶
シリコンの酸化されていない部分（４ｂ）を除去する工
程と、前記多結晶シリコンを選択的に酸化して形成され
た酸化膜（８）をマスクとして他の導電型の不純物を前
記半導体基板（１）に選択的に注入する工程と、前記酸
化膜（８）および前記絶縁膜（３）上に選択的にフォト
レジスト（１３）を形成する工程と、前記フォトレジス
ト（１３）と酸化膜（８）をマスクとして前記他の導電
型の不純物を注入する工程と、前記フォトレジスト（１
３）をマスクとして前記酸化膜（８）および前記絶縁膜
（３）を選択的に除去する工程と、前記フォトレジスト
（１３）と前記酸化膜の選択的に残された部分（８ｂ）
とを除去する工程と、前記絶縁膜（３）の選択的に残さ
れた部分（３ｂ）をマスクとして半導体基板（１）を選
択的に酸化し、膜化膜（１５）を形成することを特徴と
する半導体装置の製造方法。 - 【請求項２】 絶縁膜（２）が酸化膜であり、絶縁膜
（３）が窒化膜である請求項１記載の半導体装置の製造
方法。 - 【請求項３】 絶縁膜（５）が窒化膜である請求項１記
載の半導体装置の製造方法。 - 【請求項４】 一導電型がＮ型であり、他の導電型がＰ
型である請求項１記載の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3342457A JPH05152522A (ja) | 1991-11-29 | 1991-11-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3342457A JPH05152522A (ja) | 1991-11-29 | 1991-11-29 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05152522A true JPH05152522A (ja) | 1993-06-18 |
Family
ID=18353894
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3342457A Pending JPH05152522A (ja) | 1991-11-29 | 1991-11-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05152522A (ja) |
-
1991
- 1991-11-29 JP JP3342457A patent/JPH05152522A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1257710A (en) | Method for the manufacture of lsi complementary mos field effect transistor circuits | |
| US4554726A (en) | CMOS Integrated circuit technology utilizing dual implantation of slow and fast diffusing donor ions to form the n-well | |
| JP2543948B2 (ja) | 半導体装置の製造方法 | |
| US4408387A (en) | Method for producing a bipolar transistor utilizing an oxidized semiconductor masking layer in conjunction with an anti-oxidation mask | |
| JPH0252422B2 (ja) | ||
| JP3459657B2 (ja) | 半導体装置の製造方法 | |
| JP3098848B2 (ja) | 自己整合型プレーナモノリシック集積回路縦型トランジスタプロセス | |
| US4485552A (en) | Complementary transistor structure and method for manufacture | |
| US6767797B2 (en) | Method of fabricating complementary self-aligned bipolar transistors | |
| US4535529A (en) | Method of making semiconductor devices by forming an impurity adjusted epitaxial layer over out diffused buried layers having different lateral conductivity types | |
| JPH0831543B2 (ja) | ＢｉＣＭＯＳ半導体素子の製造方法 | |
| JP2718257B2 (ja) | 集積回路における埋込み層容量の減少 | |
| JPH05152522A (ja) | 半導体装置の製造方法 | |
| JP3104587B2 (ja) | 半導体装置の製造方法 | |
| JP3062597B2 (ja) | 半導体装置の製造方法 | |
| JPS624339A (ja) | 半導体装置及びその製造方法 | |
| JPH05283404A (ja) | 半導体装置の素子分離領域製造方法 | |
| JPH06163576A (ja) | 半導体装置の製造方法 | |
| JPS61139057A (ja) | 半導体集積回路装置の製造方法 | |
| JPS61251165A (ja) | Ｂｉ−ＭＩＳ集積回路の製造方法 | |
| JPS63144567A (ja) | 半導体装置の製造方法 | |
| JPS6211504B2 (ja) | ||
| JP2915040B2 (ja) | 半導体装置の製造方法 | |
| JPH09129747A (ja) | 半導体装置の製造方法 | |
| JPH05175443A (ja) | 半導体装置及びその製造方法 |