JPH05160118A - 素子分離方法 - Google Patents
素子分離方法Info
- Publication number
- JPH05160118A JPH05160118A JP3322093A JP32209391A JPH05160118A JP H05160118 A JPH05160118 A JP H05160118A JP 3322093 A JP3322093 A JP 3322093A JP 32209391 A JP32209391 A JP 32209391A JP H05160118 A JPH05160118 A JP H05160118A
- Authority
- JP
- Japan
- Prior art keywords
- bird
- beak
- oxide film
- film
- field oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】
【目的】 ＭＯＳＦＥＴの形成において、シリコン酸化
膜（ＳｉＯ2 膜）の選択酸化を行うと、マスキングされ
ている個所に“鳥の口ばし”状のいわゆるバーズビーク
を生じて能動領域が狭められる。従って、このバーズビ
ーク個所をエッチングによって除去し、能動領域を広
め、同一面積当たりの集積度を高める。 【構成】 ＭＯＳＦＥＴ（金属酸化物半導体電界効果型
トランジスタ）の形成過程において、不所望に形成され
るバーズビークを、フッ酸などによってエッチング除去
する。
膜（ＳｉＯ2 膜）の選択酸化を行うと、マスキングされ
ている個所に“鳥の口ばし”状のいわゆるバーズビーク
を生じて能動領域が狭められる。従って、このバーズビ
ーク個所をエッチングによって除去し、能動領域を広
め、同一面積当たりの集積度を高める。 【構成】 ＭＯＳＦＥＴ（金属酸化物半導体電界効果型
トランジスタ）の形成過程において、不所望に形成され
るバーズビークを、フッ酸などによってエッチング除去
する。
Description
【０００１】
【産業上の利用分野】この発明は、半導体素子の製法に
用いられる素子分離方法に関する。
用いられる素子分離方法に関する。
【０００２】
【従来の技術】素子分離方法は、半導体素子分、特にＭ
ＯＳ・ ＶＬＳＩ（金属酸化物半導体による超大規模集積
回路）の形成工程で素子を作り込む素子領域を画成する
ために好適な方法であるとして利用されている。以下こ
の発明の説明に先立ち、図５および図６を参照して、代
表的なＭＯＳＦＥＴの製造方法を簡単に説明し、そのあ
と、この発明が問題とするシリコン酸化膜によって形成
されるフィールド酸化膜のバーズビークについて説明す
る。
ＯＳ・ ＶＬＳＩ（金属酸化物半導体による超大規模集積
回路）の形成工程で素子を作り込む素子領域を画成する
ために好適な方法であるとして利用されている。以下こ
の発明の説明に先立ち、図５および図６を参照して、代
表的なＭＯＳＦＥＴの製造方法を簡単に説明し、そのあ
と、この発明が問題とするシリコン酸化膜によって形成
されるフィールド酸化膜のバーズビークについて説明す
る。
【０００３】ＭＯＳＦＥＴの形成方法については、例え
ば、文献：香山 晋著『超高速ＭＯＳデバイス』（培風
館発行）Ｐ．１２０〜１２２に開示されている。これに
開示されている方法によれば、Ｐ型シリコン基板１０上
に、パッド酸化膜としてシリコン酸化膜１２を熱酸化法
により形成した後、次いで、素子領域を形成する予定領
域の上側の酸化膜部分上にシリコン窒化膜（Ｓｉ3 Ｎ4
膜）１４をＣＶＤ（Ｃｈｅｍｉｃａｌｖａｐｏｒ ｄｅ
ｐｏｓｉｔｉｏｎ：化学蒸着）技術および適当なパター
ニング技術を用いて形成する（図５の（Ａ））。
ば、文献：香山 晋著『超高速ＭＯＳデバイス』（培風
館発行）Ｐ．１２０〜１２２に開示されている。これに
開示されている方法によれば、Ｐ型シリコン基板１０上
に、パッド酸化膜としてシリコン酸化膜１２を熱酸化法
により形成した後、次いで、素子領域を形成する予定領
域の上側の酸化膜部分上にシリコン窒化膜（Ｓｉ3 Ｎ4
膜）１４をＣＶＤ（Ｃｈｅｍｉｃａｌｖａｐｏｒ ｄｅ
ｐｏｓｉｔｉｏｎ：化学蒸着）技術および適当なパター
ニング技術を用いて形成する（図５の（Ａ））。
【０００４】次に、パターン化されたＳｉ3 Ｎ4 膜１４
をマスクにしてシリコン酸化膜（ＳｉＯ2 膜）の選択酸
化を行うと、Ｓｉ3 Ｎ4 膜で被覆されていない部分のみ
が酸化される。このとき酸化された部分は膨張してフィ
ールド酸化膜１６が形成され、その一部がＳｉ3 Ｎ4 膜
直下にもぐりこんでバーズビーク１８を形成する（図５
の（Ｂ））。 Ｓｉ3 Ｎ4 膜およびこのＳｉ3 Ｎ4 膜下
の選択酸化されていないシリコン酸化膜（ＳｉＯ2 膜）
の部分を除去すると、図５の（Ｃ）のように、ほぼ素子
領域のシリコン面が露出する。
をマスクにしてシリコン酸化膜（ＳｉＯ2 膜）の選択酸
化を行うと、Ｓｉ3 Ｎ4 膜で被覆されていない部分のみ
が酸化される。このとき酸化された部分は膨張してフィ
ールド酸化膜１６が形成され、その一部がＳｉ3 Ｎ4 膜
直下にもぐりこんでバーズビーク１８を形成する（図５
の（Ｂ））。 Ｓｉ3 Ｎ4 膜およびこのＳｉ3 Ｎ4 膜下
の選択酸化されていないシリコン酸化膜（ＳｉＯ2 膜）
の部分を除去すると、図５の（Ｃ）のように、ほぼ素子
領域のシリコン面が露出する。
【０００５】この後まだ数工程があってＭＯＳＦＥＴは
完成するが、これ以降は、この発明に直接関係がないの
で、その詳細な説明は省略する。
完成するが、これ以降は、この発明に直接関係がないの
で、その詳細な説明は省略する。
【０００６】
【発明が解決しようとする課題】しかしながら、フィー
ルド酸化膜形成のための選択酸化を行うと、Ｓｉ3 Ｎ4
で被覆されていない部分のみが酸化され体積が約２倍に
膨れ上がる。一方Ｓｉ34 膜で被覆されている部分は、
酸化されずそのままの体積を維持している。このため、
下地のシリコン基板面に垂直な面で断面を見ると、膨れ
上がった端部部分は“鳥のくちばし”状となって、一部
はＳｉ3 Ｎ4 膜の下にまでもぐりこんで、いわゆるバー
ズビークを生ずる。
ルド酸化膜形成のための選択酸化を行うと、Ｓｉ3 Ｎ4
で被覆されていない部分のみが酸化され体積が約２倍に
膨れ上がる。一方Ｓｉ34 膜で被覆されている部分は、
酸化されずそのままの体積を維持している。このため、
下地のシリコン基板面に垂直な面で断面を見ると、膨れ
上がった端部部分は“鳥のくちばし”状となって、一部
はＳｉ3 Ｎ4 膜の下にまでもぐりこんで、いわゆるバー
ズビークを生ずる。
【０００７】このバーズビークは本来不要なものであり
フィールド酸化膜（シリコン酸化膜）を形成する際に生
ずる副産物である。
フィールド酸化膜（シリコン酸化膜）を形成する際に生
ずる副産物である。
【０００８】図６はこの状態の説明に供する図で、シリ
コン基板１０の表面のフィールド酸化膜１６を形成した
状態を、断面図および上面図で示してある。上述した通
りバーズビーク１８があるとその幅Ｘだけ周辺領域（実
線１８ａと一点鎖線１６ａとで囲まれた領域）が覆われ
ているため、この部分は素子を作り込めないムダな領域
となり、能動領域は実線１８ａで囲まれた内側の領域が
１９と狭くなる。この幅Ｘは、おおむね１μｍ程度であ
るが、先の文献によれば、素子分離の距離が０．１μｍ
改善されるだけで、チップサイズは１Ｍビットクラスで
は０．２〜０．４ｍｍも縮まるとされており、１μｍの
縮小が図られれば、２〜４ｍｍのサイズダウンとなる。
コン基板１０の表面のフィールド酸化膜１６を形成した
状態を、断面図および上面図で示してある。上述した通
りバーズビーク１８があるとその幅Ｘだけ周辺領域（実
線１８ａと一点鎖線１６ａとで囲まれた領域）が覆われ
ているため、この部分は素子を作り込めないムダな領域
となり、能動領域は実線１８ａで囲まれた内側の領域が
１９と狭くなる。この幅Ｘは、おおむね１μｍ程度であ
るが、先の文献によれば、素子分離の距離が０．１μｍ
改善されるだけで、チップサイズは１Ｍビットクラスで
は０．２〜０．４ｍｍも縮まるとされており、１μｍの
縮小が図られれば、２〜４ｍｍのサイズダウンとなる。
【０００９】従って、この発明の目的はバーズビークが
占有する面積に応じて能動領域の有効面積を広げて、半
導体素子の集積化を高めることができる素子分離方法を
提供することにある。
占有する面積に応じて能動領域の有効面積を広げて、半
導体素子の集積化を高めることができる素子分離方法を
提供することにある。
【００１０】
【課題を解決するための手段】この目的の達成を図るた
め、表面にフィールド酸化膜を形成することによって素
子領域を画成する素子分離法において、下地表面に素子
分離膜を形成する工程（ａ）と、形成された素子分離膜
のバーズビークの少なくとも一部分をエッチング除去す
る工程（ｂ）とを含むことを特徴とする。
め、表面にフィールド酸化膜を形成することによって素
子領域を画成する素子分離法において、下地表面に素子
分離膜を形成する工程（ａ）と、形成された素子分離膜
のバーズビークの少なくとも一部分をエッチング除去す
る工程（ｂ）とを含むことを特徴とする。
【００１１】この発明の実施にあたり、好ましくは
（ｂ）工程を等方性エッチング技術を用い、下地はシリ
コンとし、素子分離膜をＳｉＯ2 （二酸化シリコン）膜
とし、素子分離膜はＬＯＣＯＳ分離法で形成したＳｉＯ
2 膜とするのがよい。
（ｂ）工程を等方性エッチング技術を用い、下地はシリ
コンとし、素子分離膜をＳｉＯ2 （二酸化シリコン）膜
とし、素子分離膜はＬＯＣＯＳ分離法で形成したＳｉＯ
2 膜とするのがよい。
【００１２】
【作用】この発明の構成によれば、素子分離膜のバーズ
ビークの全部または一部をエッチング除去してしまう。
従って、下地面積中、素子を形成する能動領域の面積を
その分だけ拡大することができる。また能動領域がバー
ズビークを除去しない従来と同じ面積でよい場合は、不
要なバーズビーク部分を除去することにより、その除去
された面積だけ半導体素子の高集積化が可能となる。
ビークの全部または一部をエッチング除去してしまう。
従って、下地面積中、素子を形成する能動領域の面積を
その分だけ拡大することができる。また能動領域がバー
ズビークを除去しない従来と同じ面積でよい場合は、不
要なバーズビーク部分を除去することにより、その除去
された面積だけ半導体素子の高集積化が可能となる。
【００１３】
【実施例】以下、図面を参照して、この発明の実施例を
説明する。
説明する。
【００１４】図はこの発明が理解できる程度に、各構成
成分の形状、大きさ、および配置関係は概略的に示して
あるにすぎない。
成分の形状、大きさ、および配置関係は概略的に示して
あるにすぎない。
【００１５】なお、以下の実施例では下地をシリコン基
板とし、このシリコン基板にＭＯＳＦＥＴを作り込む例
につき説明する。上述した従来の方法に従い、図５の
（Ａ）から（Ｃ）までの工程を経てフィールド酸化膜と
なるシリコン酸化膜を形成したところから、この発明の
実施例を説明する。
板とし、このシリコン基板にＭＯＳＦＥＴを作り込む例
につき説明する。上述した従来の方法に従い、図５の
（Ａ）から（Ｃ）までの工程を経てフィールド酸化膜と
なるシリコン酸化膜を形成したところから、この発明の
実施例を説明する。
【００１６】まず、この方法では形成したフィールド酸
化膜１６のバーズビーク１８の少なくとも一部分をエッ
チング除去する。そのため、バーズビーク１８部分以外
のフィールド酸化膜１６上に通常の方法でレジストパタ
ーン２０を形成する（図１の（Ａ））。
化膜１６のバーズビーク１８の少なくとも一部分をエッ
チング除去する。そのため、バーズビーク１８部分以外
のフィールド酸化膜１６上に通常の方法でレジストパタ
ーン２０を形成する（図１の（Ａ））。
【００１７】次に、レジストパターン２０をマスクとし
て、露出している素子分離膜としてのフィールド酸化膜
１６のバーズビーク１８の部分をエッチング除去する
（図１の（Ｂ））。このエッチング除去を好ましくは等
方性エッチングで行う。従って、この実施例では、例え
ばＨＦ（フッ酸）などによりバーズビーク１８をエッチ
ングする。ＨＦで除去した場合、等方性エッチングとな
り図１の（Ｂ）中、斜めの破線で示した領域２２のバー
ズビーク部分がエッチングされ、図に示すような形状と
なる。
て、露出している素子分離膜としてのフィールド酸化膜
１６のバーズビーク１８の部分をエッチング除去する
（図１の（Ｂ））。このエッチング除去を好ましくは等
方性エッチングで行う。従って、この実施例では、例え
ばＨＦ（フッ酸）などによりバーズビーク１８をエッチ
ングする。ＨＦで除去した場合、等方性エッチングとな
り図１の（Ｂ）中、斜めの破線で示した領域２２のバー
ズビーク部分がエッチングされ、図に示すような形状と
なる。
【００１８】なお、図１の（Ａ）および（Ｂ）におい
て、Ｗ１はバーズビーク１６の対向端間の距離であり、
Ｗ２はエッチング除去後の残存したフィールド酸化膜１
６の対向端間の距離である。
て、Ｗ１はバーズビーク１６の対向端間の距離であり、
Ｗ２はエッチング除去後の残存したフィールド酸化膜１
６の対向端間の距離である。
【００１９】図２はこの発明による素子分離形成方法
と、従来の素子分離形成方法とによる素子領域の基板面
上での占有面積の違いを説明するための図である。この
図２は、図１の（Ａ）および（Ｂ）を基板面上のレジス
トパターンを除去した後の残存したフィールド酸化膜１
６を上から見た平面図である。なお、一点鎖線はゲート
電極２４を設けた状態を仮想的に示している。この図２
からも理解できるように、バーズビーク１８の部分を除
去する前の素子領域は破線２６で囲まれた領域内とな
り、Ｗ１のゲート幅を有している。また、この説明に従
って、バーズビーク１８をエッチング除去した後は、エ
ッチング除去された分だけ面積が広がり、実線２８で示
した領域内となる。そのため、ゲート幅もＷ２となるこ
とがわかる。
と、従来の素子分離形成方法とによる素子領域の基板面
上での占有面積の違いを説明するための図である。この
図２は、図１の（Ａ）および（Ｂ）を基板面上のレジス
トパターンを除去した後の残存したフィールド酸化膜１
６を上から見た平面図である。なお、一点鎖線はゲート
電極２４を設けた状態を仮想的に示している。この図２
からも理解できるように、バーズビーク１８の部分を除
去する前の素子領域は破線２６で囲まれた領域内とな
り、Ｗ１のゲート幅を有している。また、この説明に従
って、バーズビーク１８をエッチング除去した後は、エ
ッチング除去された分だけ面積が広がり、実線２８で示
した領域内となる。そのため、ゲート幅もＷ２となるこ
とがわかる。
【００２０】この事実より、設計のときゲート幅をバー
ズビーク１８の対向端間の距離Ｗ１と設定してある場合
には、バーズビーク１８の除去により、ゲート幅はＷ２
となり長くなる。また図には示していないが、逆に、あ
らかじめバーズビーク１６を除去することを想定してお
いて除去後の素子分離膜、すなわちフィールド酸化膜１
６の対向端間の距離は、距離Ｗ２を上述した距離Ｗ１と
同一に設定しておけば、隣接するアクティブ領域間の距
離を短縮できることになる。以下この点につき説明す
る。
ズビーク１８の対向端間の距離Ｗ１と設定してある場合
には、バーズビーク１８の除去により、ゲート幅はＷ２
となり長くなる。また図には示していないが、逆に、あ
らかじめバーズビーク１６を除去することを想定してお
いて除去後の素子分離膜、すなわちフィールド酸化膜１
６の対向端間の距離は、距離Ｗ２を上述した距離Ｗ１と
同一に設定しておけば、隣接するアクティブ領域間の距
離を短縮できることになる。以下この点につき説明す
る。
【００２１】図３の（Ａ）は従来のバーズビーク１８の
部分をエッチング除去しないままで基板１０の素子領域
にＭＯＳＦＥＴを作り込んだ状態を示す断面図であり、
バーズビーク１８の対向端間の距離をＷ１とする。ま
た、図３の（Ｂ）は、図３の（Ａ）に示した構造におい
て、この発明に従ってバーズビーク１８の部分をエッチ
ング除去し、残存したフィールド酸化膜１６の対向端距
離がＷ２（＞Ｗ１）となっている基板１０の素子領域に
ＭＯＳＦＥＴを作り込んだ状態を示す断面図である。
部分をエッチング除去しないままで基板１０の素子領域
にＭＯＳＦＥＴを作り込んだ状態を示す断面図であり、
バーズビーク１８の対向端間の距離をＷ１とする。ま
た、図３の（Ｂ）は、図３の（Ａ）に示した構造におい
て、この発明に従ってバーズビーク１８の部分をエッチ
ング除去し、残存したフィールド酸化膜１６の対向端距
離がＷ２（＞Ｗ１）となっている基板１０の素子領域に
ＭＯＳＦＥＴを作り込んだ状態を示す断面図である。
【００２２】図３の（Ａ）および（Ｂ）において共通の
構成成分には同一符号を付して示す。また、フィールド
酸化膜のバーズビークのエッチング除去後のＭＯＳＦＥ
Ｔの各構成成分を作り込む工程は従来周知の任意好適な
方法で行い得るので、その詳細な説明は省略する。な
お、これら図３において、３０ａ、３０ｂはソース・ド
レイン領域、３２はゲート絶縁膜、３４はゲート電極、
３６は中間絶縁膜、３７ａおよび３７ｂはコンタクト
孔、３８ａ，３８ｂはアルミニウム（Ａｌ）等の金属電
極である。
構成成分には同一符号を付して示す。また、フィールド
酸化膜のバーズビークのエッチング除去後のＭＯＳＦＥ
Ｔの各構成成分を作り込む工程は従来周知の任意好適な
方法で行い得るので、その詳細な説明は省略する。な
お、これら図３において、３０ａ、３０ｂはソース・ド
レイン領域、３２はゲート絶縁膜、３４はゲート電極、
３６は中間絶縁膜、３７ａおよび３７ｂはコンタクト
孔、３８ａ，３８ｂはアルミニウム（Ａｌ）等の金属電
極である。
【００２３】この図３の（Ａ）および（Ｂ）に示した実
施例では、従来の素子領域の面積に比べて、この発明に
従ってバーズビーク部分を除去した場合の方が素子領域
が拡大していることがわかる。
施例では、従来の素子領域の面積に比べて、この発明に
従ってバーズビーク部分を除去した場合の方が素子領域
が拡大していることがわかる。
【００２４】従ってコンタクト孔３７ａおよび３７ｂの
形成の際のエッチングの余裕度が大きくなる。また、コ
ンタクト孔自体も大きくできるのでコンタクト抵抗の低
減を図れる。
形成の際のエッチングの余裕度が大きくなる。また、コ
ンタクト孔自体も大きくできるのでコンタクト抵抗の低
減を図れる。
【００２５】図４の（Ａ）および（Ｂ）は、同一基板の
上に多数のＭＯＳＦＥＴを作り込んだ場合、この発明の
方法を用いて作り込んだ場合の構造の方が、従来構造の
場合よりも集積度が上がることを説明するための断面図
である。設計上、各部分の寸法を次のように定めるとす
る。図４の（Ａ）において、ＭＯＳＦＥＴのゲート長方
向の直線を横切って、順次に並んだ３個のフィールド酸
化膜１６の領域について、両側のバーズビーク１８を含
む２つのフィールド酸化膜１６の領域のゲート長方向の
長さを１／２（Ｌ２）とし、中央のバーズビーク１８を
含むフィールド酸化膜酸化膜１６のゲート長方向の長さ
をＬ２とし、バーズビーク１８の対向端間の距離をそれ
ぞれＬ１とする。
上に多数のＭＯＳＦＥＴを作り込んだ場合、この発明の
方法を用いて作り込んだ場合の構造の方が、従来構造の
場合よりも集積度が上がることを説明するための断面図
である。設計上、各部分の寸法を次のように定めるとす
る。図４の（Ａ）において、ＭＯＳＦＥＴのゲート長方
向の直線を横切って、順次に並んだ３個のフィールド酸
化膜１６の領域について、両側のバーズビーク１８を含
む２つのフィールド酸化膜１６の領域のゲート長方向の
長さを１／２（Ｌ２）とし、中央のバーズビーク１８を
含むフィールド酸化膜酸化膜１６のゲート長方向の長さ
をＬ２とし、バーズビーク１８の対向端間の距離をそれ
ぞれＬ１とする。
【００２６】また、図４の（Ｂ）においてバーズビーク
１８が除去された残存フィールド酸化膜１６のゲート長
方向の長さをＬ３とし、両側のバーズビーク１８が除去
された残存フィールド酸化膜１６の領域の、ゲート長方
向の長さを１／２（Ｌ３）とする。また、バーズビーク
１８が除去された残存フィールド酸化膜１６の対向端間
の距離を図４の（Ａ）のバーズビーク１６の対向端間の
距離を、図４の（Ａ）および（Ｂ）について同一のＬ１
とする。
１８が除去された残存フィールド酸化膜１６のゲート長
方向の長さをＬ３とし、両側のバーズビーク１８が除去
された残存フィールド酸化膜１６の領域の、ゲート長方
向の長さを１／２（Ｌ３）とする。また、バーズビーク
１８が除去された残存フィールド酸化膜１６の対向端間
の距離を図４の（Ａ）のバーズビーク１６の対向端間の
距離を、図４の（Ａ）および（Ｂ）について同一のＬ１
とする。
【００２７】このように、設定すれば、ゲート長方向の
素子領域の長さＬ１は従来構造およびこの発明に従って
形成した構造ともに同一であるので、素子を作り込む基
板面での面積を等しくできる。しかしながら、従来構造
ではフィールド酸化膜１６の両端のバーズビーク１８の
分だけ分離領域が長くなり、一方、この発明で得られる
構造ではバーズビーク１８を除去した分だけ素子分離領
域が短くなっている。すなわち距離Ｌ３＜Ｌ２となる。
素子領域の長さＬ１は従来構造およびこの発明に従って
形成した構造ともに同一であるので、素子を作り込む基
板面での面積を等しくできる。しかしながら、従来構造
ではフィールド酸化膜１６の両端のバーズビーク１８の
分だけ分離領域が長くなり、一方、この発明で得られる
構造ではバーズビーク１８を除去した分だけ素子分離領
域が短くなっている。すなわち距離Ｌ３＜Ｌ２となる。
【００２８】従って図４の（Ａ）および（Ｂ）に示し
た、互いに対応する領域間の距離Ｌ４およびＬ５を比較
すると、当然ながらＬ５＜Ｌ４となる。このことから、
この発明による素子分離方法によって同一ウエハ上に素
子を作り込む場合、従来よりも高集積化することができ
ることが理解できる。
た、互いに対応する領域間の距離Ｌ４およびＬ５を比較
すると、当然ながらＬ５＜Ｌ４となる。このことから、
この発明による素子分離方法によって同一ウエハ上に素
子を作り込む場合、従来よりも高集積化することができ
ることが理解できる。
【００２９】
【発明の効果】上述した説明から明らかなように、この
発明によればバーズビークという不要な部分を取り除
き、素子間の表面を有効に利用することができる。従っ
て、素子領域にＦＥＴを作り込んだ場合、以下のような
効果が得られる。
発明によればバーズビークという不要な部分を取り除
き、素子間の表面を有効に利用することができる。従っ
て、素子領域にＦＥＴを作り込んだ場合、以下のような
効果が得られる。
【００３０】素子分離領域の中心間距離を一定とした
場合に、従来構造のゲート幅に比べて、この発明ではゲ
ート幅を広くとれるので、ＭＯＳＦＥＴの駆動電流が増
大し、動作速度が早くなる。
場合に、従来構造のゲート幅に比べて、この発明ではゲ
ート幅を広くとれるので、ＭＯＳＦＥＴの駆動電流が増
大し、動作速度が早くなる。
【００３１】従来構造に比べて、この発明ではコンタ
クト孔を大きくとることができるので、コンタクト抵抗
を低減することができる。また、コンタクト孔形成のた
めのホトリソエッチング工程で位置合わせの余裕が大き
くとれる。
クト孔を大きくとることができるので、コンタクト抵抗
を低減することができる。また、コンタクト孔形成のた
めのホトリソエッチング工程で位置合わせの余裕が大き
くとれる。
【００３２】素子領域の幅または長さを従来法による
素子構成と、この発明による素子構成とで同一とした場
合に、この発明を用いると素子分離領域を従来よりも縮
小して形成できるので、素子の高集積化が可能となる。
素子構成と、この発明による素子構成とで同一とした場
合に、この発明を用いると素子分離領域を従来よりも縮
小して形成できるので、素子の高集積化が可能となる。
【図１】バーズビークのエッチング工程図である。
【図２】この発明の説明図である。
【図３】従来とこの発明の比較説明図である。
【図４】従来とこの発明の比較説明図である。
【図５】ＭＯＳＦＥＴ形成の工程図である。
【図６】バーズビークを示す断面図および上面図であ
る。
る。
１０：シリコン基板 １２：シリコン酸化膜 １４：シリコン窒化膜 １６：フィールド酸化膜 １６ａ：バーズビーク形成直前のフィールド酸化膜端部 １８：バーズビーク １８ａ：能動領域の前縁 ２０：レジスト ２２：エッチングによって除去されたバーズビーク ２４：ゲート電極 ３０ａ、３０ｂ：ソース・ドレイン領域 ３２：ゲート絶縁膜 ３４：ゲート電極 ３６：中間絶縁膜 ３７ａ，３７ｂ：コンタクト孔 ３８ａ，３８ｂ：ソース・ドレイン電極 Ｗ１：従来のゲート幅 Ｗ２：この発明のゲート幅 Ｌ１：バーズビーク対向端間の距離 Ｌ２：バーズビークを含むフィールド酸化膜のゲート長
方向の長さ Ｌ３：残存フィールド酸化膜のゲート長方向の長さ Ｌ４：従来の２個分素子間距離 Ｌ５：この発明の２個分素子間距離
方向の長さ Ｌ３：残存フィールド酸化膜のゲート長方向の長さ Ｌ４：従来の２個分素子間距離 Ｌ５：この発明の２個分素子間距離
Claims (5)
- 【請求項１】 表面にフィールド酸化膜を形成すること
によって素子領域を画成する素子分離法において、 （ａ）下地表面に素子分離膜を形成する工程と、 （ｂ）形成された素子分離膜のバーズビークの少なくと
も一部分をエッチング除去する工程とを含むことを特徴
とする素子分離方法。 - 【請求項２】 請求項１に記載の（ｂ）工程を等方性エ
ッチング技術を用いて行うことを特徴とする素子分離方
法。 - 【請求項３】 請求項１に記載の下地をシリコンとした
ことを特徴とする素子分離方法。 - 【請求項４】 請求項１に記載のフィールド酸化膜をＳ
ｉＯ2 （二酸化シリコン）膜とする素子分離方法。 - 【請求項５】 請求項１に記載の素子分離膜をＬＯＣＯ
Ｓ分離法で形成したＳｉＯ2 膜とすることを特徴とする
素子分離方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3322093A JPH05160118A (ja) | 1991-12-05 | 1991-12-05 | 素子分離方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3322093A JPH05160118A (ja) | 1991-12-05 | 1991-12-05 | 素子分離方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05160118A true JPH05160118A (ja) | 1993-06-25 |
Family
ID=18139840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3322093A Withdrawn JPH05160118A (ja) | 1991-12-05 | 1991-12-05 | 素子分離方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05160118A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005069377A1 (ja) * | 2004-01-19 | 2005-07-28 | Matsushita Electric Industrial Co., Ltd. | 固体撮像装置およびその製造方法 |
-
1991
- 1991-12-05 JP JP3322093A patent/JPH05160118A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005069377A1 (ja) * | 2004-01-19 | 2005-07-28 | Matsushita Electric Industrial Co., Ltd. | 固体撮像装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3177572B2 (ja) | 集積回路のゲートスタックの形成方法 | |
| JPH10303291A (ja) | 半導体装置及びその製造方法 | |
| JPH10135331A (ja) | 半導体装置のコンタクトホール形成方法 | |
| JPH1079426A (ja) | 層間コンタクトの形成方法及びその構造 | |
| JP2005236118A (ja) | 半導体装置及びその製造方法 | |
| KR100214534B1 (ko) | 반도체소자의 소자격리구조 형성방법 | |
| JPH0671070B2 (ja) | 半導体記憶装置の製造方法 | |
| KR0138065B1 (ko) | 반도체 소자의 콘택 형성 방법 | |
| KR100197661B1 (ko) | 반도체 소자의 소자분리 절연막 형성방법 | |
| CN111435680A (zh) | 阶梯式元件及其制造方法 | |
| JP3271090B2 (ja) | 半導体装置の製法 | |
| JP2817226B2 (ja) | 半導体装置の製造方法 | |
| JPH01208831A (ja) | 半導体装置の製造方法 | |
| JPH08298314A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| KR100304973B1 (ko) | 반도체 소자의 제조 방법 | |
| KR960006703B1 (ko) | 반도체 소자의 배선 제조방법 | |
| JPH0497523A (ja) | 半導体装置の製造方法 | |
| JPH06252137A (ja) | 半導体装置の製造方法 | |
| KR100220236B1 (ko) | 반도체 소자의 필드 산화막 형성방법 | |
| JPH08181121A (ja) | 半導体装置の製造方法 | |
| JPH0541454A (ja) | 半導体装置 | |
| JPH08236608A (ja) | 半導体装置の製造方法 | |
| JPH08236475A (ja) | コンタクト窓の形成方法 | |
| JPH0669066B2 (ja) | 半導体装置の製造方法 | |
| KR20010059464A (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990311 |