JPH05160341A - 集積回路装置のノイズ除去用キャパシタ - Google Patents

Abstract

(57)【要約】 【目的】互いに接合分離された半導体領域に回路要素を
振り分けて作り込む集積回路装置内にノイズ除去用キャ
パシタを組み込むに要するチップ面積を減少させる。 【構成】基板１から半導体領域12ａ，ｂを接合分離する
ための接合分離層13をキャパシタの一方の電極に利用し
てその表面に薄い誘電体膜15を付け、その上に他方の電
極として導電膜16を所定パターンで配設して、導電膜16
を集積回路内の電源線や外部接続端子と接続して内部ノ
イズや外部ノイズを除去することにより、回路要素を作
り込むべき半導体領域12の面積を消費することなくキャ
パシタを接合分離層13の上側に組み込めるようにする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は集積回路のノイズによる
誤動作等を防止するため集積回路装置に組み込まれるノ
イズ除去用キャパシタに関する。

【０００２】

【従来の技術】集積回路ではその構成回路要素である電
界効果トランジスタ等にノイズによる誤動作が発生する
ことがあり、その原因となるノイズは集積回路の動作に
伴って電源線等に乗る内部ノイズや外部接続用端子から
侵入して来る外部ノイズが主なものであるが、いずれの
ノイズに対しても誤動作を生じやすい個所にキャパシタ
を組み込んで除去するのが通例である。

【０００３】図４にこのため集積回路装置内に組み込ま
れるキャパシタの従来例を断面図で示す。集積回路のチ
ップないしウエハ10は、通例のように例えばｐ形の基板
11の上にｎ形のエピタキシャル層12を成長させ、その表
面からｐ形の接合分離層13を基板11に達するように深く
拡散してエピタキシャル層12を半導体領域に接合分離し
てなる。このｎ形の半導体領域12にキャパシタを作り込
むため電極層51を強いｐ形でまず拡散し、その表面にゲ
ート酸化膜等のごく薄い誘電体膜52を付けた後に多結晶
シリコン等の導電膜53を配設し、さらに全面を層間絶縁
膜17により覆いかつその窓部内で要所に導電接触する配
線膜18を設けて、電極層51から端子T1,導電膜53から端
子T2をそれぞれ導出する。

【０００４】容易にわかるように、誘電体膜52を間に挟
む電極層51と導電膜53の間に１個のキャパシタＣが構成
され、図では便宜上これが１対の端子T1とT2の間に示さ
れている。なお、通例のようにｐ形の基板11は接地電位
Ｅに置かれ、キャパシタＣ用のｎ形の半導体領域12には
ふつう電源電位Ｖが与えられる。

【０００５】

【発明が解決しようとする課題】上述の図４に示す半導
体領域12に作り込まれた従来のキャパシタＣは、基板１
からも半導体領域12からも電位的に分離されているの
で、その端子T1やT2を集積回路内の所望の個所に配線膜
18を介し自由に接続してノイズを除去できる利点がある
が、それ専用にかなり広い面積の半導体領域12が必要な
ので、最近のように集積回路の高集積化が進んで来ると
その貴重なチップ面積中のかなり大きな部分がキャパシ
タを作り込むために消費されてしまう問題がある。

【０００６】すなわち、ノイズを有効に除去するにはキ
ャパシタＣの静電容量は数十pF以上が必要で、このため
には図４の誘電体膜52の膜厚を極力薄くしても半導体領
域12と回りの接合分離層13を含めるとふつうは 300μｍ
角の面積が最低必要になり、集積度の高い集積回路装置
では数十個の回路要素を優に作り込めるだけの面積がキ
ャパシタＣごとに消費されてしまうことになる。

【０００７】このため、本発明は集積回路装置の貴重な
チップ面積を徒に消費することなくノイズ除去用キャパ
シタを作り込むことを目的とする。

【０００８】

【課題を解決するための手段】本発明によれば上述の目
的は、前述のように基板の上に逆導電形で成長されたエ
ピタキシャル層を半導体領域に分割するよう表面から基
板に達するまで基板と同導電形で拡散された接合分離層
と，その表面に薄い膜厚で付けた誘電体膜と，その上に
所定のパターンで配設した導電膜とからなるキャパシタ
を接合分離層の上に作り込んで、基板と同じ電位の接合
分離層をその一方の電極とし，導電膜を他方の電極とし
て集積回路内のノイズを除去すべき個所と接続すること
によって達成される。

【０００９】なお、本発明による上記キャパシタは電源
線等に乗る集積回路の内部ノイズのほか外部接続端子か
ら侵入する外部ノイズの除去に用いられるが、外部ノイ
ズの除去に用いる場合はキャパシタをツェナーダイオー
ド等を用いる適宜な電圧制限手段を介して集積回路の外
部接続用端子と接続するのが、静電気の放電等による過
電圧が外部接続用端子から侵入した時のキャパシタの絶
縁破壊を防止する上で望ましい。また、本発明ではキャ
パシタを上述のように接合分離層上に作り込むので、そ
の導電膜を接合分離層と半導体領域との境界ないしはpn
接合面から最低数μｍ以上の間隔を隔てて配設するの
が、通常は電源電位に置かれる半導体領域からチャネリ
ングが誘電体膜の下側まで延びてキャパシタに絶縁破壊
等の影響を与えないようにする上で望ましい。

【００１０】

【作用】本発明は、相互に接合分離された半導体領域に
回路要素を振り分けて作り込む集積回路装置では接合分
離層の面積が相当広くかつその上のスペースが配線膜の
横断個所を除いて大部分遊んでいる点に着目し、その上
にキャパシタを作り込むことにより貴重なチップ面積を
消費する必要をなくすものである。

【００１１】すなわち、本発明では前項の構成にいうよ
う接合分離層をキャパシタの一方の電極に利用してその
表面に誘電体膜を薄い膜厚で付け、その上に所定パター
ンの導電膜を配設してこれを他方の電極としてキャパシ
タを構成させる。この本発明によるノイズ除去用キャパ
シタでは、その一方の電極である接合分離層が基板と同
じ電位，ふつうは接地電位になるので従来のキャパシタ
より集積回路との接続態様が若干制約されるが、他方の
電極としての導電膜を電源線と接続することにより大部
分の内部ノイズを除去でき、これを外部接続端子と接続
することによりそれから侵入する外部ノイズも除去でき
るので、実用上は従来と同じノイズ除去機能をこれに持
たせることができる。

【００１２】

【実施例】以下、図を参照して本発明の若干の実施例を
説明する。図１は本発明のノイズ除去用キャパシタの実
施例を関連する回路要素の一部とともに示す集積回路装
置の要部断面図、図２はキャパシタを電圧制限手段と組
み合わせて用いる実施例の断面図、図３は図１と図２の
実施例の等価回路図であり、いずれも前に説明した図４
と対応する部分に同じ符号が付けられている。

【００１３】図１において、本発明ではｎ形のエピタキ
シャル層12の表面から接合分離層13を望ましくは表面の
不純物濃度が10¹⁸原子／cm³ 程度以上になる強いｐ形で
同じ導電形の基板１に達するまで深く拡散し、エピタキ
シャル層12を半導体領域12ａや12ｂに接合分離する。接
合分離層13の図の左右方向の幅は通常の数十μｍ程度と
することでよい。図１の例ではこの接合分離層13の右側
の半導体領域12ａ内に集積回路の回路要素20として図で
は一部が示された電界効果トランジスタが作り込まれ
る。この回路要素20やキャパシタを作り込むべき接合分
離層13の所定範囲を取り囲むよう通例の L0COS膜等の分
離絶縁膜14を熱酸化法等によりまず付けた上で、電界効
果トランジスタ20に対してはｎ形の半導体領域12ａに通
常のようにゲート酸化膜21，多結晶シリコンのゲート2
2，強いｐ形のソース層23，強いｎ形のサブストレート
接続層24等が作り込まれる。

【００１４】本発明のキャパシタ用の誘電体膜15は電界
効果トランジスタ20の上述のゲート酸化膜21を付けると
同時に接合分離層13の分離絶縁膜14で囲まれた表面を短
時間だけドライ熱酸化して例えば 200〜300 Å程度の薄
い膜厚で付けることでよく、導電膜16も上述のゲート22
用の多結晶シリコンを利用してそれと同時に形成するこ
とでよい。なお、誘電体膜15を清浄なふん囲気内で上述
の膜厚に付けることによって20Ｖ程度の絶縁耐圧が得ら
れる。また、導電膜16は図の左右方向の幅より前後方向
にかなり長いパターンに形成され、このパターン長はふ
つう数百μｍとされる。さらに、本発明では導電膜16の
幅を半導体領域12ａと接合分離層13との境界ないしpn接
合面からその左右の周縁までの間隔ｄが数μｍ以上にな
るように設定するのが、前述のようにふつうは電源電位
に置かれる半導体領域12ａ等からチャネリングが誘電体
膜14の下まで延びないようにする上で望ましい。

【００１５】これにより、図で細線で示すキャパシタＣ
が誘電体膜14を挟む接合分離層13と導電膜15の間に形成
され、本発明ではその一方の電極である接合分離層13は
同じ導電形の基板11と同じ電位, ふつうは接地電位Ｅに
固定される。キャパシタＣの他方の電極である導電膜15
は、それを覆う層間絶縁膜17上に配設される配線膜18を
介して集積回路内のノイズを除去すべき個所と接続され
る。図３(a) は図１に対応する等価回路図であり、この
実施例のキャパシタＣはその他方の電極が図示のように
電源電圧Ｖ用の電源線と接続され、その上に乗る内部ノ
イズを除去して電界効果トランジスタ20等に侵入するの
を防止する役目を果たす。

【００１６】なお、誘電体膜14が 250Åの膜厚の酸化シ
リコン膜の場合、導電膜15の面積は１pFの静電容量あた
り 700μｍ² 程度が必要なのでキャパシタＣにノイズ除
去に必要な数十pFの静電容量を持たせるには数万μｍ²
の面積を要する。一方、接合分離層13の幅は前述のよう
に数十μｍであるが、もちろんその図１の前後方向に延
びる長さはこれよりずっと大きいので、導電膜15のパタ
ーン長を 100μｍ程度ないしはそれ以上に設定して上述
の最低の数万μｍ² から十数万μｍ² の面積を容易に持
たせることができる。

【００１７】また、誘電体膜14の耐圧は上述の膜厚で前
述のように20Ｖ以上あり、集積度の高い集積回路装置の
５〜10Ｖの電源電圧に対して充分な余裕があるが、外部
接続端子からは通常のノイズのほかに静電気の放電等に
よる高圧が侵入するおそれがあるので、本発明のキャパ
シタＣに電圧制限手段を組み合わせて使用することが望
ましい。図２はかかる実施例を示すものである。

【００１８】この図２の実施例では図の左側の上述の構
造のキャパシタＣに隣接する半導体領域12ｃ内に電圧制
限手段30が作り込まれる。この実施例での電圧制限手段
30は図３(b) の対応する等価回路図に示す２個のダイオ
ードDp, Dnおよび抵抗Ｒからなる。このため、図２に示
すよう半導体領域12ｃにｐ形のダイオード層31とその内
側のｎ形のダイオード層32とを拡散して、両者間のpn接
合によりダイオードDnを形成してダイオード層31に接地
電位Ｅを与える。また、抵抗Ｒ用に抵抗層33を半導体領
域12ｃの表面部分にｐ形で拡散して、一端をキャパシタ
Ｃの導電膜16,他端をダイオード層32にそれぞれ接続す
るとともに半導体領域12ｃに電源電位Ｖを与えてｐ形の
抵抗層33の全体とｎ形の半導体領域12ｃとの間にダイオ
ードDpを形成させる。さらに、図示のようにダイオード
層31と抵抗層33の他端を外部接続端子Ｔと接続する。

【００１９】図３(b) からわかるように外部接続端子Ｔ
から侵入した正の高電圧は抵抗ＲとダイオードDpを介し
て電源電位点Ｖの方に, 負の高電圧はダイオードDnを介
して接地電位点Ｅの方にそれぞれ吸収され、残ったノイ
ズがキャパシタＣにより除去されるので、外部接続端子
Ｔから入力信号を受ける例えば図示の演算増幅器40やコ
ンパレータの高電圧によるラッチアップおよびノイズに
よる誤動作がほぼ完全に防止される。なお、このように
電圧制限手段30と本発明によるキャパシタＣとは機能が
異なり、図２の例のように両者を組み合わせることによ
り互いに機能を補い合って保護対象，とくに集積回路装
置の外部接続端子から信号を受ける入力回路の動作を信
頼度を高めることができる。電圧制限手段30としてはよ
り簡単なツェナーダイオード等を適宜に利用できる。

【００２０】

【発明の効果】以上のように本発明では、相互に接合分
離された半導体領域に回路要素を振り分けて作り込む集
積回路装置では接合分離層の面積が相当広くその上のス
ペースの大部分が遊んでいることに着目して、接合分離
層を一方の電極に利用してその表面に薄い誘電体膜を付
け、その上に他方の電極として導電膜を所定パターンで
配設してノイズ除去用キャパシタを構成した上で、接合
分離層を基板と同電位に置いた状態で導電膜を集積回路
の内部ノイズを除去すべき電源線や外部ノイズを除去す
べき外部接続端子と接続することにより、集積回路の回
路要素を作り込むべき半導体領域の面積を従来のように
消費することなくノイズ除去用キャパシタを集積回路装
置に組み込むことができる。

【００２１】これにより、集積回路装置の貴重なチップ
面積を有効利用できるようになり、集積度を高めチップ
を小形化して集積回路装置の経済性を高めることができ
る。また、キャパシタに回路要素用の半導体領域を使用
しなくて済むので回路要素のチップ内のレイアウトの自
由度が増して集積回路のマスクパターンの割り付けが非
常に簡単になる。さらに、本発明のキャパシタを電圧制
限手段と組み合わせる態様によれば、外部から侵入する
高電圧やノイズによるラッチアップや誤動作をほぼ完全
に防止して集積回路装置の動作信頼性を向上できる。

【図面の簡単な説明】

【図１】本発明のノイズ除去用キャパシタの実施例を関
連する回路要素の一部とともに示す集積回路装置の要部
断面図である。

【図２】キャパシタを電圧制限手段と組み合わせて用い
る本発明の実施例を示す集積回路装置の要部断面図であ
る。

【図３】上述の実施例の等価回路を示し、同図(a) は図
１の実施例，同図(b) は図２の実施例の等価回路図であ
る。

【図４】従来のノイズ除去用キャパシタを示す集積回路
装置の要部断面図である。

【符号の説明】

11 集積回路装置の基板 12 エピタキシャル層 12ａ 接合分離された半導体領域 13 接合分離層 15 誘電体膜 16 導電膜 30 電圧制限手段 Ｃ ノイズ除去用キャパシタ Ｔ 集積回路の外部接続端子

Claims (3)

【特許請求の範囲】
1. 【請求項１】相互に接合分離された半導体領域に回路要
   素が振り分けて作り込まれる集積回路装置に組み込まれ
   るキャパシタであって、集積回路装置の基板の上に逆導
   電形で成長されたエピタキシャル層を半導体領域に分割
   するよう表面から基板に達するまで基板と同導電形で拡
   散された接合分離層と、接合分離層の表面に薄い膜厚で
   付けられた誘電体膜と、誘電体膜の上に所定のパターン
   で配設された導電膜とからなり、基板と同電位の接合分
   離層を一方の電極とし、導電膜を他方の電極として集積
   回路内のノイズを除去すべき個所に接続するようにした
   ことを特徴とする集積回路装置のノイズ除去用キャパシ
   タ。
2. 【請求項２】請求項１に記載のキャパシタにおいて、キ
   ャパシタが電圧制限手段を介して集積回路の外部接続用
   端子と接続されることを特徴とする集積回路装置のノイ
   ズ除去用キャパシタ。
3. 【請求項３】請求項１に記載のキャパシタにおいて、導
   電膜が接合分離層と半導体領域との境界から数μｍ以上
   の間隔を隔てて配設されることを特徴とする集積回路装
   置のノイズ除去用キャパシタ。