JPH05160571A - 多層導電回路基板の層間接続方法 - Google Patents
多層導電回路基板の層間接続方法Info
- Publication number
- JPH05160571A JPH05160571A JP31906791A JP31906791A JPH05160571A JP H05160571 A JPH05160571 A JP H05160571A JP 31906791 A JP31906791 A JP 31906791A JP 31906791 A JP31906791 A JP 31906791A JP H05160571 A JPH05160571 A JP H05160571A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- photoresist
- circuit board
- conductor
- conductive circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】この発明は、層間を接続するためのスルーホー
ルのテーパ角をなだらかになるためになされた。 【構成】フォトレジストにパターン露光したのち少量の
全面露光をして角を削り、さらに、ポストベーク温度を
上げて除去部分を多くした。
ルのテーパ角をなだらかになるためになされた。 【構成】フォトレジストにパターン露光したのち少量の
全面露光をして角を削り、さらに、ポストベーク温度を
上げて除去部分を多くした。
Description
【０００１】
【産業上の利用分野】この発明は多層導電回路基板の層
間接続方法の改善に関する。
間接続方法の改善に関する。
【０００２】
【従来の技術】従来の多層導電回路基板は、絶縁基板上
に複数の導体パターンを絶縁層を介して形成し、さら
に、複数の導体パターン間をスルーホールを介して電気
的に接続したものである。下部導体パターンと上部導体
との間に形成される絶縁層は厚さが１μｍ以下であった
ため、スルーホールコンタクト部の傾斜角度（テーパ
角）が４５°程度に形成されていても下部導体パターン
と上部導体の導通に関して大きな問題となっていなかっ
た。
に複数の導体パターンを絶縁層を介して形成し、さら
に、複数の導体パターン間をスルーホールを介して電気
的に接続したものである。下部導体パターンと上部導体
との間に形成される絶縁層は厚さが１μｍ以下であった
ため、スルーホールコンタクト部の傾斜角度（テーパ
角）が４５°程度に形成されていても下部導体パターン
と上部導体の導通に関して大きな問題となっていなかっ
た。
【０００３】
【発明が解決しようとする課題】しかし、近年導体パタ
ーンの絶縁を確実にするため、絶縁層を１μｍ以上の厚
さで形成することがあるが、この厚さの絶縁層に４５°
のテーパ角でスルーホールコンタクト部を形成した場
合、安定に導通を確保することが困難となっている。す
なわち、傾斜が急になりすぎ、層間に導体膜が形成され
難いからである。以上の内容を図面を参照して説明す
る。
ーンの絶縁を確実にするため、絶縁層を１μｍ以上の厚
さで形成することがあるが、この厚さの絶縁層に４５°
のテーパ角でスルーホールコンタクト部を形成した場
合、安定に導通を確保することが困難となっている。す
なわち、傾斜が急になりすぎ、層間に導体膜が形成され
難いからである。以上の内容を図面を参照して説明す
る。
【０００４】図３は絶縁基板上に設けられた多層導電回
路基板の一例の断面図である。絶縁基板１上に第１導体
パターン２，第２導体パターン４，第３導体パターン６
および上部導体８が、それぞれ、第１絶縁層３，第２絶
縁層５，第３絶縁層７を介して形成されている。さら
に、上部導体８と第１導体パターン２とを電気的に接続
するため、絶縁層３，５，７を貫通するスルーホールコ
ンタクト部Ｃが形成され、また、第２導体パターン４と
第１導体パターンとをつなぐスルーホールコンタクト部
と第３導体パターン６の小孔が同じ位置Ａに形成されて
いる。このように基板１上の同一位置に複数のスルーホ
ールが形成される場合、各導体パターン間の絶縁層の厚
さは大きくならざるを得ない。
路基板の一例の断面図である。絶縁基板１上に第１導体
パターン２，第２導体パターン４，第３導体パターン６
および上部導体８が、それぞれ、第１絶縁層３，第２絶
縁層５，第３絶縁層７を介して形成されている。さら
に、上部導体８と第１導体パターン２とを電気的に接続
するため、絶縁層３，５，７を貫通するスルーホールコ
ンタクト部Ｃが形成され、また、第２導体パターン４と
第１導体パターンとをつなぐスルーホールコンタクト部
と第３導体パターン６の小孔が同じ位置Ａに形成されて
いる。このように基板１上の同一位置に複数のスルーホ
ールが形成される場合、各導体パターン間の絶縁層の厚
さは大きくならざるを得ない。
【０００５】図４は従来のスルーホール形成工程を説明
する図である。同図（Ａ）において、絶縁層３，５，７
上にはフォトレジストパターン９が形成されている。こ
のフォトレジストパターン９は絶縁層３，５，７上にフ
ォトレジストを塗布したのち、露光−現像−加熱硬化
（ポストベーク）の工程を経て形成される。こののちリ
アクティブイオンエッチング装置（ＲＩＥ装置）により
ＣＦ4 系ガスを用いて、フォトレジスト９の開口部の絶
縁層のＳｉＯ2 をエッチングしてゆく。通常ＲＩＥでＳ
ｉＯ2 をエッチングする場合、フォトレジストとのエッ
チングレート比は１〜２前後である。したがって、エッ
チング工程が進むと図４（Ｂ）〜（Ｃ）のようにＳｉＯ
2 とともにフォトレジスト９もエッチングされ全体の膜
厚が薄くなるとともに開口部の口径も大きくなってゆ
く。このように開口部の口径が拡大するに伴ってスルー
ホールは図示のようにテーパ形に形成されてゆくことに
なる。
する図である。同図（Ａ）において、絶縁層３，５，７
上にはフォトレジストパターン９が形成されている。こ
のフォトレジストパターン９は絶縁層３，５，７上にフ
ォトレジストを塗布したのち、露光−現像−加熱硬化
（ポストベーク）の工程を経て形成される。こののちリ
アクティブイオンエッチング装置（ＲＩＥ装置）により
ＣＦ4 系ガスを用いて、フォトレジスト９の開口部の絶
縁層のＳｉＯ2 をエッチングしてゆく。通常ＲＩＥでＳ
ｉＯ2 をエッチングする場合、フォトレジストとのエッ
チングレート比は１〜２前後である。したがって、エッ
チング工程が進むと図４（Ｂ）〜（Ｃ）のようにＳｉＯ
2 とともにフォトレジスト９もエッチングされ全体の膜
厚が薄くなるとともに開口部の口径も大きくなってゆ
く。このように開口部の口径が拡大するに伴ってスルー
ホールは図示のようにテーパ形に形成されてゆくことに
なる。
【０００６】このため、ＳｉＯ2 テーパ角はエッチング
前のフォトレジストの形状により決定されることがわか
る。
前のフォトレジストの形状により決定されることがわか
る。
【０００７】この発明は、スルーホールコンタクト部の
テーパ角をなだらかにすることができる多層導電回路基
板の層間接続方法を提供することを目的とする。
テーパ角をなだらかにすることができる多層導電回路基
板の層間接続方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】この出願の請求項１の発
明は、下部導体パターン上に絶縁層を形成し、エッチン
グによって前記導体層にスルーホールを形成したのち、
上部導体を形成することにより、前記スルーホールを介
して下部導体パターンと上部導体とを接続する多層導電
回路基板の層間接続方法において、前記エッチング工程
のためのレジストとしてポジ型フォトレジストを用い、
このポジ型フォトレジストに対してスルーホールパター
ンの露光をしたのち少量の全面露光をすることを特徴と
する。
明は、下部導体パターン上に絶縁層を形成し、エッチン
グによって前記導体層にスルーホールを形成したのち、
上部導体を形成することにより、前記スルーホールを介
して下部導体パターンと上部導体とを接続する多層導電
回路基板の層間接続方法において、前記エッチング工程
のためのレジストとしてポジ型フォトレジストを用い、
このポジ型フォトレジストに対してスルーホールパター
ンの露光をしたのち少量の全面露光をすることを特徴と
する。
【０００９】この出願の請求項２の発明は、下部導体パ
ターン上に絶縁層を形成し、エッチングによって前記導
体層にスルーホールを形成したのち、上部導体を形成す
ることにより、前記スルーホールを介して下部導体パタ
ーンと上部導体とを接続する多層導電回路基板の層間接
続方法において、前記エッチング工程のためのレジスト
としてポジ型フォトレジストを用い、このポジ型フォト
レジストに対してスルーホールパターンの露光をしたの
ち少量の全面露光をし、さらに、ポストベークの温度を
高温になるに従ってゆっくり上昇させ、１５０℃以上に
することを特徴とする。
ターン上に絶縁層を形成し、エッチングによって前記導
体層にスルーホールを形成したのち、上部導体を形成す
ることにより、前記スルーホールを介して下部導体パタ
ーンと上部導体とを接続する多層導電回路基板の層間接
続方法において、前記エッチング工程のためのレジスト
としてポジ型フォトレジストを用い、このポジ型フォト
レジストに対してスルーホールパターンの露光をしたの
ち少量の全面露光をし、さらに、ポストベークの温度を
高温になるに従ってゆっくり上昇させ、１５０℃以上に
することを特徴とする。
【００１０】
【作用】この発明では、下部導体パターンと上部導体と
を接続するためのスルーホールを形成するため、絶縁層
上に塗布されたフォトレジストをパターン露光したのち
少量の全面露光するようにした。これにより、スルーホ
ール部のテーパ角が全面露光によってなだらかになる。
を接続するためのスルーホールを形成するため、絶縁層
上に塗布されたフォトレジストをパターン露光したのち
少量の全面露光するようにした。これにより、スルーホ
ール部のテーパ角が全面露光によってなだらかになる。
【００１１】さらにこの発明では、こののちポストベー
ク温度を１５０℃以上に上昇させる。これにより、さら
に、テーパ角をなだらかにすることができる。この場
合、急激に温度上昇させたのではフォトレジストを気泡
によって破壊してしまうので、高温になる程徐々に温度
上昇させるようにした。これによって、製造時の歩留り
も高く保つことができる。
ク温度を１５０℃以上に上昇させる。これにより、さら
に、テーパ角をなだらかにすることができる。この場
合、急激に温度上昇させたのではフォトレジストを気泡
によって破壊してしまうので、高温になる程徐々に温度
上昇させるようにした。これによって、製造時の歩留り
も高く保つことができる。
【００１２】
【実施例】図１はこの発明の実施例を説明する図であ
り、多層導電基板の層間接続のためのスールホールを形
成する工程を示す図である。基板の構成は図３とほぼ同
様であるため、同一部品には同一番号を付して説明を省
略する。同図（Ａ）はフォトレジストの現像後の形状で
ある。さらに、このパターンに再度全面露光することに
より、フォトレジストのテーパ角を同図（Ｂ）に示すよ
うに小さくすることができる。すなわち、フォトレジス
トにポジ型フォトレジストを用い、パターン露光ののち
全面露光を少量（数秒〜数十秒）行うことにより、パタ
ーン部の膜厚を薄くするとともに開口部の傾斜角をなだ
らかにすることが可能になる。さらに、ポストベーク温
度を通常の１２０℃に対して１５０〜１８０℃まで上昇
させることにより同図（Ｃ）に示すようにテーパ角をさ
らに小さくすることができる。
り、多層導電基板の層間接続のためのスールホールを形
成する工程を示す図である。基板の構成は図３とほぼ同
様であるため、同一部品には同一番号を付して説明を省
略する。同図（Ａ）はフォトレジストの現像後の形状で
ある。さらに、このパターンに再度全面露光することに
より、フォトレジストのテーパ角を同図（Ｂ）に示すよ
うに小さくすることができる。すなわち、フォトレジス
トにポジ型フォトレジストを用い、パターン露光ののち
全面露光を少量（数秒〜数十秒）行うことにより、パタ
ーン部の膜厚を薄くするとともに開口部の傾斜角をなだ
らかにすることが可能になる。さらに、ポストベーク温
度を通常の１２０℃に対して１５０〜１８０℃まで上昇
させることにより同図（Ｃ）に示すようにテーパ角をさ
らに小さくすることができる。
【００１３】こののち、ＲＩＥ装置を用いて絶縁層３，
５，７をドライエッチングすることにより、テーパ角の
なだらかなスルーホールを形成することができる。この
スルーホール上に上部導体を形成することにより、層切
れのないスルーホールコンタクト部を形成することがで
きる。
５，７をドライエッチングすることにより、テーパ角の
なだらかなスルーホールを形成することができる。この
スルーホール上に上部導体を形成することにより、層切
れのないスルーホールコンタクト部を形成することがで
きる。
【００１４】ここで、１例としてＳｉＯ2 ：２μｍの絶
縁層にスルーホールを形成するために、フォトレジスト
としてＡＺ−４６２０（ヘキスト社製（商標))を用い、
ＲＩＥでのＳｉＯ2 とフォトレジストとのエッチング選
択比を１．５とした場合のテーパ角とフォトレジスト硬
化条件との結果を図２に示す。このように全面露光を行
ったのち高い温度でポストベークするほど開口部のテー
パ角をなだらかにすることができる。
縁層にスルーホールを形成するために、フォトレジスト
としてＡＺ−４６２０（ヘキスト社製（商標))を用い、
ＲＩＥでのＳｉＯ2 とフォトレジストとのエッチング選
択比を１．５とした場合のテーパ角とフォトレジスト硬
化条件との結果を図２に示す。このように全面露光を行
ったのち高い温度でポストベークするほど開口部のテー
パ角をなだらかにすることができる。
【００１５】ここで、フォトレジストのポストベーク温
度を急激に上げるとフォトレジストに発泡現象が発生し
レジストのパターニングを破壊することになる。この現
象はフォトレジストを厚く塗布した場合に顕著である。
したがって、図３のＡ部のような大きい構造物をＲＩＥ
でのエッチングに対し被覆するためにフォトレジストを
厚く塗布する場合に危険である。この対策としてオーブ
ン硬化の場合、例えば、５０℃〜１００℃までは５℃／
分でのスピードで温度上昇させ、１００℃〜１２０℃ま
では２℃／分で昇温させ、さらに、１２０℃〜最終温度
（１５０℃〜１７０℃）までは１〜１．５℃／分で昇温
させる、と言うように段階的に昇温することで完全に解
決することができる。
度を急激に上げるとフォトレジストに発泡現象が発生し
レジストのパターニングを破壊することになる。この現
象はフォトレジストを厚く塗布した場合に顕著である。
したがって、図３のＡ部のような大きい構造物をＲＩＥ
でのエッチングに対し被覆するためにフォトレジストを
厚く塗布する場合に危険である。この対策としてオーブ
ン硬化の場合、例えば、５０℃〜１００℃までは５℃／
分でのスピードで温度上昇させ、１００℃〜１２０℃ま
では２℃／分で昇温させ、さらに、１２０℃〜最終温度
（１５０℃〜１７０℃）までは１〜１．５℃／分で昇温
させる、と言うように段階的に昇温することで完全に解
決することができる。
【００１６】
【発明の効果】以上のようにこの発明によれば、テーパ
角のなだらかなスルーホールを形成することができるた
め、厚い絶縁層にスルーホールコンタクト部を形成する
場合でも導体の切れがなく確実な接続が可能になる。
角のなだらかなスルーホールを形成することができるた
め、厚い絶縁層にスルーホールコンタクト部を形成する
場合でも導体の切れがなく確実な接続が可能になる。
【図１】この発明の実施例に係るスルーホール形成工程
を説明する図
を説明する図
【図２】全面露光の有無とポストベーク温度によるテー
パ角の変化を示す図
パ角の変化を示す図
【図３】従来の多層導電回路基板の一部断面を示す図
【図４】従来のスルーホール形成工程を説明する図
２−下部導体パターン ３，５，７−絶縁層 ８−上部導体 ９−フォトレジスト
───────────────────────────────────────────────────── フロントページの続き (72)発明者 吉川 光彦 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内
Claims (2)
- 【請求項１】 下部導体パターン上に絶縁層を形成し、
エッチングによって前記導体層にスルーホールを形成し
たのち、上部導体を形成することにより、前記スルーホ
ールを介して下部導体パターンと上部導体とを接続する
多層導電回路基板の層間接続方法において、 前記エッチング工程のためのレジストとしてポジ型フォ
トレジストを用い、このポジ型フォトレジストに対して
スルーホールパターンの露光、現像をしたのち全面露光
をすることを特徴とする多層導電回路基板の層間接続方
法。 - 【請求項２】 下部導体パターン上に絶縁層を形成し、
エッチングによって前記導体層にスルーホールを形成し
たのち、上部導体を形成することにより、前記スルーホ
ールを介して下部導体パターンと上部導体とを接続する
多層導電回路基板の層間接続方法において、 前記エッチング工程のためのレジストとしてポジ型フォ
トレジストを用い、このポジ型フォトレジストに対して
スルーホールパターンの露光、現像をしたのち全面露光
をし、さらに、ポストベークの温度を高温になるに従っ
てゆっくり上昇させ、１５０℃以上にすることを特徴と
する多層導電回路基板の層間接続方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31906791A JPH05160571A (ja) | 1991-12-03 | 1991-12-03 | 多層導電回路基板の層間接続方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31906791A JPH05160571A (ja) | 1991-12-03 | 1991-12-03 | 多層導電回路基板の層間接続方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05160571A true JPH05160571A (ja) | 1993-06-25 |
Family
ID=18106133
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31906791A Pending JPH05160571A (ja) | 1991-12-03 | 1991-12-03 | 多層導電回路基板の層間接続方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05160571A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009543334A (ja) * | 2006-06-30 | 2009-12-03 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 位置合せおよびフィーチャの成形に対してフレキシビリティが向上したナノインプリント技術 |
-
1991
- 1991-12-03 JP JP31906791A patent/JPH05160571A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009543334A (ja) * | 2006-06-30 | 2009-12-03 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 位置合せおよびフィーチャの成形に対してフレキシビリティが向上したナノインプリント技術 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4621045A (en) | Pillar via process | |
| JPS61171132A (ja) | 貫通孔の形成方法 | |
| JP4556757B2 (ja) | 半導体装置の製造方法 | |
| JPH05160571A (ja) | 多層導電回路基板の層間接続方法 | |
| JPS6120334A (ja) | 半導体装置の製造方法 | |
| JP2000260765A (ja) | 有機絶縁膜のパターン形成方法 | |
| JPH1126886A (ja) | リッジ型半導体光デバイス及びその作製方法 | |
| JPH0621240A (ja) | 半導体装置の配線接続構造及びその製造方法 | |
| KR950000090B1 (ko) | 반도체장치의 제조방법 | |
| JP2720511B2 (ja) | ヴィアフィル形成方法 | |
| JPS59214228A (ja) | 半導体装置の製造方法 | |
| JPH0587973B2 (ja) | ||
| JP2912002B2 (ja) | 半導体装置の製造方法 | |
| JPH0729886A (ja) | 半導体装置のコンタクトホール形成方法 | |
| JP2699498B2 (ja) | 半導体装置の製造方法 | |
| JPH0349228A (ja) | 半導体集積回路の製造方法 | |
| JPH03127827A (ja) | 半導体装置の製造法 | |
| JPH0415925A (ja) | 半導体装置の製造方法 | |
| JPS63122125A (ja) | 半導体装置の製造方法 | |
| JPH01220896A (ja) | 多層電子回路の製造方法 | |
| JPH0712041B2 (ja) | 多層配線の製造方法 | |
| JPS60105255A (ja) | 半導体装置の製造方法 | |
| JPH04218946A (ja) | スルーホールの形成方法 | |
| JPS6148942A (ja) | 半導体装置の電極形成方法 | |
| JPH06112209A (ja) | 半導体装置の製造方法 |