JPH05161114A - エンファシス回路 - Google Patents

Abstract

(57)【要約】 【目的】エンファシス回路において、時間反転回路に使
用されるメモリの容量を大幅に削減できるようにして回
路規模を縮小した。 【構成】時間反転処理を行なって位相特性がリニアなエ
ンファシス出力信号を得るようにした水平ノンリニアエ
ンファシス回路１６であって、ディジタルフィルタで構
成されたハイパスフィルタ５１と、このハイパスフィル
タ５１の後段に並列接続され、ハイパスフィルタ５１の
インパルス応答収束時間相当のメモリが使用された４相
の時間反転回路５２〜５５と、それぞれから得られた時
間反転信号をハイパス処理するハイパスフィルタ５８，
５９と、このハイパス出力信号ｅ，ｆを時間反転する時
間反転回路６１と、その出力信号を現入力信号ａと加算
する加算器２９とで構成される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、アナログ式ハイビジ
ョン信号用ＶＴＲなどに適用して好適なエンファシス回
路に関する。

【０００２】

【従来の技術】映像信号を記録したり再生したりするビ
デオ機器、例えばハイビジョン信号をアナログ信号で記
録再生するＶＴＲ（ＨＤＶＴＲ）には、その記録再生系
に複数のエンファシス回路が使用されている。

【０００３】図８はその一例を示す系統図であって、記
録信号Ｙおよび一対の色差信号ＰB、ＰRはＡ／Ｄ変換器
１１，１２，１３によってそれぞれディジタル信号（コ
ンポーネント信号）に変換されたのち、エンコーダ１４
に供給されて各種の信号処理が行なわれる。各種信号処
理とは、ディジタルＶＴＲなどにおいて行なわれている
マッピング処理を始めとして、データ分配処理、シャフ
リング処理などである。

【０００４】エンコーダ１４にはこれらの信号処理の他
に時分割多重処理機能があり、この機能によって時分割
多重された例えば２チャネルの記録信号Ｓ１（Ｙ，ＰB
の時分割多重信号）とＳ２（Ｙ，ＰRの時分割多重信
号）が形成される。

【０００５】記録信号Ｓ１，Ｓ２は垂直エンファシス回
路１５，１８に供給されて垂直方向のエンファシス処理
が行なわれたのち水平のノンリニアエンファシス回路１
６，１９に供給されて水平方向におけるエンファシス特
性、特にノンリニアなエンファシス特性が付与される。
水平方向に対してはノンリニアな特性としたのは特に大
きな振幅成分を制限するためである。

【０００６】その後、Ｄ／Ａ変換器１７，２０でアナロ
グ信号に戻されてからアナログ信号処理回路２１に供給
されて記録に適した信号形態に変換されて対応する記録
ヘッドＨａ，Ｈｂによって記録される。再生系は記録系
とは逆の処理である。

【０００７】この図８に示す記録系１０に使用される水
平ノンリニアエンファシス回路１６（１９は省略）とし
ては図９に示すような回路が使用される。

【０００８】同図において、入力端子２５に供給された
記録信号Ｓ１はハイパスフィルタ２６に供給されて記録
画像の輪郭に対応した信号（ハイパス出力信号）が抽出
され、抽出されたハイパス出力信号がリミッタ２７にお
いて高域制限されてからアンプ２８で所定のゲインＫが
付与される。そして、このリミッタ出力信号が加算器２
９で現記録信号Ｓ１と加算されて、端子３０にはエンフ
ァシス特性が付与された記録信号Ｓ１が得られる。

【０００９】水平ノンリニアエンファシス回路１６，１
９はディジタル信号処理系であるから、これに使用され
るハイパスフィルタ２６としては、図１０に示すような
ディジタルフィルタが使用されることが多い。

【００１０】図１０に示すディジタルフィルタとしては
ＩＩＲ形のフィルタを示してある。図において、３１は
入力端子、３２，３５は加算器、３３は単位遅延素子、
３４は係数器であり、このような構成とすることによっ
て出力端子３６には周知のように所望のハイパスフィル
タ特性が付与された信号が出力される。

【００１１】ところで、図９に示す水平ノンリニアエン
ファシス回路１６の位相特性は非直線特性であることが
知られている。これに対して、この水平ノンリニアエン
ファシス回路１６を図１１に示すように構成すればその
位相特性を直線特性にできることも知られている。

【００１２】まず、図１１の構成および動作を説明する
と、ハイパスフィルタ２６が図のように第１および第２
のハイパスフィルタ４０，４２と第１および第２の時間
反転回路４１，４３とで構成される。ハイパスフィルタ
４０，４２は何れもＩＩＲ形のディジタルフィルタが使
用される。

【００１３】また、現入力信号ａと加算器２９との間に
は、遅延回路４４が設けられる。これは２個の時間反転
回路４１，４３を使用することによる時間の遅れを補償
するためのものである。

【００１４】この図のエンファシス特性を図１２を参照
して説明すると、同図Ａのように記録信号Ｓ１として矩
形波状の入力信号ａを考えると、同図Ｂの第１のハイパ
ス出力信号ｂが得られ、これが時間反転回路４１でその
時間軸が反転された状態で出力される。時間反転回路４
１としては、ＦＩＬＯ（First In Lost Out）形のライ
ンメモリを使用することができる。

【００１５】その結果、同図Ｃに示す第１の時間反転信
号ｃが出力され、これが第２のハイパスフィルタ４２に
よって同図Ｄに示す第２のハイパス出力信号ｄが得られ
る。第２のハイパス出力信号ｄはさらに第２の時間反転
回路４３で再びその時間軸が反転されて出力されるか
ら、同図Ｅに示す第２の時間反転信号ｅが出力され、こ
れに対して所定のリミッタがかけられ、そのリミッタ出
力信号と現入力信号ａとが加算されて同図Ｆに示すよう
なエンファシス出力信号ｆが得られる。

【００１６】このように時間軸の反転処理系を含むハイ
パスフィルタ２６を使用した場合でも所定のエンファシ
ス特性を付与できるが、その位相特性を図９と比較して
みる。図９をｚ平面上の伝達関数で表わすと、ハイパス
フィルタ２６の伝達関数Ｈ（ｚ）は、 Ｈ（ｚ）＝（１−ｚ^-1）／（１−ｋ1・ｚ^-1）・・・・・（１） のように表わせるから、図９のエンファシス特性Ｅmp1
は、 Ｅmp1＝１＋ｋ2｛（１−ｚ^-1）／（１−ｋ1・ｚ^-1）｝・・・・（２） となる。ｚ＝ｅｘｐ（ｊωτ）（τはハイパスフィルタ
２６のインパルス応答収束時間）を式２に代入すると、
式２には虚数項が残るので、これから図９の構成ではそ
の位相特性が非直線となることが判る。

【００１７】これに対して、図１１に示すエンファシス
特性Ｅmp2は、 Ｅmp2＝１＋ｋ2・Ｈ（ｚ）・Ｈ（ｚ^-1） ＝１＋ｋ2［｛（２−（ｚ＋ｚ^-1）｝／｛１＋ｋ1²−ｋ1（ｚ＋ｚ^-1）｝］ ・・・・（３） となる。式２と同様に、ｚ＝ｅｘｐ（ｊωτ）を式３に
代入すると、式３は次のようになる。 Ｅmp2（ｅｘｐ（ｊωτ）） ＝１＋ｋ2｛２（１−ｃｏｓωτ）／（１＋ｋ²−２ｋ1・ｃｏｓωτ）｝ ・・・・（４） となり、虚数項が相殺されていることが判る。つまり、
図１１のように時間反転処理を含ませながらハイパス処
理を行なうときには、水平ノンリニアエンファシス回路
１６を直線的な位相特性にすることができる。ＶＴＲな
どの記録再生系では位相特性が直線であることが望まし
いので、図１１の構成が多用されることが予想される。

【００１８】

【発明が解決しようとする課題】位相特性を直線とする
ためには、上述したような時間反転回路を使用すればよ
いことを示したが、この時間反転回路４１，４３は例え
ば図１３に示すようなＦＩＬＯ構成の一対のメモリ４
５，４６を使用することが考えられる。これらメモリ４
５，４６は何れも最初に書き始めたデータを最後に読み
出すような書き込み、読み出し動作を行なうことによっ
てこれに入力する信号を、その時間軸を反転して（逆転
して）出力させることができる。この時間軸反転処理の
ため、図のように一対のメモリ４５，４６と連動して切
り換えられる入力および出力の切り換えスイッチ４７，
４８が必要となる。それぞれは１Ｈのラインメモリであ
り、１Ｈごとに交互に書き込みおよび読み出しが行なわ
れる。

【００１９】このように時間反転回路４１，４３は少な
くとも２個のラインメモリを必要とし、また遅延回路４
４は２Ｈのラインメモリを一対選択的に使用する関係
上、図１１に示す構成ではトータル８個のラインメモリ
が必要となる。２チャネルの記録再生であるから、結局
８×４＝３２ラインメモリを必要とし、回路規模が増え
る欠点があった。

【００２０】そこで、この発明はこのような従来の課題
を解決したものであって、できるだけメモリの容量を削
減できる時間反転回路を使用したエンファシス回路を提
案するものである。

【００２１】

【課題を解決するための手段】上述の課題を解決するた
め、この発明においては、時間反転処理を行なって位相
特性がリニアなエンファシス出力信号を得るようにした
エンファシス回路において、ディジタルフィルタで構成
されたハイパスフィルタと、このハイパスフィルタの後
段に並列接続され、上記ハイパスフィルタのインパルス
応答収束時間相当のメモリが使用された４相の時間反転
回路と、それぞれから得られた時間反転信号をハイパス
処理するハイパスフィルタと、このハイパス出力信号を
時間反転する時間反転回路と、その出力信号を現入力信
号と加算する加算器とで構成されたことを特徴とするも
のである。

【００２２】

【作用】図１、図４および図５に示すように、入力信号
ａが第１のハイパスフィルタ５１によってハイパス処理
され、この第１のハイパス出力信号ｂが４相周期の時間
反転回路５２〜５５に供給される。時間反転回路５２〜
５５はインパルス応答収束時間に相当する時間τ分だけ
順次ずれてその書き込みと読み出しとが２τを単位とし
て行なわれる。

【００２３】そうすると、第１の切替スイッチ５６から
は第１の時間反転信号ｃが得られ、第２の切替スイッチ
５７からは第２の時間反転信号ｄが得られる。これらの
ハイパス出力信号ｅ，ｆが第３の切替スイッチ６０によ
って合成されて合成出力信号ｇが得られ、これがさらに
時間反転処理されて第３の時間反転信号ｈが得られる。
第３の時間反転信号ｈはリミッタ２７によって高い振幅
レベルがリミッタされたのち現入力信号ａと加算され
る。これで水平ノンリニアなエンファシス出力信号ｉが
得られることになる。

【００２４】上述した時間反転回路５２〜５５および６
１は何れもインパルス応答収束時間に相当する時間分の
メモリ容量をもつメモリが使用されるものであるから、
従来に比べメモリ容量を大幅に削減できる。

【００２５】

【実施例】続いて、この発明に係るエンファシス回路の
一例を上述したアナログハイビジョン用ＶＴＲの水平ノ
ンリニアエンファシス回路に適用した場合につき、図面
を参照して詳細に説明する。

【００２６】図１はこの発明を適用した水平ノンリニア
エンファシス回路１６（１９は省略）の具体例を示すも
ので、その基本構成は図１１と同じであるからその詳細
な説明は省略するが、ハイパスフィルタ２６に設けらる
べき時間反転回路４１としては図のように４相の時間反
転回路５２〜５４が使用される。図１１のハイパスフィ
ルタ４２に相当するものとして、本例では２個のハイパ
スフィルタ５８，５９が使用されている。

【００２７】時間反転回路５２〜５５は何れもハイパス
フィルタ５１（図１１のハイパスフィルタ４０に相当す
る）のインパルス応答収束時間τに相当する時間だけデ
ータを蓄積できるメモリが使用される。

【００２８】本例では、データが欠損しない状態でフィ
ルタ処理できるようにするため、少なくとも２τのメモ
リ容量を持つように設計されている。図２は時間反転回
路５２の具体例を示すもので、時間反転処理を行なう関
係上メモリとしてはＦＩＬＯ（First In Lost Out）形
のメモリが使用されると共に、一対のメモリ６３，６４
が使用され、その書き込みおよび読み出しは交互に行な
われるようにメモリ６３，６４の前後には夫々切替スイ
ッチ６５，６６が設けられて構成される。

【００２９】並列構成の時間反転回路５２〜５５は時間
τだけ順次ずれた状態で書き込み処理が行なわれ、書き
込みおよび読み出しの単位は上述したように２τである
から、各時間反転回路５２〜５５の書き込み処理および
読み出し処理は図３に示すようなものとなる。

【００３０】本例では入力信号ａはほぼ１０サンプル分
が１τに相当するので、１τを単位として処理され、例
えば時間反転回路５２において入力信号Ａ，Ｂを書き込
むと次のタイミングではこれらが時間反転されて読み出
される。時間反転された入力信号を「−１乗」を付して
示す。この書き込み処理と時間軸を反転した読み出し処
理がそれぞれ交互に実行される。他の時間反転回路５３
〜５５についても同様である。

【００３１】実施例では、最終的には入力信号ａと同一
の時系列となるように時間軸反転された出力信号が選択
されるので、時間軸反転信号の合成出力は図３（６）の
ようになる。ただし、この合成出力は便宜的に説明した
ものであるから、時間反転回路５２〜５５の出力信号を
合成することによって直ちに図３（６）のような時系列
信号となるわけではない。

【００３２】図３（６）に示すような時系列の出力信号
とすべく、本例では一対のハイパスフィルタ５８，５９
が設けられ、時間反転回路５２，５４の出力信号のうち
τを単位とした出力信号が切替スイッチ５６によって選
択的に供給されて、ハイパス処理が行なわれる。同様
に、時間反転回路５３，５５の出力信号が切替スイッチ
５７によって選択されてハイパス処理が行なわれる。

【００３３】これら第２および第３のハイパス出力信号
ｅ，ｆが再び第３の切替スイッチ６０に供給されて図３
（６）に示すような時系列を持った合成出力信号ｇとな
される。第２および第３のハイパスフィルタ５８，５９
は何れもＩＩＲ形のディジタルフィルタが使用される。

【００３４】合成出力信号ｇが供給される時間反転回路
６１も、図２に示すように構成されているのでその説明
は省略する。

【００３５】なお、遅延回路６２は２τのメモリが２個
使用されて構成されているが、これはエンファシス出力
信号ｈの時間遅れと同じ時間だけ現入力信号ａを遅延さ
せるためのものである。したがって、その構成としては
図２のメモリとして２τのものが使用されていることに
なる。

【００３６】さて、このように構成された水平ノンリニ
アエンファシス回路１６のエンファシス処理動作を図４
および図５を参照して詳細に説明する。

【００３７】本例でも、使用する記録信号Ｓ１としては
図４Ａに示すような矩形波状の入力信号ａとする。

【００３８】入力信号ａが第１のハイパスフィルタ５１
によってハイパス処理され、この第１のハイパス出力信
号ｂ（同図Ｂ）が第１相目の時間反転回路５２に供給さ
れて時間軸反転処理される。時間反転回路５２における
書き込み信号および読み出し信号の波形を同図Ｃに示
す。

【００３９】処理開始時点をｔ１とすれば時点ｔ２で今
度は時間軸を反転してその読み出しが行なわれるから、
第１のハイパス出力信号ｂ１はそのまま書き込み信号ｃ
１となり、これが時間軸反転されることによって読み出
し信号ｃ２となる。以下同様な書き込みおよび読み出し
処理が行なわれ、これが各相ごとに行なわれる。その結
果、時間反転回路５３〜５５の書き込み信号および読み
出し信号は同図Ｄ〜Ｆのようになる。

【００４０】第１の切替スイッチ５６によって選択され
た時間反転信号ｃは同図Ｇのようになり、第２の切替ス
イッチ５７によって選択された時間反転信号ｄは同図Ｈ
のようになるから、これらが今度はハイパス処理され
る。そうすると、同図Ｉ，Ｊに示す第２および第３のハ
イパス出力信号ｅ，ｆが得られることになる。

【００４１】第２および第３のハイパス出力信号ｅ，ｆ
は第３の切替スイッチ６０によって合成されるので、そ
のときの合成出力信号ｇは図５Ｌのようになり、入力信
号ａの時系列と同一で時間軸のみが反転したハイパス出
力が得られる。この合成出力信号ｇが時間反転回路６１
で再び時間軸の反転処理が行なわれる結果、同図Ｍに示
すような第３の時間反転信号ｈが得られ、これがリミッ
タ２７でリミッタ処理されたのち加算器２９において現
入力信号ａと加算処理される。したがって、端子３０に
は図５Ｎに示すような水平ノンリニア特性となされたエ
ンファシス出力信号ｉが得られる。このエンファシス出
力信号ｉの位相特性は図１１と同一である。

【００４２】図６はこの発明の他の例を示す。図１の実
施例における時間反転回路５２などに使用されているメ
モリは、２τ分のデータを書き込んだのち、同じデータ
を読み出すいわゆる１ポートメモリを使用した例であ
る。この１ポートメモリを使用する場合には時間反転回
路として図１のように４相構成としなければならない。

【００４３】しかし、この時間軸反転用のメモリとして
いわゆる２ポートメモリを使用する場合には１個のメモ
リで書き込みと同時に読み出し処理を行なうことができ
るから、この２ポートメモリを使用する場合には２相構
成で、上述したと同じ処理を達成できる。

【００４４】図６は２ポートメモリを時間反転回路に適
用したときの水平ノンリニアエンファシス回路１６の具
体例である。この場合には、上述したように２相構成で
時間軸反転処理を行なうことができるので、２相の時間
反転回路６５，６６が使用され、それらから得られる時
間反転信号ｊ，ｋがハイパスフィルタ５８，５９に供給
されてハイパス処理が行なわれる。それぞれから得られ
るハイパス出力信号ｌ，ｍは切替スイッチ６０によって
その時系列が合成される。

【００４５】後段の時間反転回路６１も遅延回路６２も
共に、そのメモリとしてその容量が２τの２ポートメモ
リが使用される。したがって、遅延回路６２としては２
τの２ポートメモリが２個使用されることになる。

【００４６】このように構成したときの動作を図７を参
照して説明すると、同図Ｂに示す第１のハイパス出力信
号ｂに対して時間反転回路６５からは同図Ｃに示す第１
の時間反転信号ｊが得られる。すなわち、時点ｔ１から
時間軸の反転読み出し（α方向）が行なわれ、その次は
時点ｔ２から時間軸の反転読み出しが行なわれるため、
同図Ｃのような時間反転信号ｊとなる。

【００４７】同様に、時間反転回路６６からは同図Ｄに
示す第２の時間反転信号ｋが出力される。これは、時点
ｔ１′を基準として反転読み出しが行なわれ、その次は
時点ｔ２′から反転読み出しが行なわれるからである。

【００４８】その結果、ハイパスフィルタ５８，５９か
らは同図Ｅ，Ｆに示す第２および第３のハイパス出力信
号ｌ，ｍが出力され、したがって、τごとに切り替え制
御される切替スイッチ６０の出力である合成出力信号ｎ
は同図Ｇとなり、これを時間軸反転することによって同
図Ｈに示す第３の時間反転信号ｐが出力されるから、リ
ミッタ２７によってノンリニア処理を施した第３の時間
反転信号ｐを現入力信号ａに加算すれば、図５の場合と
同じく、同図Ｉに示すような水平方向にノンリニア処理
されたエンファシス出力信号ｑが得られることになる。

【００４９】上述した実施例はこの発明を水平ノンリニ
アエンファシス回路に適用した場合であるが、水平エン
ファシス回路、垂直エンファシス回路、垂直ノンリニア
エンファシス回路などハイパスフィルタを使用したエン
ファシス回路であって、位相特性が直線性であることが
必要なエンファシス回路に対してこの発明を適用でき
る。

【００５０】

【発明の効果】以上のように、この発明に係るエンファ
シス回路では時間反転回路を巧みに組み合わせることに
よって位相特性が直線となるエンファシス回路を実現で
きる。

【００５１】これによれば、インパルス応答収束時間に
相当するだけのデータを記憶できるメモリを使用するこ
とができるので、時間反転回路に使用されるメモリ容量
を従来よりも激減できる特徴を有する。そのため、全体
の回路規模を従来よりも大幅に縮小できるから、特に多
チャネル構成の信号処理系、例えばハイビジョン用のＶ
ＴＲなどの信号処理系に適用して極めて好適である。

【図面の簡単な説明】

【図１】この発明に係るエンファシス回路を水平ノンリ
ニアエンファシス回路に適用したときの一例を示す系統
図である。

【図２】時間反転回路の具体例を示す系統図である。

【図３】水平ノンリニアエンファシス動作の説明図であ
る。

【図４】水平ノンリニアエンファシス動作の説明に供す
る波形図である。

【図５】水平ノンリニアエンファシス動作の説明に供す
る波形図である。

【図６】水平ノンリニアエンファシス回路の他の例を示
す系統図である。

【図７】その動作説明に供する波形図である。

【図８】アナログハイビジョン用ＶＴＲの記録系を示す
系統図である。

【図９】水平ノンリニアエンファシス回路の系統図であ
る。

【図１０】ハイパスフィルタの一例を示す系統図であ
る。

【図１１】位相特性を考慮した水平ノンリニアエンファ
シス回路の一例を示す系統図である。

【図１２】その動作説明に供する波形図である。

【図１３】時間反転回路の一例を示す系統図である。

【符号の説明】

１０ 記録系 １４ エンコーダ １５，１８ 垂直エンファシス回路 １６，１９ 水平ノンリニアエンファシス回路 Ｈａ，Ｈｂ 磁気ヘッド ２６ ハイパスフィルタ ２７ リミッタ ５１，５８，５９ ＩＩＲ形ディジタルフィルタ ５２〜５５，６１ 時間反転回路 ４５，４６ ＦＩＬＯ形ラインメモリ ６３，６４ ＦＩＬＯ形メモリ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 時間反転処理を行なって位相特性がリニ
   アなエンファシス出力信号を得るようにしたエンファシ
   ス回路において、 ディジタルフィルタで構成されたハイパスフィルタと、 このハイパスフィルタの後段に並列接続され、上記ハイ
   パスフィルタのインパルス応答収束時間相当のメモリが
   使用された４相の時間反転回路と、 それぞれから得られた時間反転信号をハイパス処理する
   ハイパスフィルタと、 このハイパス出力信号を時間反転する時間反転回路と、 その出力信号を現入力信号と加算する加算器とで構成さ
   れたことを特徴とするエンファシス回路。
2. 【請求項２】 上記時間反転回路に使用されるメモリと
   して２ポートメモリを使用するときには、ハイパスフィ
   ルタの後段に接続される時間反転回路としては２相の時
   間反転回路が使用されてなることを特徴とする請求項１
   記載のエンファシス回路。