JPH0516174B2 - - Google Patents
Info
- Publication number
- JPH0516174B2 JPH0516174B2 JP56038491A JP3849181A JPH0516174B2 JP H0516174 B2 JPH0516174 B2 JP H0516174B2 JP 56038491 A JP56038491 A JP 56038491A JP 3849181 A JP3849181 A JP 3849181A JP H0516174 B2 JPH0516174 B2 JP H0516174B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- nitride film
- silicon nitride
- film
- excess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P30/00—Ion implantation into wafers, substrates or parts of devices
- H10P30/40—Ion implantation into wafers, substrates or parts of devices into insulating materials
Landscapes
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】
この発明は半導体装置の製造方法、特にシリコ
ン窒化膜を有する半導体装置の製造方法に関する
ものである。
ン窒化膜を有する半導体装置の製造方法に関する
ものである。
気相成長法により成長したシリコン窒化膜はそ
の成長条件により、特に成長源の流量の比によ
り、シリコン過剰又は窒素過剰状態となるが、他
の条件を考慮したシリコン窒化膜の生成条件によ
り生成した膜には一般に過剰シリコンが存在す
る。
の成長条件により、特に成長源の流量の比によ
り、シリコン過剰又は窒素過剰状態となるが、他
の条件を考慮したシリコン窒化膜の生成条件によ
り生成した膜には一般に過剰シリコンが存在す
る。
このために半導体装置の電気的特性で、例えば
リーク電流が大きいとか、MNOS（Metal
Nitride Oxide Silicon）型トランジスタの記憶
保持特性が大きな経時変化（劣化）を生じるなど
の欠点があつた。従来は、これらの欠点を軽減す
るため、シリコン窒化膜生成を窒素過剰の雰囲気
で行うなどシリコン窒化膜成長時の条件を工夫し
ていた。しかし上記の従来法においては前記欠点
を完全に解決することができず、所望のシリコン
窒化膜を得るには、膜の成長速度の制御、膜の均
一性の問題などのため制約が多い。
リーク電流が大きいとか、MNOS（Metal
Nitride Oxide Silicon）型トランジスタの記憶
保持特性が大きな経時変化（劣化）を生じるなど
の欠点があつた。従来は、これらの欠点を軽減す
るため、シリコン窒化膜生成を窒素過剰の雰囲気
で行うなどシリコン窒化膜成長時の条件を工夫し
ていた。しかし上記の従来法においては前記欠点
を完全に解決することができず、所望のシリコン
窒化膜を得るには、膜の成長速度の制御、膜の均
一性の問題などのため制約が多い。
本発明の目的は上記欠点を除去したシリコン窒
化膜を有する半導体装置の製造方法を提供するこ
とにある。
化膜を有する半導体装置の製造方法を提供するこ
とにある。
本発明の半導体装置の製造方法は、シリコン基
板上のシリコン酸化膜の上にシリコン過剰なシリ
コン窒化膜を形成する工程と、上記シリコン窒化
膜中に酸素イオンを注入した後、放射線処理また
熱処理によつて上記シリコン窒化膜をアニールす
る工程とを備えることを特徴とする。
板上のシリコン酸化膜の上にシリコン過剰なシリ
コン窒化膜を形成する工程と、上記シリコン窒化
膜中に酸素イオンを注入した後、放射線処理また
熱処理によつて上記シリコン窒化膜をアニールす
る工程とを備えることを特徴とする。
本発明によれば、シリコン過剰なシリコン窒化
膜中に注入された酸素イオンはその後のアニール
工程によりこの過剰シリコン原子と結合し、また
シリコン窒化膜の窒素原子と置換し、シリコン酸
化窒化膜を形成するので、過剰シリコンのない良
質な膜を形成することができる。さらに、シリコ
ン酸化窒化膜が形成されることによりこのシリコ
ン窒化膜の電気伝導度を大幅に低下させ絶縁性を
向上させることができる。
膜中に注入された酸素イオンはその後のアニール
工程によりこの過剰シリコン原子と結合し、また
シリコン窒化膜の窒素原子と置換し、シリコン酸
化窒化膜を形成するので、過剰シリコンのない良
質な膜を形成することができる。さらに、シリコ
ン酸化窒化膜が形成されることによりこのシリコ
ン窒化膜の電気伝導度を大幅に低下させ絶縁性を
向上させることができる。
第１図および第２図は本発明の前提となる参考
例による半導体装置の製造方法を工程順に示した
断面図である。第１図において、シリコン基板１
上にシリコン酸化膜２を20Å成長し、その上にさ
らに450Åのシリコン窒化膜３を成長する。この
ように形成したシリコン窒化膜は通常シリコン過
剰状態のシリコン窒化膜である。次いで、過剰シ
リコンを解消するため10KeVで加速した窒素イ
オンを２×1013／cm注入する。加速電圧および注
入量は窒化膜の状態、厚さ等を勘案して決定す
る。注入が完了した後に、Nd；YAGレーザを用
いて約1.2ジユール／cm2程度のエネルギーでアニ
ールする。このアニールは通常の熱処理で約1000
℃で10分程度行つてもよいが、放射線処理によれ
ば瞬間的にアニールを完了させることができ、他
の特性に与える影響もすくなくて済み、特性的、
プロセス的にみて有利である。
例による半導体装置の製造方法を工程順に示した
断面図である。第１図において、シリコン基板１
上にシリコン酸化膜２を20Å成長し、その上にさ
らに450Åのシリコン窒化膜３を成長する。この
ように形成したシリコン窒化膜は通常シリコン過
剰状態のシリコン窒化膜である。次いで、過剰シ
リコンを解消するため10KeVで加速した窒素イ
オンを２×1013／cm注入する。加速電圧および注
入量は窒化膜の状態、厚さ等を勘案して決定す
る。注入が完了した後に、Nd；YAGレーザを用
いて約1.2ジユール／cm2程度のエネルギーでアニ
ールする。このアニールは通常の熱処理で約1000
℃で10分程度行つてもよいが、放射線処理によれ
ば瞬間的にアニールを完了させることができ、他
の特性に与える影響もすくなくて済み、特性的、
プロセス的にみて有利である。
このような処理によつて、注入された窒素イオ
ンが過剰シリコンと結合し、注入により損傷を受
けた部分も適度に修復され、過剰シリコンがな
く、かつ損傷のない良質の第２図に示すシリコン
窒化膜４が得られる。
ンが過剰シリコンと結合し、注入により損傷を受
けた部分も適度に修復され、過剰シリコンがな
く、かつ損傷のない良質の第２図に示すシリコン
窒化膜４が得られる。
第２図は完了後の断面図で１および２は第１図
と同じ部分を示している。
と同じ部分を示している。
第３図は上述の参考例によつて得られた窒化膜
を用いて形成したMNOS型トランジスタの動作
電圧値（VT）の経時変化を、従来方法によるシ
リコン窒化膜を用いたMNOS型トランジスタの
経時変化と比較して示した図である。図中は参
考例、は従来例の特性を示している。図より明
らかなように、本発明によるMNOSは極めて安
定しているのに対し、従来例のものは大幅に変化
していることが判る。上記参考例はシリコン窒化
膜に窒素イオンを注入し、これをアニールするこ
とを特徴とする半導体装置の製造方法について述
べたが、本発明による半導体装置の製造方法によ
る注入イオンとして酸素イオンを用いてもほぼ同
様の効果を得ることができる。これは注入された
酸素イオンが窒化膜中の過剰シリコン原子と結合
し、また窒化膜の窒素原子と置換し、緻密質な二
酸化シリコンを形成し、窒化膜の欠陥を補完した
ことによると思われる。なお窒化膜に注入する酸
素の量を増すと、シリコン窒化膜の電気伝導度を
大幅に低下させることができる。
を用いて形成したMNOS型トランジスタの動作
電圧値（VT）の経時変化を、従来方法によるシ
リコン窒化膜を用いたMNOS型トランジスタの
経時変化と比較して示した図である。図中は参
考例、は従来例の特性を示している。図より明
らかなように、本発明によるMNOSは極めて安
定しているのに対し、従来例のものは大幅に変化
していることが判る。上記参考例はシリコン窒化
膜に窒素イオンを注入し、これをアニールするこ
とを特徴とする半導体装置の製造方法について述
べたが、本発明による半導体装置の製造方法によ
る注入イオンとして酸素イオンを用いてもほぼ同
様の効果を得ることができる。これは注入された
酸素イオンが窒化膜中の過剰シリコン原子と結合
し、また窒化膜の窒素原子と置換し、緻密質な二
酸化シリコンを形成し、窒化膜の欠陥を補完した
ことによると思われる。なお窒化膜に注入する酸
素の量を増すと、シリコン窒化膜の電気伝導度を
大幅に低下させることができる。
また、シリコン基板上に成長させたシリコン窒
化膜はその膜厚、電気伝導度、他の膜との関係位
置、所望の特性などに応じ、窒素あるいは酸素イ
オンの注入量、加速エネルギー、あるいは注入損
傷のアニールなどの条件を調節することができ
る。
化膜はその膜厚、電気伝導度、他の膜との関係位
置、所望の特性などに応じ、窒素あるいは酸素イ
オンの注入量、加速エネルギー、あるいは注入損
傷のアニールなどの条件を調節することができ
る。
以上説明したとおり本発明によれば過剰シリコ
ン状態を解消し、格子欠陥のすくない特性の安定
した良質なシリコン窒化膜をもつ半導体装置を得
ることができる。
ン状態を解消し、格子欠陥のすくない特性の安定
した良質なシリコン窒化膜をもつ半導体装置を得
ることができる。
第１図および第２図は本発明の前提となる参考
例による半導体装置の製造方法の工程順断面図、
第３図は参考例のものと従来例のMNOS型トラ
ンジスタの動作電圧値（VT）の経時変化を示す
図。 １……シリコン基板、２……シリコン酸化膜、
３……過剰シリコンを含むシリコン窒化膜、４…
…過剰シリコンを含まないシリコン窒化膜。
例による半導体装置の製造方法の工程順断面図、
第３図は参考例のものと従来例のMNOS型トラ
ンジスタの動作電圧値（VT）の経時変化を示す
図。 １……シリコン基板、２……シリコン酸化膜、
３……過剰シリコンを含むシリコン窒化膜、４…
…過剰シリコンを含まないシリコン窒化膜。
Claims (1)
- １ シリコン基板上のシリコン酸化膜の上にシリ
コン過剰なシリコン窒化膜を形成する工程と、前
記シリコン窒化膜中に酸素イオンを注入した後、
放射線処理あるいは熱処理によつて前記シリコン
窒化膜をアニールする工程とを備えることを特徴
とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56038491A JPS57153429A (en) | 1981-03-17 | 1981-03-17 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56038491A JPS57153429A (en) | 1981-03-17 | 1981-03-17 | Manufacture of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57153429A JPS57153429A (en) | 1982-09-22 |
| JPH0516174B2 true JPH0516174B2 (ja) | 1993-03-03 |
Family
ID=12526727
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56038491A Granted JPS57153429A (en) | 1981-03-17 | 1981-03-17 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57153429A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5264724A (en) * | 1989-02-13 | 1993-11-23 | The University Of Arkansas | Silicon nitride for application as the gate dielectric in MOS devices |
| KR970003893B1 (ko) * | 1993-10-25 | 1997-03-22 | 삼성전자 주식회사 | 반도체 장치의 소자 분리 방법 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5536935A (en) * | 1978-09-06 | 1980-03-14 | Hitachi Ltd | Manufacturing of semiconductor device |
| JPS55162234A (en) * | 1979-06-05 | 1980-12-17 | Agency Of Ind Science & Technol | Manufacture of semiconductor device |
-
1981
- 1981-03-17 JP JP56038491A patent/JPS57153429A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57153429A (en) | 1982-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2752799B2 (ja) | Ｓｏｉ基板の製造方法 | |
| US6204546B1 (en) | Silicon-on-insulator substrates using low dose implantation | |
| JPH0727965B2 (ja) | 埋込みＳｉＯ▲下２▼層を含む装置の製造方法 | |
| CA1297764C (en) | Fabrication of devices having thin dielectric layers | |
| US20020016049A1 (en) | Process for producing a doped semiconductor substrate | |
| US5712181A (en) | Method for the formation of polycide gate in semiconductor device | |
| JPH06177036A (ja) | 半導体薄膜結晶の成長方法 | |
| JPS63217657A (ja) | 半導体基板の製造方法 | |
| JPH04264724A (ja) | 半導体基板の製造方法 | |
| JPH061786B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH026222B2 (ja) | ||
| JPS5856417A (ja) | 半導体装置の製造方法 | |
| JPH039612B2 (ja) | ||
| JPH0817157B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS6327852B2 (ja) | ||
| JP2536472B2 (ja) | 多結晶半導体膜の固相成長方法 | |
| JP2685384B2 (ja) | 半導体基板の製造法 | |
| JPH0479372A (ja) | 半導体基板の製造方法 | |
| JPH08279475A (ja) | 化合物半導体における能動層の形成方法 | |
| JPH05299349A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH04355930A (ja) | 半導体装置の製造方法 | |
| JP2906490B2 (ja) | 半導体装置の製造方法 | |
| JPS63261879A (ja) | 半導体装置の製造方法 | |
| JPH01147830A (ja) | 半導体装置の製造方法 | |
| JPS60111438A (ja) | 半導体装置の製造方法 |