JPH0516182B2 - - Google Patents
Info
- Publication number
- JPH0516182B2 JPH0516182B2 JP57149309A JP14930982A JPH0516182B2 JP H0516182 B2 JPH0516182 B2 JP H0516182B2 JP 57149309 A JP57149309 A JP 57149309A JP 14930982 A JP14930982 A JP 14930982A JP H0516182 B2 JPH0516182 B2 JP H0516182B2
- Authority
- JP
- Japan
- Prior art keywords
- reflectance
- reflected light
- amount
- laser
- detected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/49—Adaptable interconnections, e.g. fuses or antifuses
- H10W20/491—Antifuses, i.e. interconnections changeable from non-conductive to conductive
- H10W20/492—Antifuses, i.e. interconnections changeable from non-conductive to conductive changeable by the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/49—Adaptable interconnections, e.g. fuses or antifuses
- H10W20/493—Fuses, i.e. interconnections changeable from conductive to non-conductive
- H10W20/494—Fuses, i.e. interconnections changeable from conductive to non-conductive changeable by the use of an external beam, e.g. laser beam or ion beam
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
本発明は、プログラム配線層上に多層の透明絶
縁膜を被覆した半導体集積回路に対して、レーザ
光を照射してプログラム配線部を接続または切断
のプログラミングを行う半導体集積回路における
プログラミング方法に関するものである。
縁膜を被覆した半導体集積回路に対して、レーザ
光を照射してプログラム配線部を接続または切断
のプログラミングを行う半導体集積回路における
プログラミング方法に関するものである。
集積回路内の配線の一部を切断または接続（短
絡）することにより、製作済みの集積回路チツプ
にプログラム（回路変更）を行うことができる。
従来、このプログラム（回路変更）は、例えば読
み出し専用メモリ（ROM）のプログラム、ある
いは最近ではメモリ素子の欠陥セルの救済に利用
されている。これらの従来法として (1) レーザにより外部から光学的にエネルギを与
えてPoly−SiあるいはAl、ニクロム等の配線
の特定部を切断する。
絡）することにより、製作済みの集積回路チツプ
にプログラム（回路変更）を行うことができる。
従来、このプログラム（回路変更）は、例えば読
み出し専用メモリ（ROM）のプログラム、ある
いは最近ではメモリ素子の欠陥セルの救済に利用
されている。これらの従来法として (1) レーザにより外部から光学的にエネルギを与
えてPoly−SiあるいはAl、ニクロム等の配線
の特定部を切断する。
(2) レーザにより外部から光学的にエネルギを与
えて、即ちPoly−Si配線（低抵抗部）の一部
に設けられた高抵抗部（不鈍物が何もドープさ
れていなくても良い）とその周辺部にレーザを
照射して高抵抗部を低抵抗化することより接続
する。
えて、即ちPoly−Si配線（低抵抗部）の一部
に設けられた高抵抗部（不鈍物が何もドープさ
れていなくても良い）とその周辺部にレーザを
照射して高抵抗部を低抵抗化することより接続
する。
が知られている。
いずれの方法でも、ROM等の場合には、あら
かじめ決められた部分、欠陥セルの救済に利用す
る場合にはメモリテスタ等での試験結果から決ま
る部分に、あらかじめ設定された条件、即ち一定
のレーザ・パワーおよび一定のパルス数を照射し
て、切断、接続等の処理を行つている。しかし、
一般的にはレーザが照射される部分であるPoly
−Si、Al、ニクロム等で形成された配線は、
SiO2、PSG（リンガラス）、Si3N4、SiO等の単層
あるいはそれらの複数の層からなるパツシベーシ
ヨン膜で覆われた状態で処理され、必要に応じて
特に切断を行つた場合には最終的なパツシベーシ
ヨン膜を形成する。ここで、配線部の上に形成さ
れたパツシベーシヨン膜を通してレーザを照射す
ると、パツシベーシヨン膜厚の変動により、干渉
効果のため反射率が大きく変動し、結果的に配線
部に入力するレーザパワーが変動してしまう。そ
のため、切断を行う場合には、一定条件でレーザ
を照射しても、配線が切断できなかつたり、基板
にまでダメージが生じたりしてしまう。また接続
を行う場合には一定条件でレーザを照射しても、
接続できなかつたり、配線が切断されてしまつた
りして、歩留りが低いという問題があつた。これ
を防ぐために、パツシベーシヨン膜厚を一定にす
る努力がなされているが、極めて困難であるのが
現状である。
かじめ決められた部分、欠陥セルの救済に利用す
る場合にはメモリテスタ等での試験結果から決ま
る部分に、あらかじめ設定された条件、即ち一定
のレーザ・パワーおよび一定のパルス数を照射し
て、切断、接続等の処理を行つている。しかし、
一般的にはレーザが照射される部分であるPoly
−Si、Al、ニクロム等で形成された配線は、
SiO2、PSG（リンガラス）、Si3N4、SiO等の単層
あるいはそれらの複数の層からなるパツシベーシ
ヨン膜で覆われた状態で処理され、必要に応じて
特に切断を行つた場合には最終的なパツシベーシ
ヨン膜を形成する。ここで、配線部の上に形成さ
れたパツシベーシヨン膜を通してレーザを照射す
ると、パツシベーシヨン膜厚の変動により、干渉
効果のため反射率が大きく変動し、結果的に配線
部に入力するレーザパワーが変動してしまう。そ
のため、切断を行う場合には、一定条件でレーザ
を照射しても、配線が切断できなかつたり、基板
にまでダメージが生じたりしてしまう。また接続
を行う場合には一定条件でレーザを照射しても、
接続できなかつたり、配線が切断されてしまつた
りして、歩留りが低いという問題があつた。これ
を防ぐために、パツシベーシヨン膜厚を一定にす
る努力がなされているが、極めて困難であるのが
現状である。
プログラム配線層上に多層の透明絶縁膜を被覆
した半導体集積回路を製造する際、生じる多層の
透明絶縁膜の膜厚等の特性のバラツキに対して常
に一定のレーザ光エネルギをプログラム配線部に
与えて下層にダメージを与えることなく、高品質
のプログラミングを行つて、高歩留まりの半導体
集積回路が得られるようにした半導体集積回路に
おけるプログラミング方法を提供することにあ
る。即ち、本発明は、上記目的を達成するため
に、プログラム配線層上に多層の透明絶縁膜を被
覆した半導体集積回路に対して、予め、上記プロ
グラム配線部と同一断面構造を有する反射率測定
部に、上記プログラム配線部に照射するレーザ光
と同一波長のレーザ光を上記測定部分が溶融しな
い充分に低いパワーでもつて照射して、上記反射
率測定部に照射するレーザ光の光量を照射光量検
出器で検出すると共に上記反射率測定部から上記
多層の透明絶縁膜の特性の変動に基づいて多重干
渉によつて得られる反射光量を反射光量検出器で
検出し、上記照射光量検出器で検出される照射光
量と上記反射光量検出器で検出される反射光量と
の関係からプログラム配線部の反射率を求め、こ
の求めれたプログラム配線部の反射率からこのプ
ログラム配線部に吸収される実効エネルギが上記
多層の透明絶縁膜の特性の変動にかかわらず常に
一定になるようにレーザ出力を調整してプログラ
ム配線部に照射して接続または切断のプログラミ
ングを行うことを特徴とする半導体集積回路にお
けるプログラミング方法である。なお、上記反射
率測定部が、プログラミングを行なうプログラム
配線部であつてもよいことは明らかである。ま
た、本発明は、プログラム配線層上に多層の透明
絶縁膜を被覆した半導体集積回路に対して、予
め、上記プログラム配線部と同一断面構造を有し
て設けられたターゲツトマーク部に、上記プログ
ラム配線部に照射するレーザ光と同一波長のレー
ザ光を上記ターゲツトマーク部が溶融しない充分
に低いパワーでもつて照射して、上記ターゲツト
マーク部に照射するレーザ光の光量を照射光量検
出器で検出すると共に上記測定部分から上記多層
の透明絶縁膜の特性の変動に基づいて多重干渉に
よつて得られる反射光量を反射光量検出器で検出
し、ターゲツトマークとその周囲の反射率の相異
によつて上記反射光量検出器で検出される照射光
量と上記反射光量検出器で検出されるターゲツト
マークの像からそのターゲツトマークの位置を検
出し、この検出されたターゲツトマークの位置を
基準にしてプログラミングしようとするプログラ
ミング配線部を位置決めし、上記照射光量検出器
で検出される照射光量と上記反射光量検出器で検
出される反射光量との関係からプログラム配線部
の反射率を求め、この求められたプログラム配線
部の反射率からこのプログラム配線部に吸収され
る実効エネルギが上記多層の透明絶縁膜の特性の
変動にかかわらず常に一定になるようにレーザ出
力を調整して上記位置決めされたプログラム配線
部に照射してプログラミングを行なうことを特徴
とする半導体集積回路におけるプログラミング方
法である。
した半導体集積回路を製造する際、生じる多層の
透明絶縁膜の膜厚等の特性のバラツキに対して常
に一定のレーザ光エネルギをプログラム配線部に
与えて下層にダメージを与えることなく、高品質
のプログラミングを行つて、高歩留まりの半導体
集積回路が得られるようにした半導体集積回路に
おけるプログラミング方法を提供することにあ
る。即ち、本発明は、上記目的を達成するため
に、プログラム配線層上に多層の透明絶縁膜を被
覆した半導体集積回路に対して、予め、上記プロ
グラム配線部と同一断面構造を有する反射率測定
部に、上記プログラム配線部に照射するレーザ光
と同一波長のレーザ光を上記測定部分が溶融しな
い充分に低いパワーでもつて照射して、上記反射
率測定部に照射するレーザ光の光量を照射光量検
出器で検出すると共に上記反射率測定部から上記
多層の透明絶縁膜の特性の変動に基づいて多重干
渉によつて得られる反射光量を反射光量検出器で
検出し、上記照射光量検出器で検出される照射光
量と上記反射光量検出器で検出される反射光量と
の関係からプログラム配線部の反射率を求め、こ
の求めれたプログラム配線部の反射率からこのプ
ログラム配線部に吸収される実効エネルギが上記
多層の透明絶縁膜の特性の変動にかかわらず常に
一定になるようにレーザ出力を調整してプログラ
ム配線部に照射して接続または切断のプログラミ
ングを行うことを特徴とする半導体集積回路にお
けるプログラミング方法である。なお、上記反射
率測定部が、プログラミングを行なうプログラム
配線部であつてもよいことは明らかである。ま
た、本発明は、プログラム配線層上に多層の透明
絶縁膜を被覆した半導体集積回路に対して、予
め、上記プログラム配線部と同一断面構造を有し
て設けられたターゲツトマーク部に、上記プログ
ラム配線部に照射するレーザ光と同一波長のレー
ザ光を上記ターゲツトマーク部が溶融しない充分
に低いパワーでもつて照射して、上記ターゲツト
マーク部に照射するレーザ光の光量を照射光量検
出器で検出すると共に上記測定部分から上記多層
の透明絶縁膜の特性の変動に基づいて多重干渉に
よつて得られる反射光量を反射光量検出器で検出
し、ターゲツトマークとその周囲の反射率の相異
によつて上記反射光量検出器で検出される照射光
量と上記反射光量検出器で検出されるターゲツト
マークの像からそのターゲツトマークの位置を検
出し、この検出されたターゲツトマークの位置を
基準にしてプログラミングしようとするプログラ
ミング配線部を位置決めし、上記照射光量検出器
で検出される照射光量と上記反射光量検出器で検
出される反射光量との関係からプログラム配線部
の反射率を求め、この求められたプログラム配線
部の反射率からこのプログラム配線部に吸収され
る実効エネルギが上記多層の透明絶縁膜の特性の
変動にかかわらず常に一定になるようにレーザ出
力を調整して上記位置決めされたプログラム配線
部に照射してプログラミングを行なうことを特徴
とする半導体集積回路におけるプログラミング方
法である。
以下、図に従つて本発明の実施例について説明
する。まず、本発明をレーザによる配線接続に適
用した場合について延べる。第１図は一般的な配
線接続部の構造を示す図であり、Si基板１に被着
したSiO2膜２により基板１と絶縁された２つの
n+形Poly−Si（多結晶シリコン層）３，４が極め
て高抵抗の（例えば109Ω／口以上）Poly−Si層
（不純物がドープされていなくとも良い）からな
るｉ層５を介在して対向している配線構造を持
ち、それらの上に絶縁膜８、絶縁膜９、絶縁膜１
０が形成されている。ここでn+形層３，４およ
びｉ層５は厚さが100〜500nｍでありn+形層３，
４はリンまたはヒ素が、不純物濃度1018／cm3以上
にドープされている。また絶縁膜８は、厚さが20
〜200nｍ（200〜2000Å）のSiO2膜、絶縁膜９は
１〜10mol％のリンを含む100〜1000nｍ（0.1〜
1μｍ）の厚さのリンガラス膜（PSG膜）、絶縁膜
１０は厚さが500〜4000nｍ（0.5〜4μｍ）のSiO2
またはSiOまたはSiNの単独あるいはそれらの複
数の膜から成つている最終的な絶縁膜（Final
Passiuasion膜）である。第１図に示した配線接
続部に対して、絶縁膜８，９，１０に対して十分
に透明な波長のレーザ光７をn+形Poly−Si層３，
４およびｉ層に照射すると適正なレーザ条件のも
とでは、ｉ層５にn+形層３，４またはPSG膜９
のどちらか、あるいは両方からリンが拡散しｉ層
５は低抵抗化する。この時、絶縁膜８，９，１０
には、ほとんど損傷を与えない。ここで、適正な
レーザ条件とは、例えばＱスイツチYAGレーザ
の第２高調波を用いて、１〜２パルスでPoly−
Si配線部を断線に致らしめるパワー密度の1/2の
パワー密度で数パルス〜数10パルス照射する条件
である。また、ここで、低抵抗化により接続され
た状態とは、高抵抗Poly−Si層（ｉ層）５の抵
抗値が105Ω以下に低下した状態を言う。これは
レーザ照射前の高抵抗Poly−Si層（ｉ層）５の
抵抗値が105Ω以上と比較すると104以上の変化で
あり、完全に短絡状態、即ち接続状態と見なして
差支えない。
する。まず、本発明をレーザによる配線接続に適
用した場合について延べる。第１図は一般的な配
線接続部の構造を示す図であり、Si基板１に被着
したSiO2膜２により基板１と絶縁された２つの
n+形Poly−Si（多結晶シリコン層）３，４が極め
て高抵抗の（例えば109Ω／口以上）Poly−Si層
（不純物がドープされていなくとも良い）からな
るｉ層５を介在して対向している配線構造を持
ち、それらの上に絶縁膜８、絶縁膜９、絶縁膜１
０が形成されている。ここでn+形層３，４およ
びｉ層５は厚さが100〜500nｍでありn+形層３，
４はリンまたはヒ素が、不純物濃度1018／cm3以上
にドープされている。また絶縁膜８は、厚さが20
〜200nｍ（200〜2000Å）のSiO2膜、絶縁膜９は
１〜10mol％のリンを含む100〜1000nｍ（0.1〜
1μｍ）の厚さのリンガラス膜（PSG膜）、絶縁膜
１０は厚さが500〜4000nｍ（0.5〜4μｍ）のSiO2
またはSiOまたはSiNの単独あるいはそれらの複
数の膜から成つている最終的な絶縁膜（Final
Passiuasion膜）である。第１図に示した配線接
続部に対して、絶縁膜８，９，１０に対して十分
に透明な波長のレーザ光７をn+形Poly−Si層３，
４およびｉ層に照射すると適正なレーザ条件のも
とでは、ｉ層５にn+形層３，４またはPSG膜９
のどちらか、あるいは両方からリンが拡散しｉ層
５は低抵抗化する。この時、絶縁膜８，９，１０
には、ほとんど損傷を与えない。ここで、適正な
レーザ条件とは、例えばＱスイツチYAGレーザ
の第２高調波を用いて、１〜２パルスでPoly−
Si配線部を断線に致らしめるパワー密度の1/2の
パワー密度で数パルス〜数10パルス照射する条件
である。また、ここで、低抵抗化により接続され
た状態とは、高抵抗Poly−Si層（ｉ層）５の抵
抗値が105Ω以下に低下した状態を言う。これは
レーザ照射前の高抵抗Poly−Si層（ｉ層）５の
抵抗値が105Ω以上と比較すると104以上の変化で
あり、完全に短絡状態、即ち接続状態と見なして
差支えない。
しかしながら、半導体チツプを製造する工程に
おいて、絶縁膜８，９，１０の膜厚を常に一定に
保つことは極めて困難である。ここで絶縁膜８，
９，１０の膜厚が変化した場合について述べる。
絶縁膜１０をSiO2の単層膜とすると、絶縁膜８，
９，１０ともに波長5324Å（YAGレーザの第２
高調波）に対して屈折率1.45と考えて差支えな
く、吸収も無視できるから、絶縁膜８，９，１０
を全体として一層の絶縁膜と考えることができ
る。この時、YAGレーザの第２高調波を上記構
造に垂直に入射した場合の絶縁膜の膜厚と多重干
渉によつて生じる反射率の変化をSiの屈折率を
4.3として第２図に示す。この図からわかる様に
λ／2n＝1836Åを周期に反射率は約11％〜39％の範 囲で変化する。（λは入射光の波長，ｎは絶縁膜
の屈折率）即ち、一定の出力のレーザ７を照射し
た場合、実効的にPoly−Si層３，４，５で吸収
されるレーザ・エネルギは照射エネルギに対して
61％〜89％の範囲で変化することを示している。
おいて、絶縁膜８，９，１０の膜厚を常に一定に
保つことは極めて困難である。ここで絶縁膜８，
９，１０の膜厚が変化した場合について述べる。
絶縁膜１０をSiO2の単層膜とすると、絶縁膜８，
９，１０ともに波長5324Å（YAGレーザの第２
高調波）に対して屈折率1.45と考えて差支えな
く、吸収も無視できるから、絶縁膜８，９，１０
を全体として一層の絶縁膜と考えることができ
る。この時、YAGレーザの第２高調波を上記構
造に垂直に入射した場合の絶縁膜の膜厚と多重干
渉によつて生じる反射率の変化をSiの屈折率を
4.3として第２図に示す。この図からわかる様に
λ／2n＝1836Åを周期に反射率は約11％〜39％の範 囲で変化する。（λは入射光の波長，ｎは絶縁膜
の屈折率）即ち、一定の出力のレーザ７を照射し
た場合、実効的にPoly−Si層３，４，５で吸収
されるレーザ・エネルギは照射エネルギに対して
61％〜89％の範囲で変化することを示している。
次に絶縁膜１０として窒化シリコン膜の単層膜
を用いた場合について述べる。窒化シリコンの
5324Åに対する屈折率は約2.0である。前述のご
とく絶縁膜８と絶縁膜９は膜厚がそれぞれ20〜
200nｍ、100〜1000nｍであるが光学的には同質
であり、120〜1200nｍの絶縁膜と考えることが
できる。また絶縁膜１０は500〜4000nｍである。
ここで絶縁膜８，９の合計を640nｍ 絶縁膜１
０を1400nｍとする。第３図に絶縁膜８，９を
640nｍに固定して、絶縁膜１０が1200〜1600nｍ
の範囲で変化した場合、第４図に絶縁膜１０を
1400nｍに固定して、絶縁膜８，９が400〜800n
ｍの範囲で変化した場合の多重干渉によつて生じ
る反射率の変化を示す。各々、12％〜61％、0.4
％〜61％の範囲で変化している。
を用いた場合について述べる。窒化シリコンの
5324Åに対する屈折率は約2.0である。前述のご
とく絶縁膜８と絶縁膜９は膜厚がそれぞれ20〜
200nｍ、100〜1000nｍであるが光学的には同質
であり、120〜1200nｍの絶縁膜と考えることが
できる。また絶縁膜１０は500〜4000nｍである。
ここで絶縁膜８，９の合計を640nｍ 絶縁膜１
０を1400nｍとする。第３図に絶縁膜８，９を
640nｍに固定して、絶縁膜１０が1200〜1600nｍ
の範囲で変化した場合、第４図に絶縁膜１０を
1400nｍに固定して、絶縁膜８，９が400〜800n
ｍの範囲で変化した場合の多重干渉によつて生じ
る反射率の変化を示す。各々、12％〜61％、0.4
％〜61％の範囲で変化している。
これらの膜厚と反射率の関係は、例えば、裳華
房 金原、藤原 共著「薄膜（応用物理学選書
３）」P.227から求めた。即ち、絶縁膜８，９，１
０の膜厚により反射率が１％以下から61％まで変
化する。このことは、レーザ出力が一定でも、
Poly−Si層３，４，５への実効的なレーザ光入
力は39％〜99％の間で変化することを意味してお
り、例えばレーザ光出力を1μJ一定で照射しても
Poly−Si層３，４，５で吸収されるエネルギは
0.39μJ〜0.99μJの範囲でばらつく。このことは、
レーザ出力が常に一定でも、吸収エネルギが少な
いため、低抵抗化が起こらない場合や、吸収エネ
ルギが多すぎてPoly−Si層３，４，５が損傷を
受ける場合が生じ、接続の歩留りが低いという問
題が生じる。しかも、第３図および第４図に示し
た変化は一方の膜厚を一定にした場合の特性であ
るが、実際には両方の膜厚が同時に変化するた
め、それぞれが10nｍ変化するだけで、反射率が
大きく変化する場合もあり、さらにレーザ出力の
バラつきも考慮すると、歩留り低下は著しい。
房 金原、藤原 共著「薄膜（応用物理学選書
３）」P.227から求めた。即ち、絶縁膜８，９，１
０の膜厚により反射率が１％以下から61％まで変
化する。このことは、レーザ出力が一定でも、
Poly−Si層３，４，５への実効的なレーザ光入
力は39％〜99％の間で変化することを意味してお
り、例えばレーザ光出力を1μJ一定で照射しても
Poly−Si層３，４，５で吸収されるエネルギは
0.39μJ〜0.99μJの範囲でばらつく。このことは、
レーザ出力が常に一定でも、吸収エネルギが少な
いため、低抵抗化が起こらない場合や、吸収エネ
ルギが多すぎてPoly−Si層３，４，５が損傷を
受ける場合が生じ、接続の歩留りが低いという問
題が生じる。しかも、第３図および第４図に示し
た変化は一方の膜厚を一定にした場合の特性であ
るが、実際には両方の膜厚が同時に変化するた
め、それぞれが10nｍ変化するだけで、反射率が
大きく変化する場合もあり、さらにレーザ出力の
バラつきも考慮すると、歩留り低下は著しい。
本発明のレーザ処理方法を示す。半導体メモリ
チツプ内に設けられた配線接続部あるいは、配線
接続部と同一構造（レーザ照射の対象となる
Poly−Si層３，４，５の下部構造は任意で良い）
部分に、使用するレーザと同一レーザでかつ出力
が十分に低い状態で照射し、レーザ発振出力から
配線接続部に照射されたレーザエネルギを求め
（途中の光学系の透過率は予めわかつている）、配
線接続部、あるいはそれと同一構造の部分からの
反射光量から、反射率を算出する。この反射率か
ら配線接続部で吸収された実効的なレーザ・エネ
ルギを求め、実効的なレーザエネルギが最適条件
となる様にレーザ発振器出力を調整するか、途中
の光学系で配線接続部に照射される出力を調整し
た後、目的の配線接続部に照射する。照射される
レーザ・スポツト径が配線接続部と同等あるいは
小さい場合には、配線接続部自体で反射率を求
め、スポツト径が大きい場合には、チツプ内の特
定部に設けた反射率測定部で反射率を求める。
チツプ内に設けられた配線接続部あるいは、配線
接続部と同一構造（レーザ照射の対象となる
Poly−Si層３，４，５の下部構造は任意で良い）
部分に、使用するレーザと同一レーザでかつ出力
が十分に低い状態で照射し、レーザ発振出力から
配線接続部に照射されたレーザエネルギを求め
（途中の光学系の透過率は予めわかつている）、配
線接続部、あるいはそれと同一構造の部分からの
反射光量から、反射率を算出する。この反射率か
ら配線接続部で吸収された実効的なレーザ・エネ
ルギを求め、実効的なレーザエネルギが最適条件
となる様にレーザ発振器出力を調整するか、途中
の光学系で配線接続部に照射される出力を調整し
た後、目的の配線接続部に照射する。照射される
レーザ・スポツト径が配線接続部と同等あるいは
小さい場合には、配線接続部自体で反射率を求
め、スポツト径が大きい場合には、チツプ内の特
定部に設けた反射率測定部で反射率を求める。
第５図に本発明によれば半導体メモリ・チツプ
を示す。数mm×数mmのSi基板１１上に数万から数
10万個のメモリセル１２（予備メモリセルも含
む）が形成され、チツプ周辺にはボンデイング用
パツド１３が形成されている。また、メモリセル
１２内に欠陥が発見された場合に、予備メモリに
切り換えるための選択回路１４が設けられてお
り、その一部は第１図に示す構造を持つている。
そして、選択回路に近い部分に反射率測定部１５
が形成されている。この反射率測定部１５は、第
６図に示す様に第１図に示した配線接続部と同じ
断面構造、即ちSi基１とSiO2膜２上にPoly−Si
層１６（この場合は、n+形層でもｉ層でも良い）
が、照射されるレーザ７のスポツト径と、位置件
め精度を考慮した大きさ、例えば20μｍ口あるい
は20μｍθに形成され、その上には第１図と同様
に、絶縁膜８，９，１０が形成されている。
を示す。数mm×数mmのSi基板１１上に数万から数
10万個のメモリセル１２（予備メモリセルも含
む）が形成され、チツプ周辺にはボンデイング用
パツド１３が形成されている。また、メモリセル
１２内に欠陥が発見された場合に、予備メモリに
切り換えるための選択回路１４が設けられてお
り、その一部は第１図に示す構造を持つている。
そして、選択回路に近い部分に反射率測定部１５
が形成されている。この反射率測定部１５は、第
６図に示す様に第１図に示した配線接続部と同じ
断面構造、即ちSi基１とSiO2膜２上にPoly−Si
層１６（この場合は、n+形層でもｉ層でも良い）
が、照射されるレーザ７のスポツト径と、位置件
め精度を考慮した大きさ、例えば20μｍ口あるい
は20μｍθに形成され、その上には第１図と同様
に、絶縁膜８，９，１０が形成されている。
次に第５図に示したチツプにレーザを照射する
場合の手順について述べる。第７図に、本発明を
実施するに最適なレーザ光学系を示す。ここでは
説明に必要な部分のみを示してある。レーザ発振
器１７から発振したレーザ光１８を対物レンズ１
９に入射するために光路を曲げるミラー２０，２
１およびＸ−Ｙ方向にレーザ光１８を走査するた
めの例えばカルバノミラー２２（図中では一方向
だけを示す）およびミラー２０からの透過光量を
検出するための光検出器２３，ミラー２４からの
反射光量を検出するための光検出器２５，Ｘ−Ｙ
ステージ２６上に載置されたウエハまたはチツプ
２７に照射するレーザ出力を調整するための透過
光量調整器２８，および、ウエハまたはチツプ２
７の位置決め、光量検出器２３，２５の信号から
レーザ光量・反射率等の演算、透過光量調整器２
８の制御、およびレーザのON−OFF等の制御を
行うための制御装置２９から成つている。
場合の手順について述べる。第７図に、本発明を
実施するに最適なレーザ光学系を示す。ここでは
説明に必要な部分のみを示してある。レーザ発振
器１７から発振したレーザ光１８を対物レンズ１
９に入射するために光路を曲げるミラー２０，２
１およびＸ−Ｙ方向にレーザ光１８を走査するた
めの例えばカルバノミラー２２（図中では一方向
だけを示す）およびミラー２０からの透過光量を
検出するための光検出器２３，ミラー２４からの
反射光量を検出するための光検出器２５，Ｘ−Ｙ
ステージ２６上に載置されたウエハまたはチツプ
２７に照射するレーザ出力を調整するための透過
光量調整器２８，および、ウエハまたはチツプ２
７の位置決め、光量検出器２３，２５の信号から
レーザ光量・反射率等の演算、透過光量調整器２
８の制御、およびレーザのON−OFF等の制御を
行うための制御装置２９から成つている。
まず、Ｘ−Ｙステージ２６上に置かれたウエハ
またはチツプ２７に対して、Ｘ−Ｙ−θの位置決
め調整を行つた後、第５図に示した反射率測定部
１５に対して十分に低い出力でレーザ光１８を照
射する。この時ミラー２０を透過した光量を光量
検出器２３で検出する。ミラー２０の透過率が予
めわかつていれば、発振したレーザ光１８の出力
を知ることができる。また透過光量調整器２８で
十分に低い出力で調整してあるが、透過率がわか
れば、ミラー２１，２４，２２，および対物レン
ズ１９の反射率、あるいは透過率を考慮して、ウ
エハまたはチツプ２７に照射されたレーザ出力が
算出できる。一方、ウエハまたはチツプ２７から
反射したレーザ光は対物レンズ１９を透過し、ミ
ラー２２，２４を反射して光量検出器２５に入力
し、反射光量を検出する。この時、対物レンズ１
９の透過率ミラー２２，２４の反射率がわかれ
ば、ウエハまたはチツプ２７からの反射光量を算
出することができる。これら、実際に照射された
レーザ光量と反射光量から、反射率を算出するこ
とは容易である。
またはチツプ２７に対して、Ｘ−Ｙ−θの位置決
め調整を行つた後、第５図に示した反射率測定部
１５に対して十分に低い出力でレーザ光１８を照
射する。この時ミラー２０を透過した光量を光量
検出器２３で検出する。ミラー２０の透過率が予
めわかつていれば、発振したレーザ光１８の出力
を知ることができる。また透過光量調整器２８で
十分に低い出力で調整してあるが、透過率がわか
れば、ミラー２１，２４，２２，および対物レン
ズ１９の反射率、あるいは透過率を考慮して、ウ
エハまたはチツプ２７に照射されたレーザ出力が
算出できる。一方、ウエハまたはチツプ２７から
反射したレーザ光は対物レンズ１９を透過し、ミ
ラー２２，２４を反射して光量検出器２５に入力
し、反射光量を検出する。この時、対物レンズ１
９の透過率ミラー２２，２４の反射率がわかれ
ば、ウエハまたはチツプ２７からの反射光量を算
出することができる。これら、実際に照射された
レーザ光量と反射光量から、反射率を算出するこ
とは容易である。
例えば、ミラー２０の反射率r20が98％（透過
率は１−r20）、ミラー２１の反射率r21が99％ミラ
ー２４の反射率r24が10％、ガルバノミラー２２
の反射率r22が99％、対物レンズ１９の透過率t19
が80％として、光量検出器２３で、0.2μJ検出し
たとすれば、レーザ発振出力Po＝0.2／１−r20＝10μJ が得られる。透過光量調整器２８が透過率ｔ＝28
＝２％に設定してあれば、実際にウエハまたはチ
ツプ２７に照射されたレーザ光量P′はP′＝Po・
r20・r21・（１−r24）・r22・t19・t28＝0.138μJと求
まる。一方、光量検出器２５での光量がP″＝
0.00546μJと検出されれば、反射光量はＰ＝
P″／t19・r22・r24＝0.0689μJと算出できる。故にウ
エ ハまたはチツプ２７での反射率ＲはP″／P′＝0.5即ち 50％と算出できる。ここで第１図に示した配線接
続部に対して、低抵抗に必要かつ十分なレーザエ
ネルギが0.5μJであるならば、レーザ発振器１７
の出力を一定のまま、透過光量調整器２８の透過
率を t28＝0.5／P0・r20・（１−r24）・r22・t13・（１−
Ｒ） ＝0.1446（14.46％）に設定して、予め決定されて
いる、あるいはメモリテスタで検査した結果に基
づいて、第５図に示した選択回路１４内の配線接
続部にレーザを照射する。これにより、絶縁膜
８，９，１０による反射率の変化の影響を全く受
けずに、常に一定のエネルギがPoly−Si層３，
４，５に入力する様にレーザを照射することがで
きる。１チツプ内の処理が終了したら、他のチツ
プでも同じ手順でくり返す。この場合、１チツプ
内の絶縁膜８，９，１０の膜厚のばらつきは、無
視できる程度であり、また、１チツプを処理する
のに要する時間内でのレーザ発振器１７の出力の
変化も無視できるものとして、１チツプにつき１
ケ所の測定を行つている。しかし、レーザ発振器
１７の発振出力が短時間内に変動する場合には、
レーザを発振するたび毎に光量検出器２３での検
出光量から、透過光量調整器２８の透過率を調整
することにより、ウエハまたはチツプ２７に照射
されるレーザ・エネルギを常に一定にすることは
可能である。（ただし、パルス間のばらつきを補
正することはできない。） １チツプ内での絶縁膜８，９，１０の膜厚のば
らつきが無視できない場合は、第８図に示し様に
選択回路１４内の配線接続部周辺あるいは、膜厚
の変化が無視できる程度の位置に反射率測定部１
５′あるいは１５を設け、レーザ処理が必要な部
分に一番近い部分で、接続を行うたびに反射率を
測定することにより、より完全に絶縁膜８，９，
１０の膜厚のばらつきによる反射率の変化を補正
することができる。
率は１−r20）、ミラー２１の反射率r21が99％ミラ
ー２４の反射率r24が10％、ガルバノミラー２２
の反射率r22が99％、対物レンズ１９の透過率t19
が80％として、光量検出器２３で、0.2μJ検出し
たとすれば、レーザ発振出力Po＝0.2／１−r20＝10μJ が得られる。透過光量調整器２８が透過率ｔ＝28
＝２％に設定してあれば、実際にウエハまたはチ
ツプ２７に照射されたレーザ光量P′はP′＝Po・
r20・r21・（１−r24）・r22・t19・t28＝0.138μJと求
まる。一方、光量検出器２５での光量がP″＝
0.00546μJと検出されれば、反射光量はＰ＝
P″／t19・r22・r24＝0.0689μJと算出できる。故にウ
エ ハまたはチツプ２７での反射率ＲはP″／P′＝0.5即ち 50％と算出できる。ここで第１図に示した配線接
続部に対して、低抵抗に必要かつ十分なレーザエ
ネルギが0.5μJであるならば、レーザ発振器１７
の出力を一定のまま、透過光量調整器２８の透過
率を t28＝0.5／P0・r20・（１−r24）・r22・t13・（１−
Ｒ） ＝0.1446（14.46％）に設定して、予め決定されて
いる、あるいはメモリテスタで検査した結果に基
づいて、第５図に示した選択回路１４内の配線接
続部にレーザを照射する。これにより、絶縁膜
８，９，１０による反射率の変化の影響を全く受
けずに、常に一定のエネルギがPoly−Si層３，
４，５に入力する様にレーザを照射することがで
きる。１チツプ内の処理が終了したら、他のチツ
プでも同じ手順でくり返す。この場合、１チツプ
内の絶縁膜８，９，１０の膜厚のばらつきは、無
視できる程度であり、また、１チツプを処理する
のに要する時間内でのレーザ発振器１７の出力の
変化も無視できるものとして、１チツプにつき１
ケ所の測定を行つている。しかし、レーザ発振器
１７の発振出力が短時間内に変動する場合には、
レーザを発振するたび毎に光量検出器２３での検
出光量から、透過光量調整器２８の透過率を調整
することにより、ウエハまたはチツプ２７に照射
されるレーザ・エネルギを常に一定にすることは
可能である。（ただし、パルス間のばらつきを補
正することはできない。） １チツプ内での絶縁膜８，９，１０の膜厚のば
らつきが無視できない場合は、第８図に示し様に
選択回路１４内の配線接続部周辺あるいは、膜厚
の変化が無視できる程度の位置に反射率測定部１
５′あるいは１５を設け、レーザ処理が必要な部
分に一番近い部分で、接続を行うたびに反射率を
測定することにより、より完全に絶縁膜８，９，
１０の膜厚のばらつきによる反射率の変化を補正
することができる。
この他、各チツプ位置の精位置決め、あるいは
チツプの原点位置検出に用いるターゲツト・マー
クを用いた反射率測定が可能である。即ちチツプ
上の特定位置に、第７図に示したＸ−Ｙステージ
２６（ステツプ・アンド・リピータも含む）によ
るチツプ・サイズに相当する移動量の精度範囲に
十分入る大きさの短形、あるいはＬ字型のPoly
−Si層を形成し、Poly−Si層上をＸ−Y2方向に
レーザを走査（十分に低いエネルギで）して、
Poly−Si層とその周辺の反射率の差から、ター
ゲツト・マーク位置を検出する方法がとられてい
る。例えば第９図に示すターゲツト・マークの断
面に対して、断面に平行な方向にレーザ１８を走
査すると、第７図に示した光学系の光量検出器２
５の信号として、第１０図に示す信号が得られ
る。ここでターゲツト・マークの断面は第６図に
示した反射率測定部と全く同一でも良い。この得
られた信号からターゲツト・マークの中心、例え
ば、低反射部と高反射部の信号の中間値を示す位
置の中心からを求め（Ｘ−Y2方向について）、こ
の中心をチツプの原点として、選択回路内の配線
接続部をチツプの設計寸法から求めることができ
るが、このターゲツト・マーク上で得られた反射
光量から、絶縁膜８，９，１０の反射率を求める
ことができることは前記した通りである。また、
Poly−Si層１６とその周辺からの反射光量の差
が明確に得られない場合もある（周辺部において
SiO2膜２が加わることによつて反射光量がPoly
−Si層１６上と同程度になる場合）が、第１１図
に示す様に、Poly−Si層１６の周辺に反射率が
異なる層３０（例えばAI）をPoly−Si層１６と
接して、あるいは絶縁膜８あるいは８，９、ある
いは８，９，，１０を介して形成しても、（第１１
図はPoly−Si層１６と接している場合を示す）
あるいは、第１２図に示す様に、十分大きな
Poly−Si層１６の中央部上に、Poly−Si層１６
と接して、あるいは絶縁膜８あるいは８，９、あ
るいは８，９，，１０を介して形成しても（第１
２図は絶縁膜８，９を介して形成された場合を示
す）、十分に目的（位置決めおよび反射率の測定）
を達することができる。
チツプの原点位置検出に用いるターゲツト・マー
クを用いた反射率測定が可能である。即ちチツプ
上の特定位置に、第７図に示したＸ−Ｙステージ
２６（ステツプ・アンド・リピータも含む）によ
るチツプ・サイズに相当する移動量の精度範囲に
十分入る大きさの短形、あるいはＬ字型のPoly
−Si層を形成し、Poly−Si層上をＸ−Y2方向に
レーザを走査（十分に低いエネルギで）して、
Poly−Si層とその周辺の反射率の差から、ター
ゲツト・マーク位置を検出する方法がとられてい
る。例えば第９図に示すターゲツト・マークの断
面に対して、断面に平行な方向にレーザ１８を走
査すると、第７図に示した光学系の光量検出器２
５の信号として、第１０図に示す信号が得られ
る。ここでターゲツト・マークの断面は第６図に
示した反射率測定部と全く同一でも良い。この得
られた信号からターゲツト・マークの中心、例え
ば、低反射部と高反射部の信号の中間値を示す位
置の中心からを求め（Ｘ−Y2方向について）、こ
の中心をチツプの原点として、選択回路内の配線
接続部をチツプの設計寸法から求めることができ
るが、このターゲツト・マーク上で得られた反射
光量から、絶縁膜８，９，１０の反射率を求める
ことができることは前記した通りである。また、
Poly−Si層１６とその周辺からの反射光量の差
が明確に得られない場合もある（周辺部において
SiO2膜２が加わることによつて反射光量がPoly
−Si層１６上と同程度になる場合）が、第１１図
に示す様に、Poly−Si層１６の周辺に反射率が
異なる層３０（例えばAI）をPoly−Si層１６と
接して、あるいは絶縁膜８あるいは８，９、ある
いは８，９，，１０を介して形成しても、（第１１
図はPoly−Si層１６と接している場合を示す）
あるいは、第１２図に示す様に、十分大きな
Poly−Si層１６の中央部上に、Poly−Si層１６
と接して、あるいは絶縁膜８あるいは８，９、あ
るいは８，９，，１０を介して形成しても（第１
２図は絶縁膜８，９を介して形成された場合を示
す）、十分に目的（位置決めおよび反射率の測定）
を達することができる。
また、十分に大きなPoly−Si（不純物をドープ
していない層）に矩形あるいはＬ字形に不純物を
ドープした領域を形成するか、あるいは十分大き
なPoly−Si（不純物拡散層）に矩形あるいはＬ字
形のｉ層（不純物をドープしていない属）を形成
してもｉ層と不純物拡散層の反射率の差から、同
じ目的を達することができる。
していない層）に矩形あるいはＬ字形に不純物を
ドープした領域を形成するか、あるいは十分大き
なPoly−Si（不純物拡散層）に矩形あるいはＬ字
形のｉ層（不純物をドープしていない属）を形成
してもｉ層と不純物拡散層の反射率の差から、同
じ目的を達することができる。
ただし、第１１図の場合、得られる信号は周辺が
高く中央部が低くなり、また第１２図の場合中央
部が高く周辺が低くなる。求める反射光量は第１
１図の場合は中央部、第１２図の場合は周辺部で
ある。また、第９図〜第１２図に示したターゲツ
トマークを利用する実施例は第５図に示した反射
率測定部を設けた場合と同様に１チツプにつき、
1or2ケ所の測定で１チツプ全体の処理を行うもの
である。
高く中央部が低くなり、また第１２図の場合中央
部が高く周辺が低くなる。求める反射光量は第１
１図の場合は中央部、第１２図の場合は周辺部で
ある。また、第９図〜第１２図に示したターゲツ
トマークを利用する実施例は第５図に示した反射
率測定部を設けた場合と同様に１チツプにつき、
1or2ケ所の測定で１チツプ全体の処理を行うもの
である。
以上、本発明をROMへの書き込み、あるいは
半導体メモリの欠陥セル救済を目的とした配線接
続に適用した場合について説明して来た。しか
し、同様の目的のため、配線切断を行うために適
用した場合も全く同じ効果が得られる。即ち反射
率が高すぎると切断部への実効的なレーザ・エネ
ルギが低くなり切断できなかつたり、反射率が低
すぎると、切断部への実効的なレーザ・エネルギ
が高すぎ、基板に損傷を与えたりするが、本発明
を適用すれば、チツプ毎あるいは切断部毎に反射
率を測定して、最適なレーザ・エネルギで、配線
部に入力することができ、その歩留りを向上する
ことが可能であることは明らかである。
半導体メモリの欠陥セル救済を目的とした配線接
続に適用した場合について説明して来た。しか
し、同様の目的のため、配線切断を行うために適
用した場合も全く同じ効果が得られる。即ち反射
率が高すぎると切断部への実効的なレーザ・エネ
ルギが低くなり切断できなかつたり、反射率が低
すぎると、切断部への実効的なレーザ・エネルギ
が高すぎ、基板に損傷を与えたりするが、本発明
を適用すれば、チツプ毎あるいは切断部毎に反射
率を測定して、最適なレーザ・エネルギで、配線
部に入力することができ、その歩留りを向上する
ことが可能であることは明らかである。
この他、半導体素子の製造工程において、部分
的なあるいは全面のレーザ・アニーリング（イオ
ン注入した部分の結晶欠陥の回復）、部分的な結
晶状態の変化（多結晶あるいはアモルフアスから
単結晶へ、単結晶から多結晶あるいはアモルフア
スへ）等のレーザ処理を行う際にも、光学的に性
質の異なる膜を介してレーザ処理を行う場合に、
干渉による実効的な入力エネルギーの変化を補正
して、高品質なレーザ処理を行うことができるこ
とは明らかである。
的なあるいは全面のレーザ・アニーリング（イオ
ン注入した部分の結晶欠陥の回復）、部分的な結
晶状態の変化（多結晶あるいはアモルフアスから
単結晶へ、単結晶から多結晶あるいはアモルフア
スへ）等のレーザ処理を行う際にも、光学的に性
質の異なる膜を介してレーザ処理を行う場合に、
干渉による実効的な入力エネルギーの変化を補正
して、高品質なレーザ処理を行うことができるこ
とは明らかである。
また、用いるレーザとして、本実施例ではＱス
イツチYAGレーザの第２高調波を用いた場合に
ついて説明して来たが、それに限定されるもので
はなく、パルス発振、CW（連続）発振によらず、
また波長にもよらず、レーザ処理に用いるレーザ
で実際の反射率が測定可能であることは明らかで
ある。
イツチYAGレーザの第２高調波を用いた場合に
ついて説明して来たが、それに限定されるもので
はなく、パルス発振、CW（連続）発振によらず、
また波長にもよらず、レーザ処理に用いるレーザ
で実際の反射率が測定可能であることは明らかで
ある。
以上述べて来た様に、本発明によればプログラ
ム配線層上に多層の透明絶縁膜を被覆した半導体
集積回路を製造する際、生じる多層の透明絶縁膜
の膜厚等の特性のバラツキに対してレーザ光の干
渉効果による滅衰の変動を補正して常に一定のレ
ーザ光エネルギをプログラム配線部に与えて下層
にダメージを与えることなく、高品質のプログラ
ミングを行つて、高歩留まりの半導体集積回路が
得られる効果を奏する。
ム配線層上に多層の透明絶縁膜を被覆した半導体
集積回路を製造する際、生じる多層の透明絶縁膜
の膜厚等の特性のバラツキに対してレーザ光の干
渉効果による滅衰の変動を補正して常に一定のレ
ーザ光エネルギをプログラム配線部に与えて下層
にダメージを与えることなく、高品質のプログラ
ミングを行つて、高歩留まりの半導体集積回路が
得られる効果を奏する。
第１図は本発明の適用対象である配線接続部の
構成図、第２図〜第４図は膜厚が変化した場合の
反射率の変化を示す図、第５図は本発明の半導体
メモリチツプを示す図、第６図は反射率測定部の
断面図、第７図は本発明方法を実施するための光
学系構成図、第８図は本発明の別な実施例である
半導体メモリチツプを示す図、第９図はターゲツ
トマークの断面図、第１０図はターゲツトマーク
から得られる信号の一例を示す図、第１１図、及
び第１２図は別なターゲツト・マークの断面図。 １……Si基板、２……SiO2膜、３，４……n+
形Poly−si層、５……ｉ層、８，９，１０……絶
縁膜、１５，１５′，１５″……反射率測定部、１
７…レーザ発振器、１８……レーザ光、１９……
対物レーズ、２３，２５……光量検出器、２８…
…透過光量調整器、１６……Poly−Si層、３０
……反射率の異なる層。
構成図、第２図〜第４図は膜厚が変化した場合の
反射率の変化を示す図、第５図は本発明の半導体
メモリチツプを示す図、第６図は反射率測定部の
断面図、第７図は本発明方法を実施するための光
学系構成図、第８図は本発明の別な実施例である
半導体メモリチツプを示す図、第９図はターゲツ
トマークの断面図、第１０図はターゲツトマーク
から得られる信号の一例を示す図、第１１図、及
び第１２図は別なターゲツト・マークの断面図。 １……Si基板、２……SiO2膜、３，４……n+
形Poly−si層、５……ｉ層、８，９，１０……絶
縁膜、１５，１５′，１５″……反射率測定部、１
７…レーザ発振器、１８……レーザ光、１９……
対物レーズ、２３，２５……光量検出器、２８…
…透過光量調整器、１６……Poly−Si層、３０
……反射率の異なる層。
Claims (1)
- 【特許請求の範囲】 １ プログラム配線層上に多層の透明絶縁膜を被
覆した半導体集積回路に対して、予め、上記プロ
グラム配線部と同一断面構造を有する反射率測定
部に、上記プログラム配線部に照射するレーザ光
と同一波長のレーザ光を上記測定部分が溶融しな
い充分に低いパワーでもつて照射して、上記反射
率測定部に照射するレーザ光の光量を照射光量検
出器で検出すると共に上記反射率測定部から上記
多層の透明絶縁膜の特性の変動に基づいて多重干
渉によつて得られる反射光量を反射光量検出器で
検出し、上記照射光量検出器で検出される照射光
量と上記反射光量検出器で検出される反射光量と
の関係からプログラム配線部の反射率を求め、こ
の求められたプログラム配線部の反射率からこの
プログラム配線部に吸収される実効エネルギが上
記多層の透明絶縁膜の特性の変動にかかわらず常
に一定になるようにレーザ出力を調整してプログ
ラム配線部に照射して接続または切断のプログラ
ミングを行なうことを特徴とする半導体集積回路
におけるプログラミング方法。 ２ 上記反射率測定部が、プログラミングを行な
うプログラミング配線部であることを特徴とする
特許請求の範囲第１項記載の半導体集積回路にお
けるプログラミング方法。 ３ プログラム配線層上に多層の透明絶縁膜を被
覆した半導体集積回路に対して、予め、上記プロ
グラム配線部と同一断面構造を有して設けられた
ターゲツトマーク部に、上記プログラム配線部に
照射するレーザ光と同一波長のレーザ光を上記タ
ーゲツトマーク部が溶融しない充分に低いパワー
でもつて照射して、上記ターゲツトマーク部に照
射するレーザ光の光量を照射光量検出器で検出す
ると共に上記測定部から上記多層の透明絶縁膜の
特性の変動に基づいて多重干渉によつて得られる
反射光量を反射光量検出器で検出し、ターゲツト
マークとその周囲の反射率の相異によつて上記反
射光量検出器で検出される照射光量と上記反射光
量検出器で検出されるターゲツトマークの像から
そのターゲツトマークの位置を検出し、この検出
されたターゲツトマークの位置を基準にしてプロ
グラミングしようとするプログラミング配線部を
位置決めし、上記照射光量検出器で検出される照
射光量と上記反射光量検出器で検出される反射光
量との関係からプログラム配線部の反射率を求
め、この求められたプログラム配線部の反射率か
らこのプログラム配線部に吸収される実効エネル
ギが上記多層の透明絶縁膜の特性の変動にかかわ
らず常に一定になるようにレーザ出力を調整して
上記置決めされたプログラム配線部に照射してプ
ログラミングを行なうことを特徴とする半導体集
積回路におけるプログラミング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57149309A JPS5940548A (ja) | 1982-08-30 | 1982-08-30 | 半導体集積回路におけるプログラミング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57149309A JPS5940548A (ja) | 1982-08-30 | 1982-08-30 | 半導体集積回路におけるプログラミング方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5940548A JPS5940548A (ja) | 1984-03-06 |
| JPH0516182B2 true JPH0516182B2 (ja) | 1993-03-03 |
Family
ID=15472307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57149309A Granted JPS5940548A (ja) | 1982-08-30 | 1982-08-30 | 半導体集積回路におけるプログラミング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5940548A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7741131B2 (en) * | 2007-05-25 | 2010-06-22 | Electro Scientific Industries, Inc. | Laser processing of light reflective multilayer target structure |
| GB2459669A (en) * | 2008-04-30 | 2009-11-04 | Xsil Technology Ltd | Dielectric layer pulsed laser scribing and metal layer and semiconductor wafer dicing |
| SI3544760T1 (sl) * | 2016-11-23 | 2021-04-30 | Aperam | Postopek za lasersko dekapiranje premikajočega se kovinskega izdelka in postrojenje za izvedbo le-tega |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5627352A (en) * | 1979-08-11 | 1981-03-17 | Ricoh Co Ltd | Ink jet head |
-
1982
- 1982-08-30 JP JP57149309A patent/JPS5940548A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5940548A (ja) | 1984-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6593542B2 (en) | UV laser system and method for single pulse severing of IC fuses | |
| JP5202026B2 (ja) | レーザスクライブ装置 | |
| US6987786B2 (en) | Controlling laser polarization | |
| US20070227586A1 (en) | Detection and ablation of localized shunting defects in photovoltaics | |
| JP2002517902A (ja) | 紫外線レーザ出力による導電性リンクの切断方法 | |
| EP4164833B1 (en) | Method and system for laser welding of a semiconductor material | |
| EP0716448A1 (fr) | Procédé de marquage de circuits intégrés avec un laser, et appareil de marquage s'y rapportant | |
| US5021362A (en) | Laser link blowing in integrateed circuit fabrication | |
| JP2010149146A (ja) | レーザ加工装置 | |
| JP2531453B2 (ja) | レ―ザ加工装置 | |
| JPH0516182B2 (ja) | ||
| WO2016147751A1 (ja) | レーザビームの強度分布測定装置およびレーザビームの強度分布測定方法 | |
| JP2916452B1 (ja) | 結晶性半導体薄膜の評価方法およびレーザアニール装置 | |
| JPS6267834A (ja) | レ−ザ処理方法 | |
| JP5502726B2 (ja) | 光反射性多層ターゲット構造のレーザ加工 | |
| JPS5940526A (ja) | レ−ザ処理方法およびその装置 | |
| US4383165A (en) | Method for aligning laser beam with fuses in integrated circuit | |
| JPH02181458A (ja) | 半絶縁材料よりなる基体を製造する方法 | |
| JP2775005B2 (ja) | レーザ切断判定方法 | |
| KR100958639B1 (ko) | 레이저 조사 장치 및 레이저 조사 방법 | |
| JPS59178748A (ja) | レ−ザ処理方法 | |
| JPS58112327A (ja) | レ−ザアニ−ル装置 | |
| JPH0687478B2 (ja) | 配線層の検査方法 | |
| JPH0550272A (ja) | 薄膜除去方法及び装置 | |
| JPS62136853A (ja) | レ−ザ処理装置 |