JPS5940548A - 半導体集積回路におけるプログラミング方法 - Google Patents

半導体集積回路におけるプログラミング方法

Info

Publication number
JPS5940548A
JPS5940548A JP57149309A JP14930982A JPS5940548A JP S5940548 A JPS5940548 A JP S5940548A JP 57149309 A JP57149309 A JP 57149309A JP 14930982 A JP14930982 A JP 14930982A JP S5940548 A JPS5940548 A JP S5940548A
Authority
JP
Japan
Prior art keywords
laser
reflectance
laser processing
irradiated
processed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57149309A
Other languages
English (en)
Other versions
JPH0516182B2 (ja
Inventor
Mikio Hongo
幹雄 本郷
Takeoki Miyauchi
宮内 建興
Takao Kawanabe
川那部 隆夫
Morio Inoue
井上 盛生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP57149309A priority Critical patent/JPS5940548A/ja
Publication of JPS5940548A publication Critical patent/JPS5940548A/ja
Publication of JPH0516182B2 publication Critical patent/JPH0516182B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00Interconnections in chips, wafers or substrates
    • H10W20/40Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/49Adaptable interconnections, e.g. fuses or antifuses
    • H10W20/491Antifuses, i.e. interconnections changeable from non-conductive to conductive
    • H10W20/492Antifuses, i.e. interconnections changeable from non-conductive to conductive changeable by the use of an external beam, e.g. laser beam or ion beam
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00Interconnections in chips, wafers or substrates
    • H10W20/40Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/49Adaptable interconnections, e.g. fuses or antifuses
    • H10W20/493Fuses, i.e. interconnections changeable from conductive to non-conductive
    • H10W20/494Fuses, i.e. interconnections changeable from conductive to non-conductive changeable by the use of an external beam, e.g. laser beam or ion beam

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体集積回路にレーザ光を照射して処理を行
う方法に係り、特にレーザ光により半導体集積回路内の
配線を接続、あるいは切断する方法、およびその対象と
なる半導体集積回路に関するものである。
集積回路内の配線の一部を切断または接続(短絡)する
ことにより、製作源の集積回路チップにプログラム(回
路変更)を行うことができる。従来、このプログラム(
回路変更)は、例えば読み出し専用メモIJ (ROM
 )のプログラム、あるいは最近ではメモリ素子の欠陥
セルの救済に利用されている。これらの従来法として(
1)  レーザにより外部から光学的にエネルギを与え
てPo1y −SiあるいはM、ニクロム等の配線の特
定部を切断する。
(2)  レーザにより外部から光学的にエネルギを与
えて、即ちpoly −Si配線(低抵抗部)の一部に
設けられた高抵抗部(不純物が何もドープされていなく
ても良い)とその周辺部にレーザを照射して高抵抗部を
低抵抗化することより接続する。
が知られている。
いずれの方法でも、 ROM等の場合には、あらかじめ
決められた部分、欠陥セルの救済に利用する場合にはメ
モリテスタ等での試験結果から決まる部分K、あらかじ
め設定された条件、即ち一定のレーザ・パワーおよび一
定のノくルス数を照射して、切断、接続等の処理を行っ
ている。
しかし、一般的にはレーザが照射される部分であるpo
ly −Si 、 Al 、ニクロム等で形成された配
線は、St O2、7’ SG(リンガラス) 、 、
5z、A’、 、 StO等の単層あるいはそれらの複
数の層からなるパッシベーション膜で覆われた状態で処
理され、必要に応じて特に切断を行った場合には最終的
ナハッシベーション膜を形成する。ここで、配線部の上
に形成されたパッシベーション膜を通してレーザを照射
すると、パッシベーション膜厚の変動により、干渉効果
のため反射率が大きく変動し、結果的に配線部に入力す
るレーザパワーが変動してしまう。そのため、切断を行
う場合には、一定条件でレーザを照射しても、配線が切
断できなかったり、基板Kまでダメージが生じたりして
しまう。また接続を行う場合には一定条件でレーザを照
射しても、接続できなかったり、配線が切断されてしま
ったりして、歩留りが低いという問題があった。これを
防ぐために、パッシベーション膜厚を一定にする努力が
なされているが、極めて困難であるのが現状である。
本発明の目的は従来技術の欠点をなくし、半導体集積回
路に対するレーザ処理を高品質・高歩留りに実施できる
方法およびそのための半導体集積回路を提供することに
ある。
本発明は、レーザな照射すべき配線部と同一構造の反射
率測定部を設けて、十分に低いエネルギで切断・接続に
用いるものと同一のレーザを照射して反射率を測定し、
その反射率から配線部で吸収されるレーザ・パワーを算
出し常に一定となる様に、レーザ発振器の出力を調整す
るか、途中の光学系により、照射されるレーザパワーを
調整するものである。
以下、図に従って本発明の実施例について説明する。ま
ず、本発明をレーザによる配線接続に適用した場合につ
いて述べる。第1図は一般的な配線接続部の構造を示す
図であり、Si基板1に被着したSin!膜2により基
板1と絶縁された2つのル+形poly−5i (多結
晶シリコン層)3.4が極めて高抵抗の(例えば109
Ω10以上)Po1y−Si層(不純物がドープされて
いた(とも良い)からなる2層5を介在して対向してい
る配線構造を持ち、それらの上に絶縁膜8.絶縁膜9、
絶縁膜10が形成されている。ここでル+形層ろ、4お
よびi層5は厚さが100〜500rLmでありル+形
層3,4はリンまたはヒ素が、不純物濃度1 (3u/
ca以上にドープされている。また絶縁膜8は、厚さが
20〜20旧諜(200〜200OA)のS乙O!膜、
絶縁膜9は1〜iQmo1%のリンを含む100〜10
01000TL、1〜1μm)の厚さのリンガラス膜(
psG膜)、絶縁膜10は厚さが500〜4000 n
m(0,5〜4μm)のSin、またはSiOまたはS
iNノ単独あるいはそれらの複数の膜から成っている最
終的な絶縁膜(Fiルal l’azri vasi 
on膜)ゝである。
第1図に示した配線接続部に対して、絶縁膜8゜9.1
0に対して十分に透明な波長のレーザ光7をrL+形p
oly−5i層6,4および2層5に照射すると適正な
レーザ条件のもとでは、を層5にル1形層ろ、4または
PSGS2O2ちらか、あるいは両方からリンが拡散し
、1層5は低抵抗化する。この時、絶縁膜8,9.10
には、はとんど損傷を与えない。ここで、適正なレーザ
条件とは、例えばQスイッチYAGレーザの第2高調波
を用いて、1〜2パルスでpoly−Si配線部を断線
に致らしめるパワー密度の1/2のパワー密度で数ノく
ルス〜数10パルス照射する条件である。また、ここで
、低抵抗化により接続された状態とは、高抵抗poly
−5i層(1層)5の抵抗値が105Ω以下に低下した
状態を15゜これはレーザ照射前の高抵抗poly −
SL層(1層)5の抵抗値10°Ω以上と比較すると1
04以上の変化であり、完全に短絡状態、即ち接続状態
と見なして差支えない。
しかしながら、半導体チップを製造する工程において、
絶縁膜8,9.10の膜厚を常に一定に保つことは極め
て困難である。ここで絶縁膜8,9゜10の膜厚が変化
した場合につし・て述べる。絶縁膜10をS r−Ot
の単層膜とすると、絶縁膜8,9.10ともに波長53
24A0(YAGレーザの第2高調波)に対して屈折率
145と考えて差支えなく、吸収も無視できるから、絶
縁膜8,9,10を全体として一層の絶縁膜と考えるこ
とができる。この時、YAGレーザの第2高調波を上記
構造に垂直に入射した場合の絶縁膜の膜厚と反射率の変
化をSiの屈折率を4.3として第2図に示す。この図
からλ わかる様に]T= 1856 Aを周期に反射率は約1
1%〜39%の範囲で変化する。(λは入射光の波長。
ルは絶縁膜の屈折率)即ち、一定の出力のレーザ7を照
射した場合、実効的にpoly −Si層ろ。
4.5で吸収されるレーザ・エネルギは照射エネルギに
対して61%〜89%の範囲で変化することを示してい
る。
次に絶縁膜10として窒化シリコン膜の単層膜を用いた
場合について述べる。窒化シリコンの5324/fに対
する屈折率は約2.0である。前述のごとく絶縁膜8と
絶縁膜9は膜厚がそれぞれ20〜200 nm 、 1
00−1000 nmであるが光学的には同質であり、
120〜1200nrnの絶縁膜と考えることができる
。また絶縁膜10は500〜4000 nmである。
ここで絶縁膜8,90合計を640ルm 絶縁膜10を
1400rLmとする。第3図に絶縁膜8,9を640
nm忙固定して、絶縁膜10が1200〜1600n、
mの範囲で変化した場合、第4図に絶縁膜10を140
0rLmに固定して、絶縁膜8,9が400〜BOOn
mの範囲で変化した場合の反射率の変化を示す。各々、
12%〜61%、0.4%〜61%の範囲で変化してい
る。
これらの膜厚と反射率の関係は、例えば、裳華房 金属
、藤原 共著 [薄膜(応用物理学選書3 )J P、
227かも求めたー即ち、絶縁膜8゜9.10の膜厚に
より反射率が1%以下から61%まで変化する。このこ
とは、レーザ出力が一定でも、poly−5i層3,4
.5への実効的なレーザ入力は39%〜99%の間で変
化することを意味しており、例えばレーザ出力を1μノ
一定で照射してもPo1y−5乙J@3,4.5で吸収
されるエネルギは0.39μm〜0.99μノ の範囲
でばらつく。このことは、レーザ出力が常に一定でも、
吸収エネルギが少ないため、低抵抗化が起こらない場合
や、吸収エネルギが多すぎてpoly −Si ff4
3,4.5が損傷を受ける場合が生じ、接続の歩留りが
低いという問題が生じる。しかも、第3図および第4図
に示した変化は一方の膜厚を一定にした場合の特性であ
るが、実際には両方の膜厚が同時に変化するため、それ
ぞれが1101L変化するだけで、反射率が大きく変化
する場合もあり、さらにレーザ出力のバラつきも考慮す
る乏、歩留り低下は著しい。
本発明のレーザ処理方法を示す。半導体メモリチップ内
に設けられた配線接続部あるいは、配線接続部と同一構
造(レーザ照射の対象となるPo1y−5i層3,4.
5の下部構造は任意で良い)部分に、使用するレーザと
同一レーザでがっ出力が十分に低い状態で照射し、レー
ザ発振出力から配線接続部に照射されたレーザエネルギ
を求め(途中の光学系の透過率は予めわがっている)、
配線接続部、あるいはそれと同一構造の部分からの反射
光量から、反射率を算出する。
この反射率から配線接続部で吸収された実効的なレーザ
・エネルギーを求め、実効的なレーザエネルギが最適条
件となる様にレーザ発振器出力を調整するか、途中の光
学系で配線接続部に照射される出力を調整した後、目的
の配線接続部に照射する。照射されるレーザ・スポット
径が配線接続部と同等あるいは小さい場合には、配線接
続部自体で反射率を求め、スポット径が大きい場合には
、チップ内の特定部に設けた反射率測定部で反射率を求
める。
第5図に本発明による半導体メモリ・チップを示す。数
■×数調のSi基板11上に数万から数10万個のメモ
リセル12(予備メモリセルも含む)が形成され、チッ
プ周辺にはボンディング用パッド13が形成されている
。また、メモリセル12内に欠陥が発見された場合に、
予備メモリに切り換えるための選択回路14が設けられ
ており、その一部は第1図に示す構造を持っている。そ
して、選択回路に近い部分に反射率測定部15が形成さ
れている。この反射率測定部15は、第6図に示すaK
第7図に示した配線接続部と同じ断面構造、即ちSi基
1と5in2膜2土にpoly−5i層16(この場合
は、rL+形層でもL層でも良い)が、照射されるレー
ザ7のスポット径と、位置性め精度を考慮した大きさ、
例えば20μm口あるいは2011mφに形成され、そ
の上には第1図と同様に、絶縁膜8,9.10が形成さ
れている。
次に第5図に示したチップにレーザを照射する場合の手
順について述べる。第7図に、本発明を実施するに最適
なレーザ光学系を示す。ここでは説明に必要な部分のみ
を示しである。レーザ発低器17から発振したレーザ光
18を対物レンズ19に入射するために光路を曲げるミ
ラー20゜21およびX−Y方向にレーザ光18を走査
するための例えばガルバノミラ−22(図中では一方向
だけを示す)およびミラー20からの透過光量を検出す
るための光検出器23.ミラー24かもの反射光景を検
出するための光検出器25 、 X −Yステージ26
上に載置されたウェハまたはチップ27に照射するレー
ザ出力を調整するための透過光量調整器28、および、
ウエノ・またはチップ27の位置決め、光量検出器23
.25の信号からレーザ光景・反射率等の演算、透過光
量調整器28の制御、およびレーザの0N−OFF等の
制御を行うための制御装置29かも成っている。
まず、X−Yステージ26上に置かれたウェハまたはチ
ップ27に対して、X−Y−θの位置決め調整を行った
後、第5図に示した反射率測定部15に対して十分に低
い出力でレーザ光18を照射する。この時ミラー2oを
透過した光量を光景検出器26で検出する。ミラー2o
の透過率が予めわかっていれば、発振したレーザ光18
の出力を知ることができる。また透過光量調整器28で
十分に低い出力に調整しであるが、透過率がわかれば、
ミラー21.24.22および対物レンズ19の反射率
、あるいは透過率を考慮して、ウェハまたはチップ27
に照射されたレーザ出力が算出できる。一方、ウェハま
たはチップ27がら反射したレーザ光は対物レンズ19
を透過し、ミラー22゜24を反射して光量検出器25
に入力し、反射光量を検出する。この時、対物レンズ1
9の透過率ミラー22,24の反射率がわかれば、ウェ
ハまたはチップ27からの反射光量を算出することがで
きる。これら、実際に照射されたレーザ光量と反射光量
から、反射率を算出することは容易である。
例えば、ミラー200反射率γ2oが98%(透過率は
1−720)+ミラー210反射率測定部が99%ミラ
ー240反射率”14が10%、ガルバノミラ−220
反射率r、が99%、対物レンズ19の透過率t1゜が
80q6として、光量検出器23で、0.2μJ検出し
たとすれば、レーザ発振出力P。=1”20=10μJ
が得られる。透過光量調整器28が透過率t2.=2%
に設定してあれば、実際にウエノ・またはチップ27に
照射されたレーザ光−IIkP′はP″”’/’O”2
0”21’(1”!4)”!2’tlG”2g=016
8μJと求まる。一方、光量検出器25での光量がP″
−0,00546μJと検出されれば、反射光量−〇、
5即ち50%と算出できる。ここで第1図に示した配線
接続部に対して、低抵抗に必要かつ十分なレーザエネル
ギが0.5μJであるならば、レーザ発振器17の出力
を一定のまま、透過光量調整器28の透過率を 0.1446 (14,46%)に設定して、予め決定
されている、あるいはメモリテスタで検査した結果に基
づいて、第5図に示した選択回路14内の配線接続部に
レーザを照射する。これにより、絶縁膜8,9.10に
よる反射率の変化の影響を全く受けずに、常に一定のエ
ネルギがpoly −Si層6,4゜5に入力する様に
レーザを照射することができる。1チツプ内の処理が終
了1−たら、他のチップでも同じ手順でくり返す。この
場合、1チツプ内の絶縁膜8,9.10の膜厚のばらつ
きは、無視できる程度であり、また、1チツプを処理す
るのに要する時間内でのレーザ発振器17の出力の変化
も無視できるものとして、1チツプにつき1ケ所の測定
を行っている。しかし、レーザ発振器170発振出力が
短時間内に変動する場合には、レーザな発振するたび毎
に光量検出器23での検出光量から、透過光量調整器2
8の透過率を調整することKより、ウエノ・またはチッ
プ27に照射されるレーザ・エネルギを常圧一定にする
ことは可能である。(ただし、パルス間のばらつきを補
正することはできない。) 1チツプ内での絶縁膜8,9,10の膜厚のばらつきが
無視できない場合には、第8図に示す様に選択回路14
内の配線接続部周辺あるいは、膜厚の変化が無視できる
程度の位置に反射率測定部15′あるいは15〃を設け
、レーザ処理が必要な部分に一番近い部分で、接続を行
うたびに反射率を測定することにより、より完全に絶縁
膜8゜9.10の膜厚のばらつきによる反射率の変化を
補正することができる。
この他、各チップ位置の精位置決め、あるいはチップの
原点位置検出に用いるターゲット・マークを用いた反射
率測定が可能である。即ちチップ上の特定位置に、第7
図に示したX−Yステージ26(ステップ・アンド・リ
ピータも含む)Kよるチップ・サイズに相当する移動量
の精度範囲に十分大る大きさの矩形、あるいはL字型の
Po1y −Si層を形成し、poly−5i層上をX
−Y2方向にレーザを走査(十分に低いエネルギで)し
て、poly−5i層とその周辺の反射率の差から、タ
ーゲットマーク位置を検出する方法がとられている。例
えば第9図に示すターゲットマークの断面に対して、断
面に平行な方向にレーザ光18を走査すると、第7図に
示した光学系の光量検出器25の信号として、第10図
に示す信号が得られる。ここでターゲット・マークの断
面は第6図に示した反射率測定部と全く同一でも良い。
この得られた信号からターゲットマークの中心、例えば
、低反射部と高反射部の信号の中間値を示す位置の中心
からを求め(X−Y2方向について)、この中心をチッ
プの原点として、選択回路内の配線接続部をチップの設
計寸法から求めることができるが、このター1ゲツト・
マーク上で得られた反射光量から、絶縁膜8,9.10
の反射率を求めることができることは前記した通りであ
る。また、poly−5i層16とその周辺からの反射
光量の差が明確に得られない場合もある(周辺部におい
て5int膜2が加。
わることによって反射光量がpoly−5i屑16上と
同程度になる場合)が、第11図忙示す様忙、poly
 −Sii層6の周辺に反射率が異なる層6゜(例えば
M)をPo1y −Si f416と接して、あるいは
絶縁膜8あるいは8,9.あるいは8,9.10を介し
て形成しても、(第11図はpoly−5i層16と接
している場合を示す)あるいは、第12図に示す様に、
十分大きなpoly −Sii層6の中央部上に、po
ly−5i層16と接して、あるいは絶縁膜8.あるい
は8,9.あるいは8,9.10を介して形成しても(
第12図は絶縁膜8,9を介して形成された場合を示す
)、十分に目的(位置決めおよび反射率の測定)を達す
ることができる。
また、十分に大きなpoly−5i  (不純物をドー
グしていないN4)に矩形あるいはL字形に不純物をド
ープした領域を形成するか、あるいは十分大きなpol
y−5i(不純物拡散層)に矩形あるいはL字形の1層
(不純物をドープしていない属)を形成してもi層と不
純物拡散層の反射率の差から、同じ目的を達することが
できる。
ただし、第11図の場合、得られる信号は周辺が高(中
央部が低くなり、また第12図の場合中央部が高く周辺
が低くなる。求める反射光量は第11図の場合は中央部
、第12図の場合は周辺部である。また、第9図〜第1
2図に示したターゲットマークな利用する実施例は第5
図に示した反射率測定部を設けた場合と同様に1チツプ
につき、10r2ケ所の測定で1チップ全体の処理を行
うものである。
以上、本発明をROMへの書き込み、あるいは半導体メ
モリの欠陥セル救済を目的とした配線接続に適用した場
合について説明して来た。しかし、同様の目的のため、
配線切断を行うために適用した場合も全く同じ効果が得
られる。即ち反射率が高すぎると切断部への実効的なレ
ーザ・エネルギが低くなり切断できながったり、反射率
が低すぎると、切断部への実効的なレーザ・エネルギが
高すぎ、基板に損傷を与えたりするが、本発明を適用す
れば、チップ毎あるいは切断部毎に反射率を測定して、
最適なレーザ・エネルギで、配線部に入力することがで
き、その歩留りを向上することが可能であることは明ら
かである。
この他、半導体素子の製造工程において、部分的なある
いは全面のレーザ・アニーリング(イオン注入した部分
の結晶欠陥の回復)2部分的な結晶状態の変化(多結晶
あるいはアモルファスから単結晶へ、単結晶から多結晶
あるいはアモルファスへ)等のレーザ処理を行う際にも
、光学的に性質の異なる膜を介してレーザ処理を行う場
合に、干渉による実効的な入力エネルギーの変化を補正
して、高品質なレーザ処理を行うことができることは明
らかである。
また、用いるレーザとして、本実施例ではQスイッチY
AGレーザの第2高調波を用いた場合について説明して
来たが、それに限定されるものではなく、パルス発振、
CF(連続)発振によらず、また波長にもよらず、レー
ザ処理に用いるレーザで実際の反射率が測定可能である
ことは明らかである。
以上述べて来た様に、本発明によれば使用するレーザに
対して透明な膜を介してレーザ処理を行う場合罠、透明
膜の膜厚変化によるレーザ光の干渉効果を補正して一定
のレーザ条件で高品質高歩留りに処理が行える効果があ
る。
【図面の簡単な説明】
第1図は本発明の適用対象である配線接続部の構成図、
第2図〜第4図は膜厚が変化した場合の反射率の変化を
示す図、第5図は本発明の半導体メモリチップを示す図
、第6図は反射率測定部の断面図、第7図は本発明方法
を実施するための光学系構成図、第8図は本発明の別な
実施例である半導体メモリチップを示す図、第9図はタ
ーゲットマークの断面図、第10図はり面図。 。 1・・・・・・・・・・・・・・・・・Si基板2・・
・・・・・・・・・・・・・・・・5 t Ot膜ろ、
4・・−・・・・・・・・ル+形Po1y −Si 層
5・・・・・・・・・・・・・・・・1層8,9,10
・・・・・・絶縁膜 15.15’、15“・・・反射率測定部17・・・・
・・・・・・・・・・・レーザ発振器18・・・・・・
・・・・・・・・・レーザ光19・・・・・・・・・・
・・・・・対物レース23.25・・・・・・・・・光
量検出器28・・・・・・・・−・・・・・透過光量調
整器16・・・・・・・・・・・・・・・poly −
Si層30・・・・・・・・・・・・・・反射率の異な
る層代理人弁理士 薄 1)利 幸 鴇  1  図 箆  2  図 糸色 展翫月莫 月莫 万引  (1”1m)第 3 
図 +200   +3001400  1500/600
許ポヘ 芹−V坤胃 10の 月菫ハE (’n  筑
)第 4 図 り色添4月外 8,90合言十月莞i(nm)箋 S 
図 r 第  6  図 第  7  図 箋 8 口 l 第  9   図 第 10  図 正負 位 貫 第 11  口

Claims (1)

  1. 【特許請求の範囲】 1、 レーザ光に対して透明な膜を介して、レーザ処理
    を行う場合に、被レーザ処理部と同一構造の上記レーザ
    光に対して透明な膜を有する反射率測定部を有すること
    を特徴とする半導体集積回路。 2、特許請求の範囲第1項記載の半導体集積回路におい
    て、半導体集積回路の特定位置に設けた被レーザ処理部
    と同一構造の部分および反射率の異なる部分からなり、
    反射光量の差から上記半導体集積回路の位置検出と被レ
    ーザ処理部の反射率測定を行うターゲットマークを備え
    たことを特徴とする半導体集積回路。 3、 レーザ光に対して透明な膜を介してレーザ処理を
    行うレーザ処理方法において、被レーザ処理部と同一構
    造の部分に、レーザ処理を行うのに用℃・るものと同一
    レーザを、出力を十分低い状態で照射して、レーザ発振
    器出力と上記同一構造の部分からの反射光量を検出し、
    反射率を求め、その反射率から被レーザ処理部に吸収さ
    れる実効エネルギを求め、実効エネルギが常に一定とな
    る様に被レーザ処理部に照射されるレーザ出力を調整す
    ることを特徴とするレーザ処理方法。 4 上記特許請求の範囲第6項記載のレーザ処理方法に
    おいて、被レーザ処理部と同一構造の部分として、被レ
    ーザ処理部自体を用いることを特徴とするレーザ処理方
    法。 5 上記特許請求の範囲第3項記載のレーザ処理方法に
    おいて、被レーザ処理部と同一構造の反射率測定部を被
    レーザ処理部の周辺に設け、上記反射率測定部での反射
    率から、被レーザ処理部に照射されるレーザ出力を調整
    することを特徴とするレーザ処理方法。 6、 レーザ光に対して透明な膜を介してレーザ処理を
    行うレーザ処理方法において、被レーザ処理部と同一構
    造の部分および反射率が異なる部分からなるターゲット
    マークを設け、レーザ処理を行うに用いる同一レーザを
    、出力を十分低い状態で照射走査して、上記ターゲット
    マークからの反射光量を検出し、その反射光量から被レ
    ーザ処理体の位置検出と、被レーザ処理部の反射率測定
    を同時に行い、得られた反射率から被レーザ処理部に吸
    収される実効エネルギを求め、実効エネルギが常に一定
    となる様に被レーザ処理部に照射されるレーザ出力を調
    整することを特徴とするレーザ処理方法。
JP57149309A 1982-08-30 1982-08-30 半導体集積回路におけるプログラミング方法 Granted JPS5940548A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57149309A JPS5940548A (ja) 1982-08-30 1982-08-30 半導体集積回路におけるプログラミング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57149309A JPS5940548A (ja) 1982-08-30 1982-08-30 半導体集積回路におけるプログラミング方法

Publications (2)

Publication Number Publication Date
JPS5940548A true JPS5940548A (ja) 1984-03-06
JPH0516182B2 JPH0516182B2 (ja) 1993-03-03

Family

ID=15472307

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57149309A Granted JPS5940548A (ja) 1982-08-30 1982-08-30 半導体集積回路におけるプログラミング方法

Country Status (1)

Country Link
JP (1) JPS5940548A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010528861A (ja) * 2007-05-25 2010-08-26 エレクトロ サイエンティフィック インダストリーズ インコーポレーテッド 光反射性多層ターゲット構造のレーザ加工
JP2011519175A (ja) * 2008-04-30 2011-06-30 エレクトロ サイエンティフィック インダストリーズ インコーポレーテッド 半導体ウェハのダイシング
JP2020513323A (ja) * 2016-11-23 2020-05-14 アペラム 動作中の金属製品のレーザースケール除去方法、及びそれを実施するための装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5627352A (en) * 1979-08-11 1981-03-17 Ricoh Co Ltd Ink jet head

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5627352A (en) * 1979-08-11 1981-03-17 Ricoh Co Ltd Ink jet head

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010528861A (ja) * 2007-05-25 2010-08-26 エレクトロ サイエンティフィック インダストリーズ インコーポレーテッド 光反射性多層ターゲット構造のレーザ加工
JP2011519175A (ja) * 2008-04-30 2011-06-30 エレクトロ サイエンティフィック インダストリーズ インコーポレーテッド 半導体ウェハのダイシング
JP2020513323A (ja) * 2016-11-23 2020-05-14 アペラム 動作中の金属製品のレーザースケール除去方法、及びそれを実施するための装置
US20210114072A1 (en) * 2016-11-23 2021-04-22 Aperam Method for laser stripping a moving metal product and plant for the execution thereof
US11548046B2 (en) 2016-11-23 2023-01-10 Aperam Method for laser stripping a moving metal product and plant for the execution thereof

Also Published As

Publication number Publication date
JPH0516182B2 (ja) 1993-03-03

Similar Documents

Publication Publication Date Title
CN101046571B (zh) 切割基板的方法和使用其的基板切割设备
US7157660B2 (en) Laser scanning apparatus and methods for thermal processing
JP5033296B2 (ja) Icヒューズ切断用シングルパルスのためのuvレーザシステムおよびその方法
KR20130114761A (ko) 레이저 가공 방법, 레이저 가공 장치 및 그 제조 방법
EP0504850B1 (en) Laser machining method and apparatus therefor
EP4164833B1 (en) Method and system for laser welding of a semiconductor material
WO2020130110A1 (ja) レーザ加工装置
KR100248298B1 (ko) 메모리리페어방법 및 메모리용장회로
JP3193678B2 (ja) 半導体ウエハリペア装置及び方法
JP2531453B2 (ja) レ―ザ加工装置
JPS5940548A (ja) 半導体集積回路におけるプログラミング方法
US7542152B2 (en) Method for measuring thickness of thin film, method for forming polycrystal semiconductor thin film, method for manufacturing semiconductor device, apparatus for manufacturing the same, and method for manufacturing image display device
JP2002009012A (ja) 液晶表示装置の製造方法およびレーザアニール装置
JP7475211B2 (ja) レーザー加工装置の検査方法
JPS63136545A (ja) レ−ザ−・トリミング装置
JPH11245060A (ja) レーザ加工装置
JPH115185A (ja) レーザ加工装置
JPS5940526A (ja) レ−ザ処理方法およびその装置
JP5205035B2 (ja) 光ビーム分岐装置、照射装置、光ビームの分岐方法、電子デバイスの製造方法、および精密部品の製造方法
JP2775005B2 (ja) レーザ切断判定方法
JPH11104873A (ja) レーザ加工装置
JPS59178748A (ja) レ−ザ処理方法
JPH0550272A (ja) 薄膜除去方法及び装置
JP2009065101A (ja) 平面表示装置の製造方法
JPH03237738A (ja) 半導体装置の解析用試料製作方法および解析用試料の記号付け装置