JPS5895856A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5895856A JPS5895856A JP56194027A JP19402781A JPS5895856A JP S5895856 A JPS5895856 A JP S5895856A JP 56194027 A JP56194027 A JP 56194027A JP 19402781 A JP19402781 A JP 19402781A JP S5895856 A JPS5895856 A JP S5895856A
- Authority
- JP
- Japan
- Prior art keywords
- region
- type region
- surge
- type
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はサージ破壊を防止する機能を有する半導体装置
に関する。
に関する。
サージ破壊防止のために従来は第1図の等測的回路構成
に示す様に、入力あるいは出力端子0(ボンディングバ
ット2につながる配線に対して、正負それぞれのサージ
吸収用として、二つのダイオードD1およびD2が挿入
される構成を使用していた。これらのダイオードを半導
体装置内に設けるには、正サージ吸収用ダイオードD1
は、第2図の様に、P型基板1にエピタキシャル形成さ
れたn型領域2および分離領域3を有する半導体内に電
源と同電位のn型領域2とその中に形成されたP+型領
域4とで構成され、一方、負サージ吸収用ダイオードD
2は、Dlとは別の部分で第3図の様にn型領域2およ
びn 型領域6と接地電位の前記P型基板1及び分離領
域3とで構成されるのが一般的である。
に示す様に、入力あるいは出力端子0(ボンディングバ
ット2につながる配線に対して、正負それぞれのサージ
吸収用として、二つのダイオードD1およびD2が挿入
される構成を使用していた。これらのダイオードを半導
体装置内に設けるには、正サージ吸収用ダイオードD1
は、第2図の様に、P型基板1にエピタキシャル形成さ
れたn型領域2および分離領域3を有する半導体内に電
源と同電位のn型領域2とその中に形成されたP+型領
域4とで構成され、一方、負サージ吸収用ダイオードD
2は、Dlとは別の部分で第3図の様にn型領域2およ
びn 型領域6と接地電位の前記P型基板1及び分離領
域3とで構成されるのが一般的である。
しかし、この構造では、表面絶縁膜6の上に、P+型領
域2あるいはn 型領域6の配線7のほかに、特に正サ
ージに対しては、前記n 型領域2を電源鴫位と同−位
にするだめのアルミ配線8が必要となり、その分だけ配
線が複雑になる。また、0を入力端子として用いた場合
、入力端子ポンディングパッドに電源電圧+ダイオード
の順方向重圧より高い゛成田をかけると、サージ破壊防
止用ダイオードを通して電源に電流が逃げるため、通常
の回路動作のために各端子に印加し得る電圧は[零ポル
トから(電源電圧)+(ダイオードの順方向電圧)まで
」という制限ができてしまう。
域2あるいはn 型領域6の配線7のほかに、特に正サ
ージに対しては、前記n 型領域2を電源鴫位と同−位
にするだめのアルミ配線8が必要となり、その分だけ配
線が複雑になる。また、0を入力端子として用いた場合
、入力端子ポンディングパッドに電源電圧+ダイオード
の順方向重圧より高い゛成田をかけると、サージ破壊防
止用ダイオードを通して電源に電流が逃げるため、通常
の回路動作のために各端子に印加し得る電圧は[零ポル
トから(電源電圧)+(ダイオードの順方向電圧)まで
」という制限ができてしまう。
本発明は、上述の問題点を解消し、電源からサージ破壊
防止用ダイオードへの配線を不用とし入力端子への印加
電圧の上限を、Pn接合の降服電圧にまで引き上げるこ
とを可能にしたものである。
防止用ダイオードへの配線を不用とし入力端子への印加
電圧の上限を、Pn接合の降服電圧にまで引き上げるこ
とを可能にしたものである。
以下に、本発明を実施例によって、詳述する。
第4図は本発明の半導体装置の等測的回路構成であり、
第5図は本発明によるサージ吸収ダイオード構造を有す
る半導体装置を示す断面概略図であるが、これは、分離
領域P型領域3で囲まれたn型領域2工ピタキシヤル層
の中にn 型領域5を・形成し、さらに、その周辺部に
前記分離領域3にまたかり、かつ、前記P型基板1や同
分鹸領域3よりも高濃度のP 型領域9を形成したもの
である。
第5図は本発明によるサージ吸収ダイオード構造を有す
る半導体装置を示す断面概略図であるが、これは、分離
領域P型領域3で囲まれたn型領域2工ピタキシヤル層
の中にn 型領域5を・形成し、さらに、その周辺部に
前記分離領域3にまたかり、かつ、前記P型基板1や同
分鹸領域3よりも高濃度のP 型領域9を形成したもの
である。
この−造では、前記第4図に示されるように、負サージ
に対しては、従来と同様に1前記n型領成されるダイオ
ードD2を使用してサージ破壊を防止し、正サージに対
しては、前記n型領域2と高濃度のP+型i域9とで構
成されるダイオードD3のブレークダウンによってサー
ジ破壊を防止している。すなわち、前記n 型領域6に
近接して、その周辺部に前記分離領域3にまたがる前記
P+型領域9を設け、かつ、その不純物濃度が高いため
、この部分と前記n 型領域6とで構成されるダイオー
ドの逆耐圧は低く、サージが来るとブレークダウンを起
こし、サージはP型基板1の接地側にバイパスされるも
のである。
に対しては、従来と同様に1前記n型領成されるダイオ
ードD2を使用してサージ破壊を防止し、正サージに対
しては、前記n型領域2と高濃度のP+型i域9とで構
成されるダイオードD3のブレークダウンによってサー
ジ破壊を防止している。すなわち、前記n 型領域6に
近接して、その周辺部に前記分離領域3にまたがる前記
P+型領域9を設け、かつ、その不純物濃度が高いため
、この部分と前記n 型領域6とで構成されるダイオー
ドの逆耐圧は低く、サージが来るとブレークダウンを起
こし、サージはP型基板1の接地側にバイパスされるも
のである。
したがって、本装置では入力あるいは出力端子配線部0
に乗った正サージは前記n+型領領域からn型領域2の
エピタキシャル層に流れ、このn型領域2のエピタキシ
ャル層と前記高濃度P 型領域9のブレークダウン現象
によって前記P型分離領域3に流れる。さらにその電流
は、分離領域3を通してP型基板1の接地側に流れる。
に乗った正サージは前記n+型領領域からn型領域2の
エピタキシャル層に流れ、このn型領域2のエピタキシ
ャル層と前記高濃度P 型領域9のブレークダウン現象
によって前記P型分離領域3に流れる。さらにその電流
は、分離領域3を通してP型基板1の接地側に流れる。
そしてブレークダウン電圧は、P型領域9、n型領域2
の濃度を制御することにより様々に設定することガでき
る。
の濃度を制御することにより様々に設定することガでき
る。
以上のように本発明の構造によると、電源からサージ破
壊防止用ダイオードへの配線が不用となり、また入力端
子へ印加し得る電圧が前記n型領域エピタキシャル層2
と高濃度の前記P 型領域9の逆耐圧にまでになり、半
導体集積回路に大きく寄与するものである。なお、本発
明において導電型が実施例と逆の場合であってもよいこ
とは当然である。
壊防止用ダイオードへの配線が不用となり、また入力端
子へ印加し得る電圧が前記n型領域エピタキシャル層2
と高濃度の前記P 型領域9の逆耐圧にまでになり、半
導体集積回路に大きく寄与するものである。なお、本発
明において導電型が実施例と逆の場合であってもよいこ
とは当然である。
第1図は従来例装メの等価的回路構成図、第2図、第3
図は従来例のサージ破壊防止用ダイオードの断面構造図
、第4図は本発明装置の等価的回路構成図、第6図は本
発明実施例装置の断面構造図である。
図は従来例のサージ破壊防止用ダイオードの断面構造図
、第4図は本発明装置の等価的回路構成図、第6図は本
発明実施例装置の断面構造図である。
Claims (2)
- (1)所定導電型の基板領域および分離領域に囲まれた
反対導電型の第1導電体領域内に形成され、外部端子用
配線に接続された前記第1導電体領域と同導電型の第2
導電体領域と、前記第2導d体領域の周辺部に、前記分
離領域に達しかつ前記基板より高濃度の基板と同導電型
の第3導電体領域を備えたことを特徴とする半導体装置
。 - (2)第2半導体領域に入力又は出力配線が接続される
こと1f特徴とする特許請求の範囲第1項に記載の半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56194027A JPS5895856A (ja) | 1981-12-02 | 1981-12-02 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56194027A JPS5895856A (ja) | 1981-12-02 | 1981-12-02 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5895856A true JPS5895856A (ja) | 1983-06-07 |
Family
ID=16317718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56194027A Pending JPS5895856A (ja) | 1981-12-02 | 1981-12-02 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5895856A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62137861A (ja) * | 1985-12-12 | 1987-06-20 | Mitsubishi Electric Corp | 半導体集積回路装置の入力保護回路 |
| JPS648654A (en) * | 1987-06-30 | 1989-01-12 | Rohm Co Ltd | Semiconductor device |
| EP0807979A3 (en) * | 1996-05-15 | 1998-02-25 | SILICONIX Incorporated | Diode |
| JP2001148484A (ja) * | 1999-11-22 | 2001-05-29 | Rohm Co Ltd | アノードコモンツェナーダイオード |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5248469A (en) * | 1975-10-15 | 1977-04-18 | Matsushita Electric Ind Co Ltd | Process for production of semiconductor device |
-
1981
- 1981-12-02 JP JP56194027A patent/JPS5895856A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5248469A (en) * | 1975-10-15 | 1977-04-18 | Matsushita Electric Ind Co Ltd | Process for production of semiconductor device |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62137861A (ja) * | 1985-12-12 | 1987-06-20 | Mitsubishi Electric Corp | 半導体集積回路装置の入力保護回路 |
| JPS648654A (en) * | 1987-06-30 | 1989-01-12 | Rohm Co Ltd | Semiconductor device |
| EP0807979A3 (en) * | 1996-05-15 | 1998-02-25 | SILICONIX Incorporated | Diode |
| US5818084A (en) * | 1996-05-15 | 1998-10-06 | Siliconix Incorporated | Pseudo-Schottky diode |
| US6476442B1 (en) | 1996-05-15 | 2002-11-05 | Siliconix Incorporated | Pseudo-Schottky diode |
| JP2001148484A (ja) * | 1999-11-22 | 2001-05-29 | Rohm Co Ltd | アノードコモンツェナーダイオード |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1170784A (en) | Protective semiconductor device utilizing back-to- back zener diodes | |
| US6919603B2 (en) | Efficient protection structure for reverse pin-to-pin electrostatic discharge | |
| GB2030387A (en) | Overvoltage protection means for the protection of semiconductor components | |
| US4712152A (en) | Semiconductor integrated circuit device | |
| US4189739A (en) | Semiconductor overload protection structure | |
| JP2656588B2 (ja) | 集積回路を過電圧に対して保護する保護構造及び回路 | |
| US4972247A (en) | High energy event protection for semiconductor devices | |
| JP2003060059A (ja) | 保護回路および保護素子 | |
| JPS6146989B2 (ja) | ||
| JPH0888326A (ja) | 半導体装置の静電気保護構造 | |
| JPH01214055A (ja) | 静電破壊保護装置 | |
| JPS63172468A (ja) | 入力保護回路 | |
| JPS5986252A (ja) | 半導体集積回路 | |
| JPS61295651A (ja) | 半導体入力保護装置 | |
| JPH10223843A (ja) | 半導体装置の保護回路 | |
| JPH0410228B2 (ja) | ||
| JPH0516194B2 (ja) | ||
| JPS6015338Y2 (ja) | 半導体装置 | |
| JPS6290963A (ja) | Mos半導体回路 | |
| JPH07302876A (ja) | 静電破壊保護回路 | |
| JPH0580834B2 (ja) | ||
| JPH03124056A (ja) | 保護素子 | |
| JPH01286459A (ja) | 半導体集積回路の保護装置 | |
| JPS612361A (ja) | 静電破壊防止素子 | |
| GB2151846A (en) | A high voltage destruction-prevention circuit for a semiconductor integrated circuit device |