JPH0516537B2

JPH0516537B2 -

Info

Publication number: JPH0516537B2
Application number: JP58182408A
Authority: JP
Inventors: Junichi Nishizawa; Naoshige Tamamushi
Original assignee: Individual
Current assignee: Individual
Priority date: 1983-09-29
Filing date: 1983-09-29
Publication date: 1993-03-04
Also published as: JPS6071920A

Description

【発明の詳細な説明】本発明は静電誘導トランジスタの光検出器及び
その信号検出に関するもので特に微弱光検出用に
使用されるものである。

静電誘導トランジスタ（以下SITと云う）を用
いた光電変換装置は高感度、高速、という特徴が
あり、種々のデバイス構造が提案されているが、
その代表的構造は特許第1444883号（特公昭62−
50992号）、特開昭58−93386号に示されている。
このような種々な構造を有するSIT光電変換装置
の動作方法としては、SITのゲート部分にキヤパ
シタ領域を設け、光によつて発生されたキヤリア
のうちの一方をこのゲートキヤパシタ部分に蓄積
させ、ゲート部分の電位変化に併なうチヤンネル
部分の電位変化によつてSITのソース・ドレイン
間のインピーダンスが変化することから、ソー
ス・ドレイン間を流れる電流を検出する方法が最
も一般的なものとして、特開昭58−93386号に示
されている。ゲート部分にキヤパシタ領域を設け
る構造に対し、ソースもしくはドレイン領域にキ
ヤパシタ領域を設けるSIT光電変換装置の提案も
なされている。第１図、ａ，ｂ，ｃにそれぞれ、
ドレイン、ソース、ゲート部分にキヤパシタ領域
を設けたSIT光電変換装置の例を示す。

第１図においてキヤパシタ１は光によつて発生
したキヤリアを光情膜として蓄積させる部分であ
り、ａの例ではドレイン領域、ｂの例ではソース
領域、ｃの例ではゲート領域にキヤパシタ１が接
続されている。２は静電誘導トランジスタを示
し、３，４，５はそれぞれ、ゲート、ドレイン、
ソース端子を示す。第１図ａ，ｂの例では光出力
信号は端子４，５間の容量性結合電流を検出して
おり、第１図ｃの例では端子４，５間の直流電流
を検出する。本発明の先行例としては、第１図ｃ
が最も近いため、更に第２図においてこの動作を
詳しく説明する。

第２図は、本発明の先行例として最も近い動作
の静電誘導トランジスタを用いた光検出器の動作
説明図であり、第２図ａはその動作回路、第２図
ｂは動作波形を示している。第２図ａにおいて、
２２は光検出用SITであり、２３はゲートキヤパ
シタ（値をC_Gとする）２１を介したゲート端子
を示し、２４はドレイン端子であり、スイツチン
グ手段２７を介して、負荷抵抗２８及びドレイン
バイアス電圧２９に接続されている。２０は出力
端子である。２５はソー端子であり、接地電位に
なされている。SITに光入力hν２６が連続的に照
射される場合を考える。ゲートパルスφ_Gが時刻t₁
においてゲート端子２３に印加されると、ゲート
キヤパシタ２１の値C_GとSITの入力インピーダン
スの容量性分割により、SIT２２のゲート２３′
に電圧が加わり、SIT２２のゲート領域に蓄積さ
れたゲートの多数キヤリアをSIT２２のチヤンネ
ルへ注入し、ゲートパルスφ_Gが切れると、ゲー
トの電位は一定の負の電位レベル−V_gとなる。
この状態で光が照射されると、光によつて発生し
たキヤリアのうちゲートの多数キヤリアと同じ種
類のキヤリアはゲート部分２３′に蓄積されるた
めゲートの電位は−V_gから正方向に上昇してく
る。その上昇の程度は光強度に依存し、第２図ｂ
中のゲート電位の動作波形に示されるように、光
強度が強ければ強い程、初期ゲートレベルの−
V_gから短い時定数でＯレベルに戻ることになる。
一定の時間（すなわち、これが光積分時間T_LIに
相当するが）経過後、時刻t₂において読み出しパ
ルスφ_Sを読み出し用スイツチング素子に加える
と、負荷抵抗２８を通してドレインバイアス電圧
２９から読み出し信号電流が流れる。この電流は
SIT２２のドレイン端子２４とソース端子２５を
流れる直流電流であり、SIT２２の−特性そ
のものを反映した電流であり、ドレイン・ソース
間のインピーダンスが流れる直流電流の値を決定
している。一旦パルスφ_Sによつて読み出した後
は、時刻ｔでゲートパルスφ_Gを加えることによ
つてSIT２２のゲート部分２３′の電位を再び−
V_gのレベルに戻すことでリフレツシユが行なわ
れる。第２図の従来例の動作は光によつて発生し
たキヤリアのうちゲートと同一の多数キヤリアは
ゲート領域に蓄積されており、光信号の検出は
SIT２２のドレイン・ソース間の直流電流を検出
する方式である。

上述の如く第２図に示した方式は光情報として
のキヤリアをSIT２２のゲートに蓄積させ、信号
検出はドレイン２４、ソース２５間を流れる直流
電流を検出する方式である。この直流電流は、ド
レインバイアス電圧２９及び負荷抵抗２８から決
まる負荷直線をSIT２２のドレインバイアス電圧
とドレイン電流の関係を示す特性上にて引いた時
の交点で決まる動作点に従つて決定されるわけで
あり、この電流−電圧特性のゲート電圧に相当す
るパラメータを決定するものが、初期負バイアス
ゲート−V_gと光強度で決まるゲート電位の上昇
分である。しかるにこのような直流電流を検出す
る方式において、消費電力を低減させるためにダ
イナミツクなパルス動作を行なわせることは常套
的な手段であり、第２図が一例であつたわけであ
るが、本発明者らはここで新たな問題を見出し
た。これは、第２図のVoutの読み出し波形に示
されるような、スパイクが発生することである。
この原因はSIT２２が内部容量として持つドレイ
ン・ソース間容量C_DS９０が光検出時間内におい
て放電するために起こることが確認された。この
C_DS９０の放電分が、読み出しパルスφ_Sが入つた
ことで、電源２９から負荷抵抗２８を通して充電
されるため、スパイク状の充電電流成分がまず現
われて、その後SIT２２のドレイン２４、ソース
２５間を流れる直流成分が現われるわけである。
このスパイク成分は特にSIT２２が高インピーダ
ンス状態のときに顕著に現われる。このようなス
パイク成分は直流電流を検出するようなタイプの
光検出方式ではスパイクノイズとして作用し、出
力信号のＳ／Ｎに悪い影響を与える。このスパイ
ク成分の原因はSIT２２を通してのC_DS９０の放
電にあつたわけであるが、スパイク成分を除去す
る手段としては、信号分が直流であることから、
低域通過フイルタを通すことで、分離することが
可能である。しかるに本発明者らは、このスパイ
ク成分の中味を分析し、ノーマリオン型SIT、
just−pinched−off SIT、ノーマリオフSIT等
の、種々な−特性を示すSITについて第２図
に示された従来型直流電流検出方式に与える影響
を調べた結果このスパイク成分が光強度依存性を
持つことを見出しSTI光検出器の新しい信号検出
方法となりうることを見出した。

本発明の目的の一つはSIT光検出器の信号読み
出し方法において従来型直流電流検出方式とは別
の新しい信号検出方法を提供することである。

本発明の目的をさらに具体的に述べると、光検
出状態において、光情報が蓄積されるキヤパシタ
をSIT本体とは別のドレイン・ソース間キヤパシ
タとし、受光部分であるSITと光情報の蓄積部分
である上記キヤパシタを別にすることによつて、
光積分方式による微弱光検出、広ダイナミツクレ
ンジな光検出器を提供することである。

上記目的以外に、本発明によるSIT光検出器の
信号読み出し方法を利用する簡単な構成の露出計
を提供することも本発明の目的の一つである。

更に上記のような目的を実現するためにドレイ
ン・ソース間に接続されるキヤパシタの値をデバ
イスの出力インピーダンスの容量性成分の値より
も大きく選ばれたことを特徴とするSIT光検出器
の構成そのものを提供することも目的の一つであ
る。

更にSITの出力特性に応じて適当なゲート抵
抗、ゲートバイアスの組み合わせ、もしくはゲー
トキヤパシタ、ゲートパルス印加手段の組み合わ
せからなるゲート回路を持つた上記記載のSIT光
検出器の構成を提供することも目的の一つであ
る。

本発明の構成として＜発明の目的＞をどのよう
な技術手段で達成したかを概括的に述べる。SIT
に光が照射されると、主としてチヤンネル内の空
乏化された領域内において電子・正孔対が生成さ
れるが、このキヤリアのうち、ゲートの多数キヤ
リアと同一のキヤリアはゲートに蓄積され、他の
キヤリアはソースもしくはドレイン領域へ流れ去
る。ゲートに過剰に蓄積されたキヤリアはゲート
電位を上昇させるため、SITのチヤンネル内に暗
状態において生じていた電位障壁の高さを下げる
働きをする。チヤンネル内の電位障壁高さが下が
つてくると、SITのソース・ドレイン間のコンダ
クタンスが大きくなるから、光強度に応じた出力
電流が流れることになる。ここでもし、ドレイ
ン・ソース間に一定の値C_SOの外部キヤパシタン
スが接続され、このキヤパシタンスに外部電源か
らスイツチ素子を介して一定の電圧を充電させた
状態を初期状態として、ここで光が照射されつづ
けたとすると、上述の如く、SIT内では、光によ
つて生じたキヤリアのうちの一方がゲート領域に
蓄積されて、チヤンネル中の電位障壁高さが低下
するため、SITのソース・ドレイン間のコンダク
タンスが上昇し、一旦C_SOに充電された一定の電
圧の放電が始まる。放電電流はSITを通して流れ
るため、外部キヤパシタC_SOの電圧低下分は、光
強度と光照射時間の関数となる。この光の効果に
より放電されたキヤパシタC_SOへ、外部電源から
スイツチ素子を介して一定の電圧を再度、充電さ
せるときに流れる充電電流は、主としてC_SOと負
荷抵抗R_Lの時定数をもつたスパインク状の電流
として外部負荷抵抗R_Lの両端で検出される。上
記の説明が、本発明に係るSIT光検出器の信号読
み出し方法の概要であるが、光検出素子としての
SITの特性によつて種々なゲート回路の構成が可
能である。例えば、光照射されない、暗状態にお
いて、零ゲートバイアス時のドレイン・ソース間
電流の流れが10^-12A以下のSITにおいては、オー
プンゲート状態の二端子動作とするか、もしくは
一定のゲート抵抗R_Gを介してゲートに順方向の
バイアスを加え、光強度と照射時間に応じてチヤ
ンネル内の電位障壁高さを下げてやる動作とする
こともある。あるいは暗状態において、零ゲート
バイアス時のドレイン・ソース間電流の流れが
10^-12〜10^-8A程度のSITにおいては、オープンゲ
ート状態の二端子動作もしくは一定のゲート抵抗
R_Gをゲート端子と接地電位との間に短絡させる
こともある。また、暗状態において、零ゲートバ
イアス時のドレイン・ソース間電流の流れが
10^-8A以上のSITにおいてはゲートには一定のゲ
ート抵抗を介して逆バイアス電圧を加え、光強度
と照射時間に応じてチヤンネル内の電位障壁高さ
を上げてやる動作とすることもある。またSITの
ゲートに外部キヤパシタを接続し、ゲートパルス
を一定の周期で加えて、ゲートに蓄積されるキヤ
リアをリフレツシユするような手段を備えた上記
SIT光検出器の構成とすることもある。さらに、
暗状態における出力を除去するために２つの特性
のそろつたSIT光検出器を並べ上記ゲートパルス
及びスイツチ素子の読み出しパルスのタイミング
を同期させ、一方にのみ光照射を加え互いの出力
スパイクの差信号を取り出すような構成部分を備
えた露出計を構成することもできる。

以下図面を参照して本発明の実施例を説明す
る。第３図は本発明の実施例を示す。第３図ａに
おいてSIT３２は平面ゲート構造のSITであり、
n⁺基板３０１はドレイン、n⁺領域３０４はソー
ス領域である。p⁺ゲート領域３０３にはゲート
電極３３、ゲート負荷抵抗２９０を介して逆バイ
アス電圧２８０が加えられている。チヤンネル領
域３０２はn^-（p^-、ｉ）の高抵抗領域であり、主
としてこの部分の空乏層内において、光入力hν
３６によつてキヤリアが発生する。ソース端子３
５及びドレイン端子３４間には外部ドレイン・ソ
ース間キヤパシタC_SO３００が接続されており、
ドレイン端子３４はスイツチ用MOSトランジス
タ３７を介して負荷抵抗R_L３８及びドレインバ
イアス電源３９に接続されている。第３図ｂは第
３図ａのSITのドレイン領域３０１とソース領域
３０４を逆にした倒立型構成のSITを用いる例で
ある。すなわち、第３図ｂにおいてn⁺領域３０
１はソース領域であり、n⁺領域３０４はドレイ
ン領域となつている。他の各部分は第３図ａと同
様である。第３図ａ，ｂにおいて光はともにデバ
イスの表面側に照射されているため、第３図ａの
正立型SITでは特にp⁺（303）n^-（302）n⁺（301）接
合からなるpinダイオードの受光感度が大きく
SITの光検出に寄与し、第３図ｂの倒立型SITで
は、特にp⁺（303）n^-（302）n⁺（304）接合からな
るpinダイオードの受光感度が大きくSITの光検
出に寄与している。第３図ａ，ｂに示した平面ゲ
ート構造のSIT３２は、一例であつて、他の埋め
込みゲート構造のSIT、切り込みゲート構造の
SITであつても良い。チヤンネル内の電位障壁を
制御するためのゲートの少なくとも一部分がpn
接合ゲートで形成されているSITであれば縦型で
も横型構造であつても良く、また正立動作でも、
倒立動作でも本発明の一般性は失なわれない。第
３図ｂの倒立動作では、表面n⁺領域３０４がド
レイン領域として動作するため、ドレインバイア
ス電圧３９の効果で、p⁺ゲート３０３とn⁺ドレ
イン３０４の近傍側の空乏層幅が正立時に比べ広
がつており、実質的な短波長感度の上昇の割合が
大きいと云える。

次に第３図ｂの動作方法を例にして、第３図ｃ
を参照しながら本発明のSIT光検出器の信号読み
出し方法について説明する。第３図ｃには第３図
ｂに示したものと同じ動作回路と、暗状態及び光
検出状態におけるSIT部分のチヤンネル内のソー
ス・ドレイン方向で切つた面と、その面に垂直な
ゲート部分を横に切つた面内における充満帯と伝
導帯のバンド構造の様子が示されている。点線Ａ
が光検状態のバンド構造であり、実線Ｂが暗状態
のバンド構造に対応している。点線Ａの光検出状
態におけるn⁺領域３０４の伝導帯のレベルと、
実線Ｂに示した暗状態における伝導帯のレベルの
差Ｃは、本発明のSIT光検出器の特徴である外部
ドレイン・ソース間容量C_SO３００が放電した電
圧に対応している。第３図ｃにおいて容量C_SO３
００の放電電流はI_ch、充電電流はI_dcで示されて
いる。まず初期状態として、容量C_SO３００がス
イツチング素子３７の導通により一定電圧が充電
された状態から考える。このときのSITの表面n⁺
領域３０４はC_SO３００が充電されていることか
ら、基板n⁺領域３０１に比べて、C_SO３００の充
電電圧に相当した正のバイアス電圧がかかつた状
態となつている。SIT内部のバンド構造は実線に
示された通りである。SITのゲートには負荷抵抗
２９０を介して逆バイアス電圧２８０が印加され
ている例であるから、そのバイアス回路で決まる
分だけチヤンネル内の電位障壁高さは持ち上がつ
ている。このような初期状態から光hν３６が照
射されると、チヤンネル内の空乏化されている部
分で、光励起による電子・正孔対が生成される。
第３図ｃにおいて白丸（〇）が正孔、黒丸（●）
が電子を示している。表面n⁺領域３０４に正の
バイアス電圧が加わるという例であるから表面側
に空乏層領域が広がつている様子が示されてい
る。ここで発生した電子・正孔対のうち電子は主
として表面n⁺領域３０４と基板n⁺領域３０１に
蓄積されるが、正孔は、チヤンネル内のSITの真
性ゲートＧ※近傍に蓄積されるのではなくて、ゲ
ート領域３０３に蓄積されることになる。ゲート
回路へ流入して行く正孔電流をI_ppｈとして示し
てある。このゲート回路へ流入する正孔電流I_pp
ｈによつて、ゲート抵抗R_Gの両端でR_GI_ppｈなる
電圧変化が生じ、従つて、ゲートの電位変化を生
じせしめることになり、点線で示されるようにゲ
ート部分及びチヤンネル部分のバンド構造が変化
する、このことは、ソース・ドレイン方向で見る
と、n⁺領域３０１からチヤンネルへ電位障壁を
越えて注入される電子の数が圧倒的にゲート領域
３０３からソース３０１へ拡散する正孔の数に比
べて大きくなることを意味する。これは、ソース
３０１から見た電位障壁高さはゲート３０３の電
位変化によつて追随して変わるため、わずかな電
位障壁高さの低下も圧倒的な注入電子数の増加に
つながるのに対して、ゲート領域３０３からソー
ス領域３０１へ正孔が拡散するには、（ゲート３
０３とソース３０１の間の拡散電位）＋（ゲートバ
イアスによる上昇分）という高い電位障壁が存在
するからである。一旦、チヤンネルへ電位障壁を
越えて注入された電子は、n⁺領域３０４へ向け
てドリフト走行し、n⁺領域３０４に蓄積される
ことになる。n⁺領域３０４にはキヤパシタC_SOが
存在するから従つてn⁺領域３０４の電位も上昇
し、光検出時を示す点線Ａのようなバンド構造に
移行する。このことは一旦充電されたC_SO３００
が放電することを意味しており、従つて、再度ス
イツチ用MOSトランジスタ３７をゲートパルス
φ_Sによつて導通させるとC_SO３００の再充電が行
なわれ、電源３９から負荷抵抗３８を通してC_SO
３００の充電電流I_chが流れる。このときソー
ス・ドレイン方向のチヤンネルのバンド構造も再
び実線Ｂのようになり、出力信号は負荷抵抗３８
の両端の電圧スパイクとして検出されるわけであ
る。読み出し信号の時定数は負荷抵抗R_L３８と
C_SO３００の積ＲＣ程度であり、一方、ゲート
に流入する正孔の失われる時定数は、ゲートの負
荷抵抗R_G２９０とゲートの持つ内部容量の程度
である。もしゲートがオープン状態である場合に
は、ゲートの持つ内部容量と、内部のリーク抵抗
にて決まる時定数となる。

第３図ｃで説明した本発明によるSIT光検出器
の信号読み出し方法を用いると従来のバイポーラ
トランジスタに比べて特に１（μW／cm²）以下の
光に対して高感度、広ダイナミツクレンジな特性
が得られている。ドレイン・ソース間キヤパシタ
C_SOの値としては、SIT内部のドレイン・ソース
間キヤパシタC_dsの値では不十分であり、C_dsの10
倍以上であることが望ましいことが実験的に確認
されている。

以上の説明から明らかな如く、本発明による
SIT光検出器の信号読み出し方法は、SITの持つ
高相互コンダクタンス性を利用しており、微弱な
光を短時間照射するだけで、SITが反応してSIT
のソースから電子が注入されるというような特性
を利用して、受光部分と、その増幅された光信号
を蓄積するドレイン・ソース間キヤパシタ部分と
別々に構成されていることも大きな特徴である。
SITが高感度、高相互コンダクタンスであるが故
に、本発明のような光検出方法が、利点を発揮す
るのであつて、バイポーラトランジスタによる同
様の動作では、はるかに特性が悪い。データを示
しながらこのことは後述する。

第４図ａ乃至ｄには、本発明に係るSIT光検出
器の実施例として、考えられうる回路例を全て示
してある。第４図のSITは前述の如く、平面ゲー
トのSITであつても、埋め込みゲートのSITであ
つても、また切り込みゲートのSITであつても良
く、更に縦型でも横型でも良く、また正立動作で
も倒立動作であつてもよい。ソース・ドレイン間
のチヤンネル中に電流を制御する電位障壁が存在
し、その電位障壁高さがドレイン・ソース間電
圧、もしくはゲート電圧によつて制御され、ドレ
イン・ソース間電流は、ゲート電圧及びドレイ
ン・ソース間電圧に対して、主として指数関数的
変化をするデバイスであればよい。電位障壁高さ
を制御するゲートの構造はpn接合ゲートがゲー
トのうちの少なくとも一部分に存在すればよい。
例えば、分割ゲートのSITにおいて、片方のゲー
トはMISゲートとして、他方のゲートがpn接合
というふうにである。第４図ａはゲート４３がオ
ープン状態でのSIT４２を受光素子としており、
光情報はキヤパシタ４００にSIT４２を通して流
れた放電量として蓄積される。キヤパシタ４００
はドレイン端子４４とソース端子４５の間に接続
され、その値は、SIT４２の出力インピーダンス
の容量性成分の値より10倍以上大きくとつてあ
る。スイツチ素子４７を導通させることで、負荷
抵抗４８の両端には電源４９からのキヤパシタ４
００への充電電流が流れ、出力端子４０において
信号が検出される。第８図、第９図において具体
的なデータとともに動作は詳しく説明する。

第４図ｂはSIT４２のゲート端子にゲート容量
４１を接続した回路例であり、端子４３から、ゲ
ートパルスφ_Gを印加することで、SITのゲート部
分に過剰に蓄積されている光情報としてのキヤリ
アをリフレツシユする機能が備わつている。キヤ
パシタ４００の放電量を検出する動作は第４図ａ
と同様であるが、ゲートパルスφ_Gとスイツチ素
子４７のゲートパルスφ_Sのタイミングによつて、
高速な動作を行なわせることが可能である。第６
図において、具体的な動作は説明する。

第４図ｃはSIT４２のゲート端子４３に負荷抵
抗４０２及び逆バイアス電圧４０３を印加する例
であり、キヤパシタ４００の放電量を検出する点
は第４図ａと同様である。二端子の動作となつて
いる。第５図において具体的動作は説明する。

第４図ｄはSIT４２のゲート端子４３に負荷抵
抗４０２及び順方向バイアス電圧４０４を印加す
る例であり、キヤパシタ４００の放電量を検出す
る点は第４図ａと同様である。第４図ａ，ｃと同
様の二端子動作となつている。

第４図ａ乃至ｄに用いられるSITは、特性上、
暗状態において、ゲートバイアス零Ｖの時に、ド
レイン・ソース間に流れる電流値を目安として選
ぶことができる。ゲートオープン状態で使用する
第４図ａの回路に用いるSITとして、上記電流値
は10^-8A以下であることが望ましい。これは通常
ノーマリオフのSITと呼ばれる。もしも10^-8A以
上流れるSTIを第４図ａの回路で動作させたとす
ると、出力信号の中に暗状態で流れるドレイン・
ソース間電流の影響を反映する光疑似信号が含ま
れることになり、この場合には第４図ｃのような
動作回路を用いた方がよい。あるいは第４図ｂの
動作回路を用いることもできる。すなわちゲート
パルスφ_Gの効果で、ゲート領域を負に帯電させ
た状態をリフレツシユ状態とすることで、10^-8A
以下に零ゲートバイアス時に流れる電流値を押え
るわけである。従つて、第４図ｃは10^-8A以上の
電流値を目安とすることで選ぶことができる。一
方、第４図ｄはゲート４３に順方向バイアス１０
４を加える例であるが、ゲート４３に加わる順方
向電圧は、0.1〜0.8V程度の範囲に含まれる。上
記の電流値の目安としては10^-12A程度であり、
10^-12A以下の場合には、順方向バイアスは、ゲ
ート４３の点で0.1〜0.8Vの範囲に含まれている。

第５図は、第３図において説明した実施例及び
動作原理をもとに、第４図ｃの動作回路を用いた
具体的動作を説明する図面である。第５図ａは動
作回路を示し、SIT５２のドレイン５４、ソース
５５間には光情報蓄積用キヤパシタC_SO５００が
接続されており、スイツチ素子５７のゲートパル
スφ_Sのオン・オフによつてキヤパシタC_SO５００
の充電を電源V_DD５９から負荷抵抗R_L５８を通し
て行なうことで出力信号Voutを得ている。ゲー
ト端子５３には負荷抵抗５０２を介して逆バイア
ス電圧V_G５０３が加えられており、これらによ
つて、暗状態で流れる電流を抑止している。光入
力hν５６が連続光の場合を考える。読み出し動
作波形を第５図ｂに示す。第５図ｂにはスイツチ
素子５７のゲートパルスφ_Sのタイミングと、その
時に出力端子５０に現れる出力信号が示されてい
る。ゲートパルスφ_Sのタイミングの周期が光積分
時間T_LTに対応している。第５図ｃはゲートパル
スφ_Sと出力波形の拡大図を示す。φ_Sの立上がり時
及び立下がり時に発生しているスパイクはスイツ
チ素子５７のゲートと出力端子５０間の容量を通
して現れる微分波形である。出力波形Ａ，Ｂ，
Ｃ，Ｄはそれぞれ連続的に照射している光の強度
が弱い場合から、次第に強くなつた場合に対応し
ており、出力信号波形の時定数は負荷抵抗５８の
値R_Lと蓄積用キヤパシタ５００の値C_SOの積程度
である。第５図の動作では、ゲートパルスφ_Sの周
期を調節することで光積分時間T_LIを調節してい
る。

第６図はSIT６２のゲートにキヤパシタC_G６１
を接続し、ゲート端子６３よりゲートパルスφ_G
を印加する機能を持つた動作を示している。SIT
６２のドレイン６４及びソース６５間には光情報
蓄積用のキヤパシタC_SO６００が接続されており、
スイツチ素子６７のゲートパルスφ_Sのタイミング
で、電源６９から負荷抵抗R_L６８を通して流れ
るC_SO６００の充電電流を検出している。ゲート
パルスφ_Gをゲートキヤパシタ６１を通してゲー
ト領域に加えることで、ゲート領域に蓄積された
光によつて発生したキヤリアをリフレツシユす
る。この状態を初期状態として光照射を行なうと
ゲートには再びキヤリアが蓄積されはじめ、ドレ
イン・ソース間のチヤンネル中の電位障壁の高さ
は、下がつてくる。ドレイン・ソース間のコンダ
クタンスが上がつてくるわけであり、C_SO６００
に溜つた電荷は放電を始める。次に一定の時間経
過後、スイツチ素子６７のゲートパルスφ_Sを加え
ると、電源V_DD６９より、C_SO６００へ充電電流が
流れる。この充電電流を出力端子６０で検出した
波形の一例は第６図ｂにφ_G及びφ_Sとともに示さ
れている通りである。この動作の場合、ゲートパ
ルスφ_GによりSIT６２のゲートに蓄積されるキヤ
リアをリフレツシユする機能を具備しているた
め、リフレツシユのタイミングを速くすることで
高速読み出しができる。光積分時間T_LIは第６図
ｂに示すようにゲートパルスφ_Gとスイツチ素子
のゲートパルスφ_Sの時間間隔で決定される。

第７図は、第４図ｂ及び第６図において説明し
たような、SITのゲート部分にキヤパシタを設
け、ゲートに蓄積されたキヤリアをリフレツシユ
する機能を具備した本発明に係るSIT光検出器の
信号読み出し時に、光信号分に含まれる暗電流信
号成分を除去するための信号読み出し回路の一例
である。特性の同じSIT７２及び８２を並べ、値
の同じドレイン７４，８４、ソース７５，８５間
キヤパシタC_SO７００，８００を接続し、ゲート
キヤパシタ７１及び８１の値も等しく選び、スイ
ツチ素子７７及び８７も同じ特性のものが接続さ
れている。更に負荷抵抗７８，８８も同一の値、
ドレインバイアス電圧７９及び８９も同一の値に
選ばれている。直流成分除去用のコンデンサ９１
及び９２もほぼ等しい値に選ばれている。９０の
点線部分に示されたSIT光検出器は光入力hνを受
光する役割を持ち、別のSIT光検出器部分には光
を遮蔽するためにシヤツタ等が設けられている。
これら特性の揃つたSIT光検出器を並べておくこ
とで、一方は光を検出し、他方は内部から発生す
る雑音等のみを出力するようにしてある。一方、
キヤパシタ７１及び８１に加えるべきリフレツシ
ユ用ゲートパルスφ_Gは、共通のゲート端子７３
から両者同時に加えられるようになされており、
信号読み出し用スイツチMOSトランジスタ７７
及び８７のゲートパルスφ_Sも同時に両者に加えら
れるようになされている。従つて、φ_G及びφ_Sに
よつて発生されるスイツチングスパイク等のノイ
ズ分は、差動増幅器９００の出力端子１０００に
おいては除去されることになる。第７図に示され
たSIT光検出器の個々の動作は第６図と同様であ
り、またキヤパシタC_SO７００，８００の値も
SIT７２，８２の持つ内部ドレイン・ソース間キ
ヤパシタの値の10倍以上に選ばれることが望まし
い。

本発明に係るSIT光検出器の信号読み出し方法
を、具体的に行なわせた場合の実験結果の一例を
第８図及び第９図に示す。

SITの構造は第３図ａ中に示した平面ゲートの
SITでありn^-層３０２の厚さは約5μｍ、不純物密
度は２〜３×10¹³cm^-3であり、p⁺ゲート３０３の
間隔はマスク上で6μｍである。p⁺ゲート３０３
の拡散深さは3μｍであり、不純物密度は１×10¹⁹
cm^- ₃以上で、ボロンの拡散源を用いている。全体
のデバイス寸法は50μｍ×50μｍであり、ソース
の全長は120μｍである。このような構造のSITの
ドレイン・ソース間にC_SOなるキヤパシタを接続
し、スイツチMOSトランジスタを介して負荷抵
抗1kΩ及びバイアス電源1Vに接続してある。こ
のSITは、暗状態において、室温で、零ゲートバ
イアス時にドレイン・ソース間には3.6×10^-8(A)
の電流が検出される。このSITを第４図ａにおい
て示したオープンゲート状態で光検出させた例が
第８図である。第８図の縦軸は暗出力電圧を差引
いた出力電圧であり、横軸は光強度を示してい
る。パラメータとして、光積分時間T_LI及びドレ
イン・ソース間に接続したキヤパシタC_SOをそれ
ぞれT_LI＝20μsec、１ｍsec、５ｍsec及びC_SO＝
OpF（内部容量のみ）、10pF、100pFの値で選ばれ
ている。実験に用いたSITの出力インピーダンス
の容量性成分は10pF以下である。第８図から明
らかなように、本発明に係るSIT光検出器の信号
検出方法ではC_SO100pFの方がC_SO＝OpFもしく
は10pFの結果よりも微弱光感度が良好であり、
またダイナミツクレンジも広い。

第９図は、本発明に係るSIT光検出器の信号検
出方法を、同一寸法のバイポーラトランジスタと
SITで比較した例である。SITは第８図のSITと
同一である。ドレイン・ソース間に接続したキヤ
パシタC_SOの値としては100pFと1000pFの二通り
で比較した。SITの方が微弱光感度が明らかに良
好であり、ダイナミツクレンジも広い。第９図か
ら明らかな如く本発明に係る信号検出方法は、単
純に従来のバイポーラトランジスタに応用するこ
ともできるが、SIT光検出器において、応用した
方が、遥かに効果の上がる信号検出方法である。

本発明は、微弱光検出に向き、また高ダイナミ
ツクレンジな光検出方法をSIT光検出器において
見出したものであり、露出計、原子吸光分析装
置、あるいは星の光の検出等への応用分野があ
る。本発明に係るSIT光検出器の材質はSi、Ge
のみならず、GaAs、InP、InGaAsP等の−
族の二元系、三元系、四元系の化合物半導体を用
いてもよいことは勿論である。また光検出部分の
SITは、縦型、横型、正立型、倒立型のいずれで
も良く、ゲートの構造も、一部分にチヤンネルの
電位を制御するためのpn接合ゲートを含んでい
る限り、平面ゲート、切り込みゲート、埋め込み
ゲート、MISゲートのいずれでもよいことも、勿
論である。

【図面の簡単な説明】

第１図ａ乃至ｃは従来のSIT光検出器のSIT部
分の回路例で、ａはドレインにコンデンサがある
例、ｂはソースにコンデンサがある例、ｃはゲー
トにコンデンサを持つ例、第２図は従来のSIT光
検出器の信号読み出し方法の具体例であり、ａは
動作回路、ｂは動作波形を示し、本発明に最も関
連があるものについての説明図、第３図は本発明
の実施例をａ，ｂに示し、ｃは動作原理の説明
図、第４図は本発明の実施例に係る回路であり、
ａはゲートオープン状態の場合、ｂはゲートにキ
ヤパシタを有する場合、ｃはゲートに負荷抵抗と
逆バイアス電圧を有する場合、ｄはゲートに負荷
抵抗と順バイアス電圧を有する場合、第５図は第
４図ｃに示した動作回路の具体的動作をａは回
路、ｂは動作波形、ｃは出力波形の拡大波形を用
いて示したもの、第６図は第４図ｂに示した動作
回路の具体的動作をａは回路、ｂは動作波形を示
す図、第７図は本発明に係るSIT光検出器を用い
て差動出力を得るための回路の一例であり、露出
計等への応用に用いられるもの、第８図及び第９
図は本発明に係るSIT光検出器の実験結果を示す
図である。３０，４０，５０，６０……出力端子、３２，
４２，５２，６２，７２，８２……SIT、３３…
…ゲート電極、３４……ドレイン端子もしくはソ
ース端子、３５……ソース端子もしくはドレイン
端子、３６，４６，５６，６６，７６……光入
力、３７，４７，５７，６７，７７，８７……ス
イツチ素子、３８，４８，５８，６８，７８，８
８……負荷抵抗、３９，４９，５９，６９，７
９，８９……ドレインバイアス電源、４１，６
１，７１，８１……ゲートキヤパシタ、４３，５
３，６３，７３……ゲート端子、４４，５４，６
４，７４，８４……ドレイン端子、４５，５５，
６５，７５，８５……ソース端子、９０……光を
受光する方のSIT光検出器、９１，９２……直流
除去用キヤパシタ、２８０，４０３，５０３……
逆方向ゲートバイアス電源、２９０，４０２，５
０２……ゲート負荷抵抗、３００，４００，５０
０，６００，７００，８００……ドレイン・ソー
ス間に接続するキヤパシタ、３０１……n⁺基板
でドレインもしくはソース領域となる、３０２…
…n^-（もしくはp^-、τ）高抵抗チヤンネル、３０
３……p⁺ゲート領域、３０４……n⁺ソース領域、
４０４……順方向ゲートバイアス電源、９００…
…差動増幅器、１０００……差動出力端子。

Claims

【特許請求の範囲】１静電誘導トランジスタのドレイン・ソース間
にキヤパシタが接続され、前記キヤパシタの値は
前記静電誘導トランジスタの出力インピーダンス
の容量成分よりも大きく選ばれ、ソースは接地電
位になされ、かつドレインはスイツチ素子を介し
て出力端子に接続され、前記出力端子には負荷抵
抗を介して接地電位との間にドレインバイアス電
圧が印加されているようになされたことを特徴と
する光検出器。２前記静電誘導トランジスタのゲートは浮遊電
位となされていることを特徴とする前記特許請求
の範囲第１項記載の光検出器。３前記静電誘導トランジスタのゲートに負荷抵
抗を介して順方向の一定ゲートバイアス電圧が印
加されているようになされていることを特徴とす
る前記特許請求の範囲第１項記載の光検出器。４前記静電誘導トランジスタのゲートに負荷抵
抗を介して逆方向の一定ゲートバイアス電圧が印
加されているようになされていることを特徴とす
る前記特許請求の範囲第１項記載の光検出器。５前記静電誘導トランジスタのゲートはキヤパ
シタを介してゲートパルス印加手段に接続されて
いることを特徴とする前記特許請求の範囲第１項
記載の光検出器。６前記ドレイン・ソース間に接続されるキヤパ
シタの値が、前記静電誘導トランジスタの出力イ
ンピーダンスの容量性成分の値の10倍以上になさ
れていることを特徴とする前記特許請求の範囲第
１項記載の光検出器。７前記特許請求の範囲第１項乃至第６項のいず
れか一項に記載の光検出器において、該静電誘導
トランジスタのドレイン・ソース間に接続された
キヤパシタの放電量を、ドレインに接続されたス
イツチ素子を介して再充電することによつて検出
することを特徴とする光検出器。８特性の同じ二つの静電誘導トランジスタの一
方は光を検出するための窓を有し、他方は光を遮
蔽するための手段を有し、両静電誘導トランジス
タのゲートには同じ値のゲートキヤパシタが接続
され、このキヤパシタを介して両静電誘導トラン
ジスタのゲートは、ゲートパルスφ_Gの印加手段
に共通に接続されており、両静電誘導トランジス
タのドレイン端子は、各々、スイツチ素子を介し
て同じ値の負荷抵抗及びドレインバイアス電源に
接続されていて、かつ前記負荷抵抗の降下電圧は
同じ値の直流カツト用コンデンサを介して差動増
幅器入力され、前記二つの静電誘導トランジスタ
の光信号分と暗電流信号分の差信号が該差動増幅
器の出力端子に取り出されるようになされた構成
の光検出器において前記二つの静電誘導トランジ
スタのドレイン・ソース間には同じ値の光信号及
び暗電流信号の蓄積用キヤパシタが接続され、前
記キヤパシタの値は前記静電誘導トランジスタの
出力インピーダンスの容量成分よりも大きく選ば
れ、該信号の読み出しは二つのスイツチ素子のゲ
ートに同時にアドレスされる読み出しアドレスパ
レスのφ_Sにより行われ、両静電誘導トランジスタ
のゲートに蓄積されるキヤリアのリフレツシユ動
作はφ_Gによつて行われることを特徴とする光検
出器。９前記特許請求の範囲第８項記載の光検出器に
おいて、該静電誘導トランジスタのドレイン・ソ
ース間に接続されたキヤパシタの放電量を、ドレ
インに接続されたスイツチ素子を介して再充電す
ることによつて検出することを特徴とする光検出
器。