JPH051671B2 - - Google Patents

Info

Publication number
JPH051671B2
JPH051671B2 JP10303484A JP10303484A JPH051671B2 JP H051671 B2 JPH051671 B2 JP H051671B2 JP 10303484 A JP10303484 A JP 10303484A JP 10303484 A JP10303484 A JP 10303484A JP H051671 B2 JPH051671 B2 JP H051671B2
Authority
JP
Japan
Prior art keywords
level
circuit
counter
signal
reference voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP10303484A
Other languages
English (en)
Other versions
JPS60247378A (ja
Inventor
Koji Yamagishi
Takahiro Fuse
Masao Kawamura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP59103034A priority Critical patent/JPS60247378A/ja
Priority to US06/733,583 priority patent/US4642694A/en
Priority to GB08512545A priority patent/GB2161336B/en
Priority to KR1019850003460A priority patent/KR890004222B1/ko
Priority to DE19853518432 priority patent/DE3518432A1/de
Publication of JPS60247378A publication Critical patent/JPS60247378A/ja
Publication of JPH051671B2 publication Critical patent/JPH051671B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Liquid Crystal Display Device Control (AREA)
  • Picture Signal Circuits (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Description

【発明の詳細な説明】 [発明の技術分野] 本発明はパネル型表示部を用いたテレビジヨン
受像機における映像信号A/D変換回路に関す
る。
[従来技術とその問題点] 近年、表示部に液晶表示パネルを使用したポー
タブル型の小型テレビジヨン受像機が実用化され
ている。この種、従来の液晶表示パネルを用いた
テレビジヨン受像機は、映像増幅回路で増幅した
映像信号をA/D変換回路によりデジタル信号に
変換し、このデジタル信号により液晶表示パネル
を表示駆動するようにしている。しかして、上記
液晶表示パネルは、その特性上、白レベルから黒
レベルまでの諧調範囲が狭く、コントラストの良
い画像が得難いという問題がある。このような問
題を解決するため、従来ではテレビ映像信号の平
均値を検出し、それに応じてA/D変換回路の基
準電圧を設定して良好なコントラストが得られる
ようにしている。すなわち、映像信号は、常に白
レベルから黒レベルまで変化しているわけではな
く、映像信号の全範囲をA/D変換する必要がな
いので、上記したように映像信号に応じてA/D
変換回路の変換レベルを可変してコントラストの
向上を計つている。
しかしながら、従来では、上記のようにに像信
号の平均値により、A/D変換回路の基準電圧を
決定しているので、白レベルと黒レベル付近の階
調がはつきりしないという欠点があつた。
[発明の目的] 本発明は上記の点に鑑みてなされたもので、最
適なコントラストが得られると共に、白レベルと
黒レベル付近の階調をより鮮明にすることができ
る映像信号A/D変換回路を提供することを目的
とする。
[発明の要点] 本発明はパネル型表示部を用いたテレビジヨン
受像機において、デジタル化された映像信号の白
レベル及び黒レベルそれぞれのサンプリングクロ
ツク数に応じて、映像信号をA/D変換するよう
にしたものである。
[発明の実施例] 以下図面を参照して本発明の一実施例を説明す
る。まず、第1図により主要部の概略構成につい
て説明する。第1図において、1は映像増幅回路
で、映像検波回路(図示せず)から送られてくる
映像信号aを増幅して同期分離回路2及びA/D
変換回路3へ出力すると共に、音声信号bを音声
回路(図示せず)へ出力する。上記A/D変換回
路3には、制御回路5からチツプイネーブル信号
CEが入力されると共に、レベルシフタ4を介し
て上限基準電圧VH、下限基準電圧VLが与えられ
る。そして、上記A/D変換回路3は、映像増幅
回路1から送られてくる映像信号aを上記上限基
準電圧VH及び下限基準電圧VLに従つて4ビツト
のデジツル信号cに変換し、制御回路5へ出力す
る。また、上記同期分離回路2は、入力される映
像信号aの中から水平同期信号及び垂直同期信号
を分離し、制御回路5へ出力する。この制御回路
5は、上記A/D変換回路3及び同期分離回路2
からの入力信号に従つて表示制御動作を行なうも
ので、コモン側データ及びシフトクロツクをシフ
トレジスタ6を介して第1駆動回路7に与えると
共に、セグメント側データ及びシフトクロツクを
シフトレジスタ8及び第2駆動回路9に与える。
そして、上記第1駆動回路7及び第2駆動回路9
によつて液晶表示パネル10を表示駆動する。こ
の液晶表示パネル10は、例えば120×160ドツト
のマトリクス構成となつている。また、上記制御
回路5は、詳細を後述するように映像信号の白レ
ベル及び黒レベルのサンプリングクロツクを計数
し、そのサンプリングクロツク数によつて決まる
制御電圧Va,Vbをレベルシフタ4へ出力する。
このレベルシフタ4は、制御回路5からの制御電
圧Va,Vbに従つて上限基準電圧VH及び下限基準
電圧VLを設定して上記A/D変換回路3へ出力
する。
次に上記制御回路5における要部の詳細を第2
図により説明する。A/D変換回路3から送られ
てくる4ビツトの映像信号h〜kは、白レベル検
出回路11及び黒レベル検出回路12へ入力され
る。上記白レベル検出回路11及び黒レベル検出
回路12には、例えば3.12MHzのサンプリングク
ロツクφSが入力される。このサンプリングクロツ
クφSは、水平同期信号及び垂直同期信号を除く有
効映像信号出力タイミングで発生する。そして、
上記白レベル検出回路11は、上限基準電圧VH
より高い映像信号が入力された場合に、サンプリ
ングクロツクφSを白レベルサンプリングクロツク
nとしフレーム切換回路13へ出力する。また、
上記黒レベル検出回路12は、下限基準電圧VL
より低い映像信号が入力された場合に、サンプリ
ングクロツクφSを黒レベルサンプリングクロツク
pとしフレーム切換回路13へ出力する。このフ
レーム切換回路13は、フレーム切換信号mによ
つて白レベル検出回路11あるいは黒レベル検出
回路12の出力を選択し、D/Aカウンタ制御回
路14へ出力する。上記フレーム切換信号mは、
垂直同期信号が与えられる毎に信号レベルが
“1”あるいは“0”に反転するもので、上記フ
レーム切換回路13と共に、D/Aカウンタ制御
回路14へ入力される。このD/Aカウンタ制御
回路14は、レベルカウンタを備え、上記フレー
ム切換回路13を介して入力される白レベルサン
プリングクロツクnあるいは黒レベルサンプリン
グクロツクpをフレーム切換信号mに応じて交互
にカウントする。上記レベルカウンタは、例えば
「2000」以上のカウントが可能なように設定され
ており、各カウント毎にそのカウント値に応じて
白レベルD/Aカウンタ15及び黒レベルD/A
カウンタ16にカウンタクロツクu,s及びカウ
ントアツプダウン切換信号v,tを出力する。す
なわち、白レベルをカウントする場合について
は、各フレームにおけるカウント値が「2000」以
上であればアツプ指令、「1000」未満であればダ
ウン指令を白レベルD/Aカウンタ15に出力す
る。また、黒レベルをカウントする場合について
は、各フレームにおけるカウント値が「2000」以
上であればダウン指令、「1000」未満であればア
ツプ指令を黒レベルD/Aカウンタ16に出力す
る。そして、上記白レベルD/Aカウンタ15、
黒レベルD/Aカウンタ16のカウント値は、白
レベルD/A変換回路17、黒レベルD/A変換
回路18によりそれぞれD/A変換され、レベル
シフタ4へ送られる。このレベルシフタ4は、上
限基準電圧レベルシフタ4a及び下限基準電圧レ
ベルシフタ4bからなり、上記白レベルD/A変
換回路17、黒レベルD/A変換回路18の出力
をレベルシフトし、上限基準電圧VH、下限基準
電圧VLとしてA/D変換回路3へ出力する。
また、上記D/Aカウンタ制御回路14は、第
3図に示すように構成される。すなわち、第3図
において21は例えば12ビツトのレベルカウンタ
であり、フレーム切換え回路13から供給される
クロツクnまたはpをカウントする。22はデコ
ーダで、レベルカウンタ21のカウント値をデコ
ードして「1000」以上のとき出力ライン22aか
ら、「2000」以上のとき出力ライン22bから信
号を出力する。23は例えば7ビツトのシフトレ
ジスタで、内部基本クロツクφにより、回路内の
タイミング制御を行なう。すなわち、上記シフト
レジスタ23は、フレーム切換信号mをシフト
し、1段遅れ(×1)と2段遅れ(×2)の出力
とEXオア回路(イクスクルーシブオア回路)2
4より1発回路を構成し、その出力をアンド回路
28,30に入力してフレーム切換時のパルス
(sまたはu)を作成している。また、シフトレ
ジスタ23の4段遅れ(×4)及び5段遅れ(×
5)の出力とEXオア回路25によりフリツプフ
ロツプ26,27のセツト及びレベルカウンタ2
1のリセツトを行ない初期設定を行なう。更に、
上記シフトレジスタ23の7段遅れ(×7)の出
力をアンド回路28に入力すると共にインバータ
29を介してアンド回路30に入力し、フレーム
切換時のパルス信号sとuのどちらを出力するか
の信号としている。さらに、上記フリツプフロツ
プ26,27の出力をEXノア回路31を介して
アンド回路28,30に入力し、フレーム切換時
のパルスs,uを出力するかしないかの制御を行
なつている。また、フリツプフロツプ26,27
の出力をノア回路32に入力し、その出力を直接
あるいはインバータ33を介して取出し、デコー
ダ22の出力に応じてアツプカウントするかダウ
ンカウントするかの信号t,vを作成している。
つまり、白のフレーム(m=“High”)ではレベ
ルカウンタ21のカウント値が「1000」を超えな
かつた時はt=0、v=1となつて白レベルD/
Aカウンタ15に対しダウン指令が与えられ、一
方、フリツプフロツプ26,27ともセツトのま
まであるからEXノア回路31の出力が“1”と
なつてアンド回路28から信号uが出力される。
従つて、白レベルD/Aダウンカウンタ15はダ
ウンカウントする。
また、白のフレームで、レベルカウンタ21の
カウント値が「1000」以上[2000」末端の時はt
=0、v=1、EXノア回路31の出力=0とな
るので、信号s,uは何れも出力されず変化はな
い。
更に、白のフレームでレベルカウンタ21のカ
ウント値が「2000」以上の時は、t=1、v=0
となり、白レベルD/Aカウンタ15に対しアツ
プ指令となる。そして、EXノア回路31の出力
が“1”となり、アンド回路28から信号uが出
力されて白レベルD/Aカウンタ15がアツプ動
作する。一方、黒レベルにおいても信号t/v、
s/uが変わるだけで白レベルの場合と同様に動
作する。
次に上記実施例の全体の動作を第4図のタイミ
ングチヤートを参照して説明する。第1図におい
て、映像増幅回路1は、映像検波回路から送られ
てくる第4図に示す映像信号aを増幅して同期分
離回路2及びA/D変換回路3へ出力すると共
に、音声信号を音声回路へ出力する。同期分離回
路2は、映像信号の中から水平同期信号及び垂直
同期信号を分離し、制御回路5へ出力する。ま
た、A/D変換回路3は、レベルシフタ4から供
給されている上限基準電圧VH及び下限基準電圧
VLに従つて映像信号を4ビツトのデジタルデー
タcに変換し、制御回路5へ出力する。この制御
回路5は、垂直同期信号に同期して垂直走査のタ
イミング信号をシフトレジスタ6へ出力すると共
に、デジタル映像信号をシフトレジスタ8へ出力
する。上記シフトレジスタ6は、制御回路5によ
り与えられたデータを所定のタイミング信号によ
つて順次シフトし、そのシフト動作に従つて第1
駆動回路7が液晶表示パネル10の垂直方向を走
査する。また、上記シフトレジスタ8に保持され
たデータは、制御回路5からのタイミング信号に
同期して第2駆動回路9へ送られ、この第2駆動
回路9により液晶表示パネル10の水平方向が走
査される。
また一方、制御回路5は、A/D変換回路3か
ら映像信号が送られてくると、白レベル検出回路
11により上限基準電圧VH以上の映像信号を検
出して第4図に示すように白レベルサンプリング
クロツクnを出力すると共に、黒レベル検出回路
12により下限基準電圧VL以下の映像信号を検
出して黒レベルサンプリングクロツクpを出力す
る。上記白レベルサンプリングクロツクn及び黒
レベルサンプリングクロツクpは、フレーム切換
回路13によりフレーム毎に交互に選択されて
D/Aカウンタ制御回路14へ送られる。この
D/Aカウンタ制御回路14は、第4図に示すよ
うにフレーム切換信号mがハイレベルの時は白レ
ベルサンプリングクロツクnをカウントし、ロウ
レベルのときは黒レベルサンプリングクロツクp
をカウントし、フレーム切換信号mが切替わる際
にカウント値に応じて制御信号を出力する。今、
フレーム切換信号mがロウレベルからハイレベル
に切換わつたとすると、フレーム切換回路13が
白レベル検出回路11側に切換わると共に、D/
Aカウンタ制御回路14のレベルカウンタがクリ
アされ、このレベルカウンタにおいて白レベルサ
ンプリングクロツクnがカウントされる。そし
て、そのフレーム終了時において、そのカウント
値「1000」未満であつたとすれば、第4図に示す
ようにD/Aカウンタ制御回路14から出力され
る信号vが“1”のまま保持され、白レベルD/
Aカウンタ15にダウン指令を与える。このとき
D/Aカウンタ制御回路14からカウンタロツク
uが出力され、白レベルD/Aカウンタ15がカ
ウントダウンされる。また、映像信号中に含まれ
る白レベルの成分が多く、上記カウント値が
「2000」以上の場合は、アツプダウン切換信号v
は“0”となり、カウンタクロツクuがD/Aカ
ウンタ制御回路14から白レベルD/Aカウンタ
15へ送られる、これにより白レベルD/Aカウ
ンタ15がカウントアツプされる。この白レベル
D/Aカウンタ15のカウント出力は、白レベル
D/A変換回路17においてアナログ信号に変換
され、その後、レベルシフタ4の基準電圧レベル
シフタ4aによりレベルシフトされ、上限基準電
圧VHとしてA/D変換回路3へ送られる。そし
て、フレーム切換信号mがロウレベルに切換わる
と、フレーム切換回路13が黒レベル検出回路1
2側に切換わると共にD/Aカウンタ制御回路1
4内のレベルカウンタがクリアされ、黒レベルサ
ンプリングクロツクpのカウント動作が開始され
る。この場合、映像信号中の黒レベル成分が多
く、そのフレームエンドにおいてカウント値が
「2000」以上になつた場合は、第4図に示すよう
にD/Aカウンタ制御回路14から出力されるア
ツプダウン切換信号tが“1”のまま保持され、
ダウンン令を黒レベルD/Aカウンタ16に与え
る。また、このときD/Aカウンタ制御回路14
からカウンタクロツクsが出力され、黒レベル
D/Aカウンタ16がカウントダウンする。ま
た、映像信号中の黒レベル成分が少なく、そのフ
レームエンドにおいてカウント値が「1000」未満
になつた場合は、アツプダウン切換信号tが
“0”となり、カウンタクロツクsがD/Aカウ
ンタ制御回路14から黒レベルD/Aカウンタ1
6へ送られる。これにより黒レベルD/Aカウン
タ16がカウントアツプされる。この黒レベル
D/Aカウンタ16のカウント出力は、黒レベル
D/A変換回路18においてアナログ信号に変換
され、その後、レベルシフタ4の下限基準電圧レ
ベルシフタ4bによりレベルシフトされ、下限基
準電圧VLとしてA/D変換回路3へ送られる。
そして、このA/D変換回路3において、上記上
限基準電圧VH、下限基準電圧VLに従つてA/D
変換処理が行なわれる。この場合、上記のように
白レベルサンプリングクロツクn、黒レベルサン
プリングクロツクpの数が所定の設定値範囲に入
つていれば、上限基準電圧VH、下限基準電圧VL
は変動せず、クロツクn、クロツクpが設定値範
囲外の数であれば、上限基準電圧VH、下限基準
電圧VLが上下に変動する。従つて、上記設定値
の下限値をA1、上限値をA2とすると、A1、A2
の値を大きくすればコントラストのきつい画面と
なり、A1、A2の値を小さくすればコントラスト
のゆるい画面となる。
[発明の第2実施例] 次に第5図により本発明の第2実施例について
説明する。上記第1実施例は、第2図に示すよう
にフレーム切換回路13を設けて白レベル検出回
路11、黒レベル検出回路12を切換えることに
より、D/Aカウンタ制御回路14内のレベルカ
ウンタを白レベル及び黒レベルのサンプリングク
ロツクのカウントに共通に使用するようにしたも
のであるが、この第2実施例は、第5図に示すよ
うにD/Aカンウンタ制御回路14内に白レベル
カンウンタ14a及び黒レベルカウンタ14bを
独立して設けたものである。このような構成とす
ることにより、各フレームにおいて白レベルサン
プリングクロツクn及び黒レベルサンプリングク
ロツクpをカウントして上限基準電圧VH、下限
基準電圧VLの設定制御を同時に行なうことがで
きる。
なお、前記実施例では、D/Aカウンタ制御回
路14における白レベルサンプリングクロツク及
び黒レベルサンプリングクロツクの計数値が
「2000」以上あるいは「1000」未満の時に上限基
準電圧VH、下限基準電圧VLの値を変えるように
したが、本発明は上記実施例に限定されるもので
なく、その他の値に設定しても良いことは勿論で
ある。
[発明の効果] 以上詳記したように本発明によれば、パネル型
表示部を用いたテレビジヨン受像機において、デ
ジタル化された映像信号の白レベル及び黒レベル
それぞれのサンプリングクロツク数に応じて映像
信号をA/D変換するようにしているので、映像
信号のレベルの変化範囲と各基準電圧との関係を
良好に設定できる。
【図面の簡単な説明】
第1図は本発明の第1実施例における全体の回
路構成を示すブロツク図、第2図は第1図におけ
る制御回路の要部を示すブロツク図、第3図は第
2図におけるD/Aカウンタ制御回路の詳細を示
す回路構成図、第4図は第1実施例の動作を説明
するためのタイミングチヤート、第5図は本発明
の第2実施例におけるD/Aカウンタ制御回路の
要部を示すブロツク図である。 1……映像増幅回路、2……同期分離回路、3
……A/D変換回路、4……レベルシフタ、5…
…制御回路、6,8……シフトレジスタ、7……
第1駆動回路、9……第2駆動回路、10……液
晶表示パネル、11……白レベル検出回路、12
……黒レベル検出回路、13…フレーム切換回
路、14……D/Aカウンタ制御回路、15……
白レベルD/Aカウンタ、16……黒レベルD/
Aカウンタ、17……白レベルD/A変換回路、
18……黒レベルD/A変換回路、21……レベ
ルカウンタ、22……デコーダ、23……シフト
レジスタ、26,27……フリツプフロツプ。

Claims (1)

    【特許請求の範囲】
  1. 1 映像信号を上限基準電圧及び下限基準電圧に
    従つてA/D変換するA/D変換回路において、
    A/D変換された映像信号の白レベル及び黒レベ
    ルをサンプリングして白レベル量及び黒レベル量
    に応じてサンプリングクロツクを出力する手段
    と、この手段により出力される白レベルサンプリ
    ングクロツク及び黒レベルサンプリングクロツク
    を所定期間毎に計数する手段と、この手段により
    計数された白レベルサンプリングクロツク数及び
    黒レベルサンプリングクロツク数に応じて上記映
    像信号をA/D変換する手段とを具備したことを
    特徴とする映像信号A/D変換回路。
JP59103034A 1984-05-22 1984-05-22 映像信号a/d変換回路 Granted JPS60247378A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP59103034A JPS60247378A (ja) 1984-05-22 1984-05-22 映像信号a/d変換回路
US06/733,583 US4642694A (en) 1984-05-22 1985-05-13 Television video signal A/D converter
GB08512545A GB2161336B (en) 1984-05-22 1985-05-17 Television video signal a/d converter
KR1019850003460A KR890004222B1 (ko) 1984-05-22 1985-05-20 화상표시장치에 있어서의 a-d 변환장치
DE19853518432 DE3518432A1 (de) 1984-05-22 1985-05-22 Fernsehvideosignal-a/d-wandlereinrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59103034A JPS60247378A (ja) 1984-05-22 1984-05-22 映像信号a/d変換回路

Publications (2)

Publication Number Publication Date
JPS60247378A JPS60247378A (ja) 1985-12-07
JPH051671B2 true JPH051671B2 (ja) 1993-01-08

Family

ID=14343373

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59103034A Granted JPS60247378A (ja) 1984-05-22 1984-05-22 映像信号a/d変換回路

Country Status (1)

Country Link
JP (1) JPS60247378A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2525364B2 (ja) * 1986-05-15 1996-08-21 キヤノン株式会社 映像信号処理装置
JP3511592B2 (ja) 2000-09-27 2004-03-29 株式会社アドバンスト・ディスプレイ 液晶表示装置

Also Published As

Publication number Publication date
JPS60247378A (ja) 1985-12-07

Similar Documents

Publication Publication Date Title
US4642694A (en) Television video signal A/D converter
JP2000338925A (ja) 映像表示装置
JPS60247378A (ja) 映像信号a/d変換回路
JP3167369B2 (ja) 液晶表示装置
JPH07168542A (ja) 液晶表示装置
JP2564088Y2 (ja) 液晶テレビジョン受像機
JP3211320B2 (ja) 液晶駆動方式
JP3338173B2 (ja) 映像信号処理装置
JP3710358B2 (ja) 画面表示制御方法および装置
JP2006295607A (ja) 映像信号処理装置及びその映像信号処理装置を備えたディスプレイ装置
KR100598411B1 (ko) 액정 디스플레이 장치의 수평동기신호 보상장치
JPH11202837A (ja) 液晶表示装置およびその駆動回路
JPH075732Y2 (ja) 液晶表示データ処理回路
JP3282646B2 (ja) 液晶プロジェクタ装置
KR0129253B1 (ko) 모니터겸용티브이수상장치
JP2539919B2 (ja) ハイビジョン受信機の時間軸圧縮装置
JPH1124624A (ja) マトリクス表示装置、及びマトリクス表示装置駆動方法
JPH08140019A (ja) 画像表示装置
JPH0328113B2 (ja)
KR100298329B1 (ko) 액정표시장치의교차구동방법
CN100435554C (zh) 图像信号处理的相位增强导致减弱的相位回复方法及电路
JPH087546B2 (ja) 画像処理装置
JP2000032296A (ja) 平面表示装置
JPH0725829Y2 (ja) 液晶駆動装置
JP3662997B2 (ja) デジタルエンコーダとフレームバッファー間の映像制御信号出力装置