JPS58178668A - 集積化同期信号分離回路 - Google Patents
集積化同期信号分離回路Info
- Publication number
- JPS58178668A JPS58178668A JP6103482A JP6103482A JPS58178668A JP S58178668 A JPS58178668 A JP S58178668A JP 6103482 A JP6103482 A JP 6103482A JP 6103482 A JP6103482 A JP 6103482A JP S58178668 A JPS58178668 A JP S58178668A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- integrated
- video signal
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M5/00—Conversion of AC power input into AC power output, e.g. for change of voltage, for change of frequency, for change of number of phases
- H02M5/02—Conversion of AC power input into AC power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into DC
- H02M5/04—Conversion of AC power input into AC power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into DC by static converters
- H02M5/22—Conversion of AC power input into AC power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into DC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M5/25—Conversion of AC power input into AC power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into DC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
- H02M5/27—Conversion of AC power input into AC power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into DC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means for conversion of frequency
- H02M5/271—Conversion of AC power input into AC power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into DC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means for conversion of frequency from a three phase input voltage
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/08—Separation of synchronising signals from picture signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Synchronizing For Television (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、映像信号から同期信号を分離する集積化に好
適な同期信号分離回路の低電圧駆動化に関するものであ
る。
適な同期信号分離回路の低電圧駆動化に関するものであ
る。
従来、映像信号等を記録、再生する磁気記録再生装置で
は、映倫信号の振幅を一定に制御する自動利得制御回路
、テープ走行を制御するサーボ回路、色信号処理回路等
を正常に動作させるため、同期信号分離回路を設け、入
力された映倫信号から同期信号を得ている。
は、映倫信号の振幅を一定に制御する自動利得制御回路
、テープ走行を制御するサーボ回路、色信号処理回路等
を正常に動作させるため、同期信号分離回路を設け、入
力された映倫信号から同期信号を得ている。
第１図に従来の集積化に好適な同期信号分離回路、第２
図に第１図の動作を説明する図を示す。第１図において
、１〜９は集積化トランジスタ、１０〜１６は集積化抵
抗、１７〜２１は定電流源、２２は基準電圧源、２３．
２４は外付は抵抗、２５は外付は容量、２６〜２８は集
積回路の外部端子であり、破１ｉ１２９で囲んだ部分は
集積範囲を示している。
図に第１図の動作を説明する図を示す。第１図において
、１〜９は集積化トランジスタ、１０〜１６は集積化抵
抗、１７〜２１は定電流源、２２は基準電圧源、２３．
２４は外付は抵抗、２５は外付は容量、２６〜２８は集
積回路の外部端子であり、破１ｉ１２９で囲んだ部分は
集積範囲を示している。
また外部端子２７には、回路を駆動するｔ＊電圧Ｖｃｅ
が印加されている。端子３０に供給された映像信号はト
ランジス４１１．２と抵抗１０〜１２と定電流源１７と
基準電圧源２２からなる差動増幅器４６で増幅され、ト
ランジスタ３のペースに供給すれる。点線５１で囲まれ
た部分はフィードバック型クランプ回路を構成しており
、トラ／ジス１３を介してトランジスタ４のベースに供
給された映像信号３２の同期部先端電圧にトランジスタ
５のベース電圧がｔ″！ぼ一致するように負帰還制御さ
れる。したがってトランジスタ７０ベースに供給される
電圧３６が、第２図体）に示すように、同期部先端とペ
デスタルレベルの間に位置するように設定さねているの
で、トランジスタ７．８と定電流源２１と抵抗１４．１
５からなる差動増幅器を介して、トランジスタ９のベー
ス電圧５４ニは、第２図（ｂ）に示すような同期信号が
得られる。
が印加されている。端子３０に供給された映像信号はト
ランジス４１１．２と抵抗１０〜１２と定電流源１７と
基準電圧源２２からなる差動増幅器４６で増幅され、ト
ランジスタ３のペースに供給すれる。点線５１で囲まれ
た部分はフィードバック型クランプ回路を構成しており
、トラ／ジス１３を介してトランジスタ４のベースに供
給された映像信号３２の同期部先端電圧にトランジスタ
５のベース電圧がｔ″！ぼ一致するように負帰還制御さ
れる。したがってトランジスタ７０ベースに供給される
電圧３６が、第２図体）に示すように、同期部先端とペ
デスタルレベルの間に位置するように設定さねているの
で、トランジスタ７．８と定電流源２１と抵抗１４．１
５からなる差動増幅器を介して、トランジスタ９のベー
ス電圧５４ニは、第２図（ｂ）に示すような同期信号が
得られる。
また端子２８には、トランジスタ９を介して第２図（ｃ
）に示すような同期信号が得られ、上記同期信号分離回
路と同一チップ内に集積化されていないサーボ回路等へ
供給される。一方端子Ｓ５には、第２図（ｂ）に示すよ
うな同期信号が得られ、同一チップ内に集積化された自
動利得制御回路叫へ供給される。
）に示すような同期信号が得られ、上記同期信号分離回
路と同一チップ内に集積化されていないサーボ回路等へ
供給される。一方端子Ｓ５には、第２図（ｂ）に示すよ
うな同期信号が得られ、同一チップ内に集積化された自
動利得制御回路叫へ供給される。
ところでかかる従来技術においては、低電力化のため、
電源電圧２７を低下させると、端子３５に正常な同期信
号が得られなくなるという欠点があった。つまり端子６
５に正常な同期信号を得るには、トランジスタ８のコレ
クタ１工ミツタ間電圧ＶｃＥとして、最低Ｑ、７Ｖ以上
の電圧が必要である。しかし電源電圧を低下させると、
上記電圧Ｖｃｌが必要値以下に々るためである。例えば
、端子５０には通常ｉ Ｖｐ−ｐの映像信号が入力され
、次に約４倍に増幅されてトランジスタ８のベースに供
給されている。ところで同期信号パルス５５のレベルと
しては、次段回路の駆動を考慮すると最低Ｉ Ｖｐ−ｐ
程度は必要である。かつトランジスタ８のベースには約
４ Ｖｐ−ｐの映像信号が発生している。このため電源
電圧としては、上記パルスレベルＩＶｐ−ｐと映像信号
の映像部レヘル約５ Ｖｐ−ｐト）ランジスタ８のベー
ス−エミッタ間電圧約＋１７Ｖと定電流源２１の動作に
必要な約）■の和の電圧が必要であり、約５．７ｖ以下
では正常に動作できないこととなる。
電源電圧２７を低下させると、端子３５に正常な同期信
号が得られなくなるという欠点があった。つまり端子６
５に正常な同期信号を得るには、トランジスタ８のコレ
クタ１工ミツタ間電圧ＶｃＥとして、最低Ｑ、７Ｖ以上
の電圧が必要である。しかし電源電圧を低下させると、
上記電圧Ｖｃｌが必要値以下に々るためである。例えば
、端子５０には通常ｉ Ｖｐ−ｐの映像信号が入力され
、次に約４倍に増幅されてトランジスタ８のベースに供
給されている。ところで同期信号パルス５５のレベルと
しては、次段回路の駆動を考慮すると最低Ｉ Ｖｐ−ｐ
程度は必要である。かつトランジスタ８のベースには約
４ Ｖｐ−ｐの映像信号が発生している。このため電源
電圧としては、上記パルスレベルＩＶｐ−ｐと映像信号
の映像部レヘル約５ Ｖｐ−ｐト）ランジスタ８のベー
ス−エミッタ間電圧約＋１７Ｖと定電流源２１の動作に
必要な約）■の和の電圧が必要であり、約５．７ｖ以下
では正常に動作できないこととなる。
本発明の目的は、上記従来技術の欠点をなくし、低電力
化に対応し低電圧駆動に適した集積化同期信号分離回路
を提供することにある。
化に対応し低電圧駆動に適した集積化同期信号分離回路
を提供することにある。
上記目的を達成するため、本発明では映像信号が差動増
幅器を経由して入力されるフィードバック型クランプ回
路の入力端に、映像信号の少なくとも映像部をクリップ
する回路を設け、低電圧駆動あるいはダイナミックレン
ジの拡大を可能にするものである。しかも上記クリラフ
′回路のクリップレベルを決める定電流源と、映像信号
が入力される上記差動増幅器の定電流源とに一定の相対
関係を持たせ、集積化素子の・；ラッキによるクリ、プ
レベルの変動を低減させるものである。
幅器を経由して入力されるフィードバック型クランプ回
路の入力端に、映像信号の少なくとも映像部をクリップ
する回路を設け、低電圧駆動あるいはダイナミックレン
ジの拡大を可能にするものである。しかも上記クリラフ
′回路のクリップレベルを決める定電流源と、映像信号
が入力される上記差動増幅器の定電流源とに一定の相対
関係を持たせ、集積化素子の・；ラッキによるクリ、プ
レベルの変動を低減させるものである。
以下本発明を一実施例を用いて説明する。第３図は本発
明の一実施例を示す回路図で、第４図は第３図に示した
回路の動作を説明する図であＺ。第３図では従来例を示
した第１図と同一あるいけ同等のものは同一番号を付し
である。
明の一実施例を示す回路図で、第４図は第３図に示した
回路の動作を説明する図であＺ。第３図では従来例を示
した第１図と同一あるいけ同等のものは同一番号を付し
である。
第３ｖ！１において、５６はトランジスタ５７．３８と
ダイオード５９と抵抗４０〜４２からなるり１ノツプ回
路である。争４図（＆）に示した入力映像信号３０は、
差動増幅器４３を経由して、トランジスタ５０ペースに
供給されるか、映像信号の映像部が上記クリ、ブ回路で
クリ、ブされ、トランジスタ３のベース電圧は第４図（
ｂ）に示すような信号４４となる。なお４５け上記クリ
、ブ回路５６によって決められたクリップレベルである
。上記信号４４はトラ／ジス〃３を経由してトランジス
タ８のベースに供給されるので、トランジスタ８０ペー
ス信号の振曽は、従来に対［、てクリップされた映像信
号分７０だけ小さくなる。」Ｊがって従来に対して上記
クリップ映像信号分７０だけ電源電圧２７を低下させる
ことができ、低電力化をはかねる。
ダイオード５９と抵抗４０〜４２からなるり１ノツプ回
路である。争４図（＆）に示した入力映像信号３０は、
差動増幅器４３を経由して、トランジスタ５０ペースに
供給されるか、映像信号の映像部が上記クリ、ブ回路で
クリ、ブされ、トランジスタ３のベース電圧は第４図（
ｂ）に示すような信号４４となる。なお４５け上記クリ
、ブ回路５６によって決められたクリップレベルである
。上記信号４４はトラ／ジス〃３を経由してトランジス
タ８のベースに供給されるので、トランジスタ８０ペー
ス信号の振曽は、従来に対［、てクリップされた映像信
号分７０だけ小さくなる。」Ｊがって従来に対して上記
クリップ映像信号分７０だけ電源電圧２７を低下させる
ことができ、低電力化をはかねる。
なお上記クリップ回路を設けず、差動増幅器４５のノン
リニア領域を用いてもクリップ動作を行なえる。しかし
この場合、映倫信号のペデスタルレベル近傍でもリニア
リイが劣化することとなり、同期信号分離能力が低下す
るという欠漬がある。こねに対して本発明では上配同期
信号分離能力の低下なく、低電圧駆動が可能な集積化同
期信号分離回路を実現できるものである。
リニア領域を用いてもクリップ動作を行なえる。しかし
この場合、映倫信号のペデスタルレベル近傍でもリニア
リイが劣化することとなり、同期信号分離能力が低下す
るという欠漬がある。こねに対して本発明では上配同期
信号分離能力の低下なく、低電圧駆動が可能な集積化同
期信号分離回路を実現できるものである。
ここでトランジスタ４６と抵抗４７Ｖｉ差動増幅器４３
の定電流源を構成しているが、上記トランジス４４６の
ベースとクリップ回路の定電流源を構成しているトラン
ジスタ５７のペースとに共通の基準電圧源４８を接続す
ることにより、集積化素子の特性のバラツキによるクリ
ップレベルの変動を大幅に低減できるという効果がある
。つ普りトランジスタ５のベースに入力される映倫信号
は、トランジスタ４６と抵抗４７からなる定電流源の電
流値と抵抗１２との積で表わされる電圧により、直流レ
ベルが規定される。一方クリップレベルは、トランジス
タ５７と抵抗４２からなる定電流源の電流値と抵抗４０
との棟で表わされる電圧によシ、直流レベルが規定され
る。また集積回路においては、抵抗比及びトランジスタ
のペア性には高い精度が得られるが、抵抗の絶対値の精
度は悪いという特徴がある。したがってトランジス１５
７．４Ｂのペースに共通のバイアス電圧源４８を供給し
、集積回路のレイアウト上トランジスタ３７と４８のペ
ア性、抵抗４２と４７の比、抵抗１２と４０の比を高精
度にしておけば、トランジスタ５のペースに供給される
映像信号とクリ。
の定電流源を構成しているが、上記トランジス４４６の
ベースとクリップ回路の定電流源を構成しているトラン
ジスタ５７のペースとに共通の基準電圧源４８を接続す
ることにより、集積化素子の特性のバラツキによるクリ
ップレベルの変動を大幅に低減できるという効果がある
。つ普りトランジスタ５のベースに入力される映倫信号
は、トランジスタ４６と抵抗４７からなる定電流源の電
流値と抵抗１２との積で表わされる電圧により、直流レ
ベルが規定される。一方クリップレベルは、トランジス
タ５７と抵抗４２からなる定電流源の電流値と抵抗４０
との棟で表わされる電圧によシ、直流レベルが規定され
る。また集積回路においては、抵抗比及びトランジスタ
のペア性には高い精度が得られるが、抵抗の絶対値の精
度は悪いという特徴がある。したがってトランジス１５
７．４Ｂのペースに共通のバイアス電圧源４８を供給し
、集積回路のレイアウト上トランジスタ３７と４８のペ
ア性、抵抗４２と４７の比、抵抗１２と４０の比を高精
度にしておけば、トランジスタ５のペースに供給される
映像信号とクリ。
プレベルとの直流レベルは常に所定の関係に保九れるこ
ととなる。特に電源電圧変動に対して、上記所定の関係
が変化しにくいといケ効果がある。
ととなる。特に電源電圧変動に対して、上記所定の関係
が変化しにくいといケ効果がある。
さらに本発明の他の一実施例を第５図に示し説明する。
第一０、図では第１図、第６図と同等あるいは同一のも
のは同一番号を付しである。第５図において、４６〜５
５はトランジスタ、５６〜５Ｂは抵抗、６９は基準電圧
源である。入力された映像信号３０け、抵抗５９と６０
との比に応じた利得で増幅され、フィードバック型クラ
ンプ回路５１の入力端７１には同期部先端が正の映像信
号が得られる。そしてトランジスタ４８が上記入力端７
１で映像信号の映像部をクリ、ブすることとなる。
のは同一番号を付しである。第５図において、４６〜５
５はトランジスタ、５６〜５Ｂは抵抗、６９は基準電圧
源である。入力された映像信号３０け、抵抗５９と６０
との比に応じた利得で増幅され、フィードバック型クラ
ンプ回路５１の入力端７１には同期部先端が正の映像信
号が得られる。そしてトランジスタ４８が上記入力端７
１で映像信号の映像部をクリ、ブすることとなる。
フィードパ、り型クランプ回路６１では、第１図、第５
図に示した回路とは逆に、映像信号の方が負帰還制御さ
れている。この場合トランジスタ５０のベースに入力さ
れる映倫信号に対して、クリップされた信号分だけ電源
電圧を低下させることができる。あるいは上記クリ、プ
された信号分だけ、ダイナミックレンジが拡大されるの
で抵抗６０を大きくすれば、同期分離スレッシホールド
レベルの変動を小さくできる。
図に示した回路とは逆に、映像信号の方が負帰還制御さ
れている。この場合トランジスタ５０のベースに入力さ
れる映倫信号に対して、クリップされた信号分だけ電源
電圧を低下させることができる。あるいは上記クリ、プ
された信号分だけ、ダイナミックレンジが拡大されるの
で抵抗６０を大きくすれば、同期分離スレッシホールド
レベルの変動を小さくできる。
本発明によれば、同期信号分離回路の低電圧駆動が可能
となるので、消費電力を低減できるという効果がある。
となるので、消費電力を低減できるという効果がある。
また集積化に際して、集積化素子の特性バラツキに対す
る特性変動が小さいので、特性劣化がおこりに＜＜、歩
留りの高い集積化同期信号分離回路が得られる。
る特性変動が小さいので、特性劣化がおこりに＜＜、歩
留りの高い集積化同期信号分離回路が得られる。
第１図は従来の集積化同期信号分離回路の例を示す回路
１１、第２図は第１図の回路動作を説明するための波形
図、第３図は本発明の一実施例の集積化同期信号分離回
路を示す回路図、第４図は第５図の回路動作を説明する
だめの波形図、第５図は本発明の他の一実施例を示す回
路図である。 １〜９．３７．６８．４６・・・トランジスタ、１０〜
１６．２３．２４．４０．４１・・・抵抗、２５・・・
容量、 ２６〜２８・・・集積回路外部端子、 ２７・・・電源電圧ライン、 ２９・・・集積範囲、 ２２．４８・・・基準電圧源、 ５１・・・フィードバック型クランプ回路、５６・・・
クリップ回路、 ４３・・・差動増幅器。 代理人弁理士 薄 １）利 幸 第４口 ｒ−ｗ １
１１、第２図は第１図の回路動作を説明するための波形
図、第３図は本発明の一実施例の集積化同期信号分離回
路を示す回路図、第４図は第５図の回路動作を説明する
だめの波形図、第５図は本発明の他の一実施例を示す回
路図である。 １〜９．３７．６８．４６・・・トランジスタ、１０〜
１６．２３．２４．４０．４１・・・抵抗、２５・・・
容量、 ２６〜２８・・・集積回路外部端子、 ２７・・・電源電圧ライン、 ２９・・・集積範囲、 ２２．４８・・・基準電圧源、 ５１・・・フィードバック型クランプ回路、５６・・・
クリップ回路、 ４３・・・差動増幅器。 代理人弁理士 薄 １）利 幸 第４口 ｒ−ｗ １
Claims (1)
- 【特許請求の範囲】 ｔ 入力された映像信号を増幅する差動増幅器と、映倫
信号に対する同期分離スレッシホールドレベルを規定す
るフィートノ（ツク型クランプ回路とを具備した集積化
同期信号分離回路において、上記フィートノ（ツク型ク
ランプ回路の前段にクリ、プ回路を設けたことを特徴と
する集積化同期信号分離回路。 ２、 上記クリ、ブ回路はクリ、プレベルを決める第１
のトランジスタと第１の抵抗からなる定電流源を有し、
かつ上記差動増幅器は第２のトランジスタと第２の抵抗
からなる定電流源を有して、上記第１および第２のトラ
ンジスタのベースには共通の基準電圧源を接続すること
を特徴とする特許請求の範囲第１項記載の集積化同期信
号分離回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6103482A JPS58178668A (ja) | 1982-04-14 | 1982-04-14 | 集積化同期信号分離回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6103482A JPS58178668A (ja) | 1982-04-14 | 1982-04-14 | 集積化同期信号分離回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58178668A true JPS58178668A (ja) | 1983-10-19 |
Family
ID=13159591
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6103482A Pending JPS58178668A (ja) | 1982-04-14 | 1982-04-14 | 集積化同期信号分離回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58178668A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61177866A (ja) * | 1985-02-04 | 1986-08-09 | Hitachi Ltd | クランプ回路 |
-
1982
- 1982-04-14 JP JP6103482A patent/JPS58178668A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61177866A (ja) * | 1985-02-04 | 1986-08-09 | Hitachi Ltd | クランプ回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS614310A (ja) | レベルシフト回路 | |
| US4631419A (en) | Transistor switch and driver circuit | |
| JPS58178668A (ja) | 集積化同期信号分離回路 | |
| US4829267A (en) | Automatic DC restorer stage for servo data amplifier | |
| US6275347B1 (en) | Current bias, current sense preamplifier for a magnetoresistive reader | |
| US4535256A (en) | Integrated video amp with common base lateral PNP transistor | |
| US4591798A (en) | FM signal demodulation circuit | |
| KR910005774Y1 (ko) | 제어신호 증폭 재생회로 | |
| JPH0223089B2 (ja) | ||
| JPH051677B2 (ja) | ||
| JP3355632B2 (ja) | レベル制御回路 | |
| JP2531789B2 (ja) | ホワイト・ダ―ククリップ回路 | |
| JPH0112417Y2 (ja) | ||
| KR100256013B1 (ko) | 디지탈 신호 처리 장치 | |
| KR940000928B1 (ko) | 전압 폴로워 회로 | |
| JPH0517695Y2 (ja) | ||
| JPS62264707A (ja) | 電流補正回路 | |
| JPS63152206A (ja) | 増幅回路 | |
| JPH09321558A (ja) | 差動増幅装置 | |
| JPH0253962B2 (ja) | ||
| JPH0797732B2 (ja) | 音声出力増幅回路 | |
| JPS5958978A (ja) | 集積化自動利得制御回路 | |
| JPS648954B2 (ja) | ||
| JPH0426245B2 (ja) | ||
| JPH0744677B2 (ja) | 記録用輝度信号処理回路 |