JPH05173985A - プログラマブルコントローラ - Google Patents
プログラマブルコントローラInfo
- Publication number
- JPH05173985A JPH05173985A JP34049791A JP34049791A JPH05173985A JP H05173985 A JPH05173985 A JP H05173985A JP 34049791 A JP34049791 A JP 34049791A JP 34049791 A JP34049791 A JP 34049791A JP H05173985 A JPH05173985 A JP H05173985A
- Authority
- JP
- Japan
- Prior art keywords
- unit
- cpu
- units
- bus
- cpu unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Multi Processors (AREA)
- Bus Control (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】
【目的】夫々のＣＰＵユニットが独立して各Ｉ／Ｏユニ
ットを制御することが可能で、ＣＰＵユニット毎にテス
ト・デバッグが行なえるプログラマブルコントローラを
提供するにある。 【構成】バス調停回路部３は複数のＣＰＵユニット１1
…をローカルＩ／Ｏバス２1 …を介して夫々接続し、ま
たＩ／Ｏバス４を介して複数のＩ／Ｏユニット５1 …を
接続している。このバス調停回路部８は各ＣＰＵユニッ
ト１1…からＩ／Ｏユニット５1…をアクセスすることを
示すセレクト信号が競合出力されると、この競合を調停
する。この調停によって優先されたＣＰＵユニット１1
…の内の一つが、選択されたローカルＩ／Ｏバス２1 …
及びＩ／Ｏバス４を通じて対応するＩ／Ｏユニット５1
…を制御することができることになる。
ットを制御することが可能で、ＣＰＵユニット毎にテス
ト・デバッグが行なえるプログラマブルコントローラを
提供するにある。 【構成】バス調停回路部３は複数のＣＰＵユニット１1
…をローカルＩ／Ｏバス２1 …を介して夫々接続し、ま
たＩ／Ｏバス４を介して複数のＩ／Ｏユニット５1 …を
接続している。このバス調停回路部８は各ＣＰＵユニッ
ト１1…からＩ／Ｏユニット５1…をアクセスすることを
示すセレクト信号が競合出力されると、この競合を調停
する。この調停によって優先されたＣＰＵユニット１1
…の内の一つが、選択されたローカルＩ／Ｏバス２1 …
及びＩ／Ｏバス４を通じて対応するＩ／Ｏユニット５1
…を制御することができることになる。
Description
【０００１】
【産業上の利用分野】本発明は、プログラマブルコント
ローラに関する。
ローラに関する。
【０００２】
【従来の技術】従来のマルチＣＰＵシステムを用いたプ
ログラマブルコントローラではＩ／Ｏユニットをアクセ
スして出力する場合には、マスタＣＰＵユニットが各ス
レーブＣＰＵユニットより共有メモリ等を介して出力デ
ータを集め、その集めた出力データを一括して出力し、
またデータをＩ／Ｏユニットから入力する場合にも一括
して行い、共有メモリ等を介して各スレーブＣＰＵユニ
ットに入力データを分配する方法が用いられていた。
ログラマブルコントローラではＩ／Ｏユニットをアクセ
スして出力する場合には、マスタＣＰＵユニットが各ス
レーブＣＰＵユニットより共有メモリ等を介して出力デ
ータを集め、その集めた出力データを一括して出力し、
またデータをＩ／Ｏユニットから入力する場合にも一括
して行い、共有メモリ等を介して各スレーブＣＰＵユニ
ットに入力データを分配する方法が用いられていた。
【０００３】
【発明が解決しようとする課題】このような場合、スレ
ーブＣＰＵユニットは独立して、Ｉ／Ｏ制御を行なうこ
とが不可能なので、テスト・デバッグを行なう際にはマ
スタＣＰＵユニット、スレーブＣＰＵユニットの両方を
マザーボードに装着した状態で行なわなければならなか
った。
ーブＣＰＵユニットは独立して、Ｉ／Ｏ制御を行なうこ
とが不可能なので、テスト・デバッグを行なう際にはマ
スタＣＰＵユニット、スレーブＣＰＵユニットの両方を
マザーボードに装着した状態で行なわなければならなか
った。
【０００４】本発明は、上述の点に鑑みて為されたもの
で、その目的とするところはマスタＣＰＵユニット、ス
レーブＣＰＵユニットの区別をなくし、夫々のＣＰＵユ
ニットが独立してＩ／Ｏユニットをアクセスすることが
可能で、ＣＰＵユニット毎にテスト・デバッグが行なえ
るプログラマブルコントローラを提供するにある。
で、その目的とするところはマスタＣＰＵユニット、ス
レーブＣＰＵユニットの区別をなくし、夫々のＣＰＵユ
ニットが独立してＩ／Ｏユニットをアクセスすることが
可能で、ＣＰＵユニット毎にテスト・デバッグが行なえ
るプログラマブルコントローラを提供するにある。
【０００５】
【課題を解決するための手段】上述の目的を達成するた
めに、請求項１記載の発明は、電源ユニットと、複数の
ＣＰＵユニットと、Ｉ／Ｏユニットと、これらユニット
を装着するためのマザーボードと、複数のＣＰＵユニッ
トがＩ／Ｏユニットをアクセスする際の競合を調停する
バス調停手段と、各ＣＰＵユニットからランダムアクセ
スが可能で、複数のＣＰＵユニット間のデータの授受を
行なう共有メモリとを備え、各ＣＰＵユニットから当該
ＣＰＵユニットが制御対象とするＩ／Ｏユニットを設定
するパラメータを上記バス調停手段に書き込み、この書
き込まれたパラメータに基づいてバス調停手段が上記競
合を調停したものである。
めに、請求項１記載の発明は、電源ユニットと、複数の
ＣＰＵユニットと、Ｉ／Ｏユニットと、これらユニット
を装着するためのマザーボードと、複数のＣＰＵユニッ
トがＩ／Ｏユニットをアクセスする際の競合を調停する
バス調停手段と、各ＣＰＵユニットからランダムアクセ
スが可能で、複数のＣＰＵユニット間のデータの授受を
行なう共有メモリとを備え、各ＣＰＵユニットから当該
ＣＰＵユニットが制御対象とするＩ／Ｏユニットを設定
するパラメータを上記バス調停手段に書き込み、この書
き込まれたパラメータに基づいてバス調停手段が上記競
合を調停したものである。
【０００６】請求項２記載の発明は、請求項１記載の発
明において、ＣＰＵユニットが制御対象とするＩ／Ｏユ
ニットを各ＣＰＵユニットで重複可能としたものであ
る。請求項３記載の発明は、請求項２記載の発明におい
て、ＣＰＵユニットが制御対象とするＩ／Ｏユニットに
対応したプログラム言語で夫々のＣＰＵユニットのプロ
グラムを記述したものである。
明において、ＣＰＵユニットが制御対象とするＩ／Ｏユ
ニットを各ＣＰＵユニットで重複可能としたものであ
る。請求項３記載の発明は、請求項２記載の発明におい
て、ＣＰＵユニットが制御対象とするＩ／Ｏユニットに
対応したプログラム言語で夫々のＣＰＵユニットのプロ
グラムを記述したものである。
【０００７】
【作用】而して請求項１記載の発明によれば、電源ユニ
ットと、複数のＣＰＵユニットと、Ｉ／Ｏユニットと、
これらユニットを装着するためのマザーボードと、複数
のＣＰＵユニットがＩ／Ｏユニットをアクセスする際の
競合を調停するバス調停手段と、各ＣＰＵユニットから
ランダムアクセスが可能で、複数のＣＰＵユニット間の
データの授受を行なう共有メモリとを備え、各ＣＰＵユ
ニットから当該ＣＰＵユニットが制御対象とするＩ／Ｏ
ユニットを設定するパラメータを上記バス調停手段に書
き込み、この書き込まれたパラメータに基づいてバス調
停手段が上記競合を調停するので、各ＣＰＵユニットが
競合するなく予め設定されている制御対象のＩ／Ｏユニ
ットを制御することができ、そのため各ＣＰＵユニット
が独立して毎に独立してテスト・デバッグを行なうこと
ができる。
ットと、複数のＣＰＵユニットと、Ｉ／Ｏユニットと、
これらユニットを装着するためのマザーボードと、複数
のＣＰＵユニットがＩ／Ｏユニットをアクセスする際の
競合を調停するバス調停手段と、各ＣＰＵユニットから
ランダムアクセスが可能で、複数のＣＰＵユニット間の
データの授受を行なう共有メモリとを備え、各ＣＰＵユ
ニットから当該ＣＰＵユニットが制御対象とするＩ／Ｏ
ユニットを設定するパラメータを上記バス調停手段に書
き込み、この書き込まれたパラメータに基づいてバス調
停手段が上記競合を調停するので、各ＣＰＵユニットが
競合するなく予め設定されている制御対象のＩ／Ｏユニ
ットを制御することができ、そのため各ＣＰＵユニット
が独立して毎に独立してテスト・デバッグを行なうこと
ができる。
【０００８】特に請求項２記載の発明によれば、制御プ
ログラムをＩ／Ｏユニット単位で分割することが困難な
場合に、複数のＣＰＵユニットから制御することが可能
となる。また請求項３記載の発明によれば、Ｉ／Ｏユニ
ットの制御に適したプログラム言語を用いることがで
き、その結果プログラムが簡潔になり、またデバッグ効
果も向上し、プログラムの見通しが良くなる。
ログラムをＩ／Ｏユニット単位で分割することが困難な
場合に、複数のＣＰＵユニットから制御することが可能
となる。また請求項３記載の発明によれば、Ｉ／Ｏユニ
ットの制御に適したプログラム言語を用いることがで
き、その結果プログラムが簡潔になり、またデバッグ効
果も向上し、プログラムの見通しが良くなる。
【０００９】
【実施例】以下本発明を実施例により説明する。図１は
実施例の概略構成を示しており、この実施例では複数の
ＣＰＵユニット１1 …をローカルＩ／Ｏバス２1 …を介
して夫々バス調停回路部３に接続し、バス調停回路部３
にはＩ／Ｏバス４を介して複数のＩ／Ｏユニット５1 …
を接続している。バス調停回路部３は後述する調停制御
を行なうもので、内部には各ＣＰＵユニット１1 …が互
いに関係のあるデータを授受するためのランダムアクセ
ス可能な共有メモリ６を内蔵している。
実施例の概略構成を示しており、この実施例では複数の
ＣＰＵユニット１1 …をローカルＩ／Ｏバス２1 …を介
して夫々バス調停回路部３に接続し、バス調停回路部３
にはＩ／Ｏバス４を介して複数のＩ／Ｏユニット５1 …
を接続している。バス調停回路部３は後述する調停制御
を行なうもので、内部には各ＣＰＵユニット１1 …が互
いに関係のあるデータを授受するためのランダムアクセ
ス可能な共有メモリ６を内蔵している。
【００１０】バス調停回路部８は、バス選択機能やウェ
イトコントローラから成り、各ＣＰＵユニット１1…か
らＩ／Ｏユニット５1 …をアクセスすることを示すセレ
クト信号が出力されると、このセレクト信号の先着順位
を判定してローカルＩ／Ｏバス２1…をバス選択機能に
より選択し、競合時には後着のＣＰＵユニットに対して
ウェイトをかけ、また同着の場合には予め定めた優先順
位に従って、優先順位の低いＣＰＵユニットに対してウ
ェイトをかける。勿論最初から優先順位のみで競合を避
けるようにしても良い。
イトコントローラから成り、各ＣＰＵユニット１1…か
らＩ／Ｏユニット５1 …をアクセスすることを示すセレ
クト信号が出力されると、このセレクト信号の先着順位
を判定してローカルＩ／Ｏバス２1…をバス選択機能に
より選択し、競合時には後着のＣＰＵユニットに対して
ウェイトをかけ、また同着の場合には予め定めた優先順
位に従って、優先順位の低いＣＰＵユニットに対してウ
ェイトをかける。勿論最初から優先順位のみで競合を避
けるようにしても良い。
【００１１】図２（ａ）（ｂ）は本実施例の全体構成を
示しており、本実施例では上記のＣＰＵユニット１
1 …、Ｉ／Ｏユニット５1 …及び電源ユニット６の形
状、寸法をモジュール化して、マザーボード７上に電源
ユニット６、ＣＰＵユニット１1 …、Ｉ／Ｏユニット５
1 …の順で着脱自在に装着し、プログラマブルコントロ
ーラを構成している。
示しており、本実施例では上記のＣＰＵユニット１
1 …、Ｉ／Ｏユニット５1 …及び電源ユニット６の形
状、寸法をモジュール化して、マザーボード７上に電源
ユニット６、ＣＰＵユニット１1 …、Ｉ／Ｏユニット５
1 …の順で着脱自在に装着し、プログラマブルコントロ
ーラを構成している。
【００１２】而して、本発明プログラマブルコントロー
ラでは、予め夫々のＣＰＵユニット１1 …において、プ
ログラム、或いはシステムパラメータにより、当該ＣＰ
Ｕユニットが独占的にアクセスするＩ／Ｏユニット５1
…を決定しており、初期時に独占使用するＩ／Ｏユニッ
ト５1 …に対応するパラメータをバス調停回路部３に送
ってバス調停回路部３のレジスタ等の記憶部に書き込む
のである。
ラでは、予め夫々のＣＰＵユニット１1 …において、プ
ログラム、或いはシステムパラメータにより、当該ＣＰ
Ｕユニットが独占的にアクセスするＩ／Ｏユニット５1
…を決定しており、初期時に独占使用するＩ／Ｏユニッ
ト５1 …に対応するパラメータをバス調停回路部３に送
ってバス調停回路部３のレジスタ等の記憶部に書き込む
のである。
【００１３】ここで例えばＣＰＵユニット１1 がＩ／Ｏ
ユニット５1 、５2 を占有して使用し、ＣＰＵユニット
１2 がＩ／Ｏユニット５3 、５4 を占有して使用すると
すれば、ＣＰＵユニット１1 ではＩ／Ｏユニット５1 、
５2 を制御するプログラムのみを記述すれば良く、同様
にＣＰＵユニット１2 ではＩ／Ｏユニット５3 、５4 を
制御するプログラムのみを記述すれば良い。従ってそれ
ぞれのＣＰＵユニット１1 …のプログラム容量が小さく
なり、例えば一つのＣＰＵユニットで４つのＩ／Ｏユニ
ット５1 〜５4 を制御する場合のプログラム容量Ｘが図
４（ａ）であったのに対して、上記のように二つのＣＰ
Ｕユニット１1 、１2 で分けて制御する場合には図４
（ｂ）に示すように夫々のプログラム容量がＸ1 、Ｘ2
とＸの１／２となり、プログラムの１スキャンの実行時
間Ｔを図示するようにＴ’と短縮できるのである。
ユニット５1 、５2 を占有して使用し、ＣＰＵユニット
１2 がＩ／Ｏユニット５3 、５4 を占有して使用すると
すれば、ＣＰＵユニット１1 ではＩ／Ｏユニット５1 、
５2 を制御するプログラムのみを記述すれば良く、同様
にＣＰＵユニット１2 ではＩ／Ｏユニット５3 、５4 を
制御するプログラムのみを記述すれば良い。従ってそれ
ぞれのＣＰＵユニット１1 …のプログラム容量が小さく
なり、例えば一つのＣＰＵユニットで４つのＩ／Ｏユニ
ット５1 〜５4 を制御する場合のプログラム容量Ｘが図
４（ａ）であったのに対して、上記のように二つのＣＰ
Ｕユニット１1 、１2 で分けて制御する場合には図４
（ｂ）に示すように夫々のプログラム容量がＸ1 、Ｘ2
とＸの１／２となり、プログラムの１スキャンの実行時
間Ｔを図示するようにＴ’と短縮できるのである。
【００１４】而してＣＰＵユニット１1 …を起動する
と、この起動によりＣＰＵ存在フラグを、また各ＣＰＵ
ユニット１1 …のパラメータをバス調停回路部３のレジ
スタに書き込む初期設定を行なう。そして、バス調停回
路部３はＣＰＵユニット１1 …からＩ／Ｏユニット５1
…に対するアクセスのためのセレクト信号が出力される
と、競合する場合には調停を行なって優先するＣＰＵユ
ニット１1 …を決定して、その当該ＣＰＵユニットが対
応するＩ／Ｏユニット５1 …に対する制御が可能なよう
にローカルＩ／Ｏバス２1 …を選択する。また競合しな
い場合には、アクセスをかけたＣＰＵユニット１1 …が
対応するＩ／Ｏユニット５1 …に対する制御が可能なよ
うにローカルＩ／Ｏバス２1 …を選択する。
と、この起動によりＣＰＵ存在フラグを、また各ＣＰＵ
ユニット１1 …のパラメータをバス調停回路部３のレジ
スタに書き込む初期設定を行なう。そして、バス調停回
路部３はＣＰＵユニット１1 …からＩ／Ｏユニット５1
…に対するアクセスのためのセレクト信号が出力される
と、競合する場合には調停を行なって優先するＣＰＵユ
ニット１1 …を決定して、その当該ＣＰＵユニットが対
応するＩ／Ｏユニット５1 …に対する制御が可能なよう
にローカルＩ／Ｏバス２1 …を選択する。また競合しな
い場合には、アクセスをかけたＣＰＵユニット１1 …が
対応するＩ／Ｏユニット５1 …に対する制御が可能なよ
うにローカルＩ／Ｏバス２1 …を選択する。
【００１５】このようにして個々のＣＰＵユニットは他
のＣＰＵユニットの存在の有無に関わらず、単独で対応
するＩ／Ｏユニットの制御が行なえるのである。ところ
で上記実施例ではＩ／Ｏユニット５1 …は使用制御対象
のＣＰＵユニット１1 …が重複しないように独占使用す
る形となっていたが、制御プログラムがＩ／Ｏユニット
単位で分割することが困難な場合に対応して、複数のＣ
ＰＵユニット１1 …から制御できるようにしても良い。
例えばＩ／Ｏユニット５1 、５2 、５5 をＣＰＵユニッ
ト１1 で制御するように設定し、またＩ／Ｏユニット５
3 、５4 、５5 をＣＰＵユニット１2 で制御するように
設定すれば、Ｉ／Ｏユニット５5 に対しては両ＣＰＵユ
ニット１1 、１2 の双方から制御することが可能となる
のである。
のＣＰＵユニットの存在の有無に関わらず、単独で対応
するＩ／Ｏユニットの制御が行なえるのである。ところ
で上記実施例ではＩ／Ｏユニット５1 …は使用制御対象
のＣＰＵユニット１1 …が重複しないように独占使用す
る形となっていたが、制御プログラムがＩ／Ｏユニット
単位で分割することが困難な場合に対応して、複数のＣ
ＰＵユニット１1 …から制御できるようにしても良い。
例えばＩ／Ｏユニット５1 、５2 、５5 をＣＰＵユニッ
ト１1 で制御するように設定し、またＩ／Ｏユニット５
3 、５4 、５5 をＣＰＵユニット１2 で制御するように
設定すれば、Ｉ／Ｏユニット５5 に対しては両ＣＰＵユ
ニット１1 、１2 の双方から制御することが可能となる
のである。
【００１６】ところで、Ｉ／Ｏユニット５1 …は夫々に
おいて特徴ある機能を備えており、従って夫々の機能に
適したプログラム言語がある。例えばＩ／Ｏユニット５
1 、５2 がデジタルＩ／Ｏユニットからなり、Ｉ／Ｏユ
ニット５3 、５4 が通信制御用Ｉ／Ｏユニットからなる
場合には、夫々を占有制御するＣＰＵユニット１1 、１
2 のプログラムを夫々のＩ／Ｏユニット５1 …に対応し
た言語で記述すれば良い。
おいて特徴ある機能を備えており、従って夫々の機能に
適したプログラム言語がある。例えばＩ／Ｏユニット５
1 、５2 がデジタルＩ／Ｏユニットからなり、Ｉ／Ｏユ
ニット５3 、５4 が通信制御用Ｉ／Ｏユニットからなる
場合には、夫々を占有制御するＣＰＵユニット１1 、１
2 のプログラムを夫々のＩ／Ｏユニット５1 …に対応し
た言語で記述すれば良い。
【００１７】つまりＣＰＵユニット１1 ではＩ／Ｏ制御
に適したラダー言語でプログラムを記述し、ＣＰＵユニ
ット１2 ではデータ処理、文字列処理等に適したＢａｓ
ｉｃ言語でプログラムを記述すれば良いのである。尚夫
々のＣＰＵユニット１1 …間で必要なデータはバス調停
回路部３内の共有メモリ６を介して授受することができ
る。
に適したラダー言語でプログラムを記述し、ＣＰＵユニ
ット１2 ではデータ処理、文字列処理等に適したＢａｓ
ｉｃ言語でプログラムを記述すれば良いのである。尚夫
々のＣＰＵユニット１1 …間で必要なデータはバス調停
回路部３内の共有メモリ６を介して授受することができ
る。
【００１８】このようにＩ／Ｏユニット５1 …の制御に
適したプログラム言語を用いることにより、プログラム
が簡潔になり、またデバッグ効果も向上し、プログラム
の見通しが良くなる。
適したプログラム言語を用いることにより、プログラム
が簡潔になり、またデバッグ効果も向上し、プログラム
の見通しが良くなる。
【００１９】
【発明の効果】請求項１記載の発明は、電源ユニット
と、複数のＣＰＵユニットと、Ｉ／Ｏユニットと、これ
らユニットを装着するためのマザーボードと、複数のＣ
ＰＵユニットがＩ／Ｏユニットをアクセスする際の競合
を調停するバス調停手段と、各ＣＰＵユニットからラン
ダムアクセスが可能で、複数のＣＰＵユニット間のデー
タの授受を行なう共有メモリとを備え、各ＣＰＵユニッ
トから当該ＣＰＵユニットが制御対象とするＩ／Ｏユニ
ットを設定するパラメータを上記バス調停手段に書き込
み、この書き込まれたパラメータに基づいてバス調停手
段が上記競合を調停するので、各ＣＰＵユニットが予め
設定してある使用制御対象のＩ／Ｏユニットに対する制
御が競合するなく行なえ、そのため各ＣＰＵユニット毎
に独立してテスト・デバッグを行なうことができ、その
結果効率のよいプログラムのデバッグ調整が行なえると
いう効果がある。
と、複数のＣＰＵユニットと、Ｉ／Ｏユニットと、これ
らユニットを装着するためのマザーボードと、複数のＣ
ＰＵユニットがＩ／Ｏユニットをアクセスする際の競合
を調停するバス調停手段と、各ＣＰＵユニットからラン
ダムアクセスが可能で、複数のＣＰＵユニット間のデー
タの授受を行なう共有メモリとを備え、各ＣＰＵユニッ
トから当該ＣＰＵユニットが制御対象とするＩ／Ｏユニ
ットを設定するパラメータを上記バス調停手段に書き込
み、この書き込まれたパラメータに基づいてバス調停手
段が上記競合を調停するので、各ＣＰＵユニットが予め
設定してある使用制御対象のＩ／Ｏユニットに対する制
御が競合するなく行なえ、そのため各ＣＰＵユニット毎
に独立してテスト・デバッグを行なうことができ、その
結果効率のよいプログラムのデバッグ調整が行なえると
いう効果がある。
【００２０】特に請求項２記載の発明は、制御プログラ
ムをＩ／Ｏユニット単位で分割することが困難な場合に
対応して、複数のＣＰＵユニットから制御することが可
能となるという効果がある。また請求項３記載の発明
は、Ｉ／Ｏユニットの制御に適したプログラム言語を用
いることができ、その結果プログラムが簡潔になり、ま
たデバッグ効果も向上し、プログラムの見通しが良くな
るという効果がある。
ムをＩ／Ｏユニット単位で分割することが困難な場合に
対応して、複数のＣＰＵユニットから制御することが可
能となるという効果がある。また請求項３記載の発明
は、Ｉ／Ｏユニットの制御に適したプログラム言語を用
いることができ、その結果プログラムが簡潔になり、ま
たデバッグ効果も向上し、プログラムの見通しが良くな
るという効果がある。
【図１】本発明の一実施例の基本構成図である。
【図２】（ａ）は本発明の一実施例のマザーボードに実
装した状態を示す概略上面図である。（ｂ）は本発明の
一実施例のマザーボードに実装した状態を示す概略正面
図である。
装した状態を示す概略上面図である。（ｂ）は本発明の
一実施例のマザーボードに実装した状態を示す概略正面
図である。
【図３】（ａ）は本発明の一実施例に対応する比較例の
プログラム容量の説明図である。（ｂ）は本発明の一実
施例のプログラム容量の説明図である。
プログラム容量の説明図である。（ｂ）は本発明の一実
施例のプログラム容量の説明図である。
１1 … ＣＰＵユニット ２1 … ローカルＩ／Ｏバス ３ バス調停回路部 ４ Ｉ／Ｏバス ５1 … Ｉ／Ｏユニット ６ 共有メモリ
Claims (3)
- 【請求項１】電源ユニットと、複数のＣＰＵユニット
と、Ｉ／Ｏユニットと、これらユニットを装着するため
のマザーボードと、複数のＣＰＵユニットがＩ／Ｏユニ
ットをアクセスする際の競合を調停するバス調停手段
と、各ＣＰＵユニットからランダムアクセスが可能で、
複数のＣＰＵユニット間のデータの授受を行なう共有メ
モリとを備え、各ＣＰＵユニットから当該ＣＰＵユニッ
トが制御対象とするＩ／Ｏユニットを設定するパラメー
タを上記バス調停手段に書き込み、この書き込まれたパ
ラメータに基づいて上記バス調停手段が上記競合を調停
することを特徴とするプログラマブルコントローラ。 - 【請求項２】ＣＰＵユニットが制御対象とするＩ／Ｏユ
ニットを各ＣＰＵユニットで重複可能としたことを特徴
とする請求項１記載のプログラマブルコントローラ。 - 【請求項３】ＣＰＵユニットが制御対象とするＩ／Ｏユ
ニットに対応したプログラム言語で夫々のＣＰＵユニッ
トのプログラムを記述したことを特徴とする請求項１記
載のプログラマブルコントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34049791A JPH05173985A (ja) | 1991-12-24 | 1991-12-24 | プログラマブルコントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34049791A JPH05173985A (ja) | 1991-12-24 | 1991-12-24 | プログラマブルコントローラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05173985A true JPH05173985A (ja) | 1993-07-13 |
Family
ID=18337537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34049791A Withdrawn JPH05173985A (ja) | 1991-12-24 | 1991-12-24 | プログラマブルコントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05173985A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1850196A1 (en) | 2006-04-28 | 2007-10-31 | Omron Corporation | Programmable controller with communication unit capable of responding in real time to request of I/O data |
| WO2010109729A1 (ja) * | 2009-03-25 | 2010-09-30 | 三菱電機株式会社 | パラメータ設定装置 |
| JP2010250435A (ja) * | 2009-04-13 | 2010-11-04 | Mitsubishi Electric Corp | プラント監視制御システム |
| JP2011210025A (ja) * | 2010-03-30 | 2011-10-20 | Yokogawa Electric Corp | モジュール制御装置 |
| JP2012168635A (ja) * | 2011-02-10 | 2012-09-06 | Toshiba Corp | 二重化制御装置 |
| JP5116906B1 (ja) * | 2012-04-04 | 2013-01-09 | 三菱電機株式会社 | Ｐｌｃ設計装置 |
| JP2015504187A (ja) * | 2012-01-30 | 2015-02-05 | 株式会社日立製作所 | ストレージ装置 |
| WO2015162792A1 (ja) * | 2014-04-25 | 2015-10-29 | 三菱電機株式会社 | 機能ユニット、アナログ入力ユニット、プログラマブルコントローラシステム |
| JP2016035700A (ja) * | 2014-08-04 | 2016-03-17 | 東芝三菱電機産業システム株式会社 | プログラマブルロジックコントローラ |
| KR20160089604A (ko) * | 2015-01-19 | 2016-07-28 | 엘에스산전 주식회사 | 멀티 cpu 모듈을 갖는 plc 시스템의 제어 장치 |
| WO2019073565A1 (ja) * | 2017-10-12 | 2019-04-18 | 三菱電機株式会社 | 分散制御システム |
-
1991
- 1991-12-24 JP JP34049791A patent/JPH05173985A/ja not_active Withdrawn
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1850196A1 (en) | 2006-04-28 | 2007-10-31 | Omron Corporation | Programmable controller with communication unit capable of responding in real time to request of I/O data |
| JP5111658B2 (ja) * | 2009-03-25 | 2013-01-09 | 三菱電機株式会社 | パラメータ設定装置 |
| WO2010109729A1 (ja) * | 2009-03-25 | 2010-09-30 | 三菱電機株式会社 | パラメータ設定装置 |
| CN102365594A (zh) * | 2009-03-25 | 2012-02-29 | 三菱电机株式会社 | 参数设定装置 |
| JP2010250435A (ja) * | 2009-04-13 | 2010-11-04 | Mitsubishi Electric Corp | プラント監視制御システム |
| JP2011210025A (ja) * | 2010-03-30 | 2011-10-20 | Yokogawa Electric Corp | モジュール制御装置 |
| JP2012168635A (ja) * | 2011-02-10 | 2012-09-06 | Toshiba Corp | 二重化制御装置 |
| JP2015504187A (ja) * | 2012-01-30 | 2015-02-05 | 株式会社日立製作所 | ストレージ装置 |
| WO2013150618A1 (ja) * | 2012-04-04 | 2013-10-10 | 三菱電機株式会社 | Ｐｌｃ設計装置 |
| KR101372197B1 (ko) * | 2012-04-04 | 2014-03-07 | 미쓰비시덴키 가부시키가이샤 | Ｐｌｃ 설계 장치 |
| JP5116906B1 (ja) * | 2012-04-04 | 2013-01-09 | 三菱電機株式会社 | Ｐｌｃ設計装置 |
| WO2015162792A1 (ja) * | 2014-04-25 | 2015-10-29 | 三菱電機株式会社 | 機能ユニット、アナログ入力ユニット、プログラマブルコントローラシステム |
| JP5844013B1 (ja) * | 2014-04-25 | 2016-01-13 | 三菱電機株式会社 | 機能ユニット、アナログ入力ユニット、プログラマブルコントローラシステム |
| KR20160014104A (ko) * | 2014-04-25 | 2016-02-05 | 미쓰비시덴키 가부시키가이샤 | 기능 유닛, 아날로그 입력 유닛, 프로그래머블 컨트롤러 시스템 |
| CN105393179A (zh) * | 2014-04-25 | 2016-03-09 | 三菱电机株式会社 | 功能单元、模拟输入单元、可编程控制器系统 |
| US10088812B2 (en) | 2014-04-25 | 2018-10-02 | Mitsubishi Electric Corporation | Function unit, analog input unit, and programmable controller system |
| JP2016035700A (ja) * | 2014-08-04 | 2016-03-17 | 東芝三菱電機産業システム株式会社 | プログラマブルロジックコントローラ |
| KR20160089604A (ko) * | 2015-01-19 | 2016-07-28 | 엘에스산전 주식회사 | 멀티 cpu 모듈을 갖는 plc 시스템의 제어 장치 |
| WO2019073565A1 (ja) * | 2017-10-12 | 2019-04-18 | 三菱電機株式会社 | 分散制御システム |
| JPWO2019073565A1 (ja) * | 2017-10-12 | 2020-04-02 | 三菱電機株式会社 | 分散制御システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4698753A (en) | Multiprocessor interface device | |
| US4028675A (en) | Method and apparatus for refreshing semiconductor memories in multi-port and multi-module memory system | |
| EP0450233B1 (en) | Bus access for digital computer system | |
| EP0184657A2 (en) | Multicomputer digital processing system | |
| US5420985A (en) | Bus arbiter system and method utilizing hardware and software which is capable of operation in distributed mode or central mode | |
| JPH0666821B2 (ja) | デ−タ通信コントロ−ラ | |
| EP0355463A2 (en) | Timer channel with multiple timer reference features | |
| US5305442A (en) | Generalized hierarchical architecture for bus adapters | |
| KR970001902B1 (ko) | 프로그램 가능한 제어기 | |
| US5123106A (en) | Multiprocessor system with shared memory includes primary processor which selectively accesses primary local memory and common memories without using arbiter | |
| US5627968A (en) | Data transfer apparatus which allows data to be transferred between data devices without accessing a shared memory | |
| JPH05173986A (ja) | プログラマブルコントローラ | |
| JP2507071B2 (ja) | バスロック制御方式 | |
| US5799160A (en) | Circuit and method for controlling bus arbitration | |
| JP2852074B2 (ja) | 情報処理装置における制御ボード内部設定のセットアップ回路 | |
| JPS59229662A (ja) | 共有メモリ制御回路 | |
| CA1299295C (en) | Dma access arbitration device in which cpu can arbitrate on behalfof attachment having no arbiter | |
| JPH02178753A (ja) | システムバスのエクステンダ | |
| JP2593935B2 (ja) | ダイレクトメモリアクセス装置 | |
| JPH08249289A (ja) | メモリ制御装置およびその制御方法 | |
| JP2000250852A (ja) | バス調停装置、バスシステムおよびバス調停方法 | |
| JPS5917039Y2 (ja) | Ｒｏｍチエツカ− | |
| JPH02178752A (ja) | システムバスのエクステンダ | |
| JPH04333962A (ja) | メモリ制御方式 | |
| JPS61234447A (ja) | バス獲得制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990311 |