JPH05175089A - ウェーハｉｄマーク構造及びその製法 - Google Patents
ウェーハｉｄマーク構造及びその製法Info
- Publication number
- JPH05175089A JPH05175089A JP3344364A JP34436491A JPH05175089A JP H05175089 A JPH05175089 A JP H05175089A JP 3344364 A JP3344364 A JP 3344364A JP 34436491 A JP34436491 A JP 34436491A JP H05175089 A JPH05175089 A JP H05175089A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- pad
- wiring
- groove
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W46/00—Marks applied to devices, e.g. for alignment or identification
- H10W46/101—Marks applied to devices, e.g. for alignment or identification characterised by the type of information, e.g. logos or symbols
- H10W46/106—Marks applied to devices, e.g. for alignment or identification characterised by the type of information, e.g. logos or symbols digital information, e.g. bar codes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W46/00—Marks applied to devices, e.g. for alignment or identification
- H10W46/201—Marks applied to devices, e.g. for alignment or identification located on the periphery of wafers, e.g. orientation notches or lot numbers
Landscapes
- Dicing (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】 ウェーハのダミーチップ２を利用し、バッド
４ａ，４ｂとウェーハＩＤ番号に対応する溝または溝設
置予定場所をまたぐ配線５を設ける。 【効果】 ダミーチップのバッドを有効チップのバッド
と同じ配置とすることで、既存のプローブカード及びテ
スターで、特性チェックと同時にウェーハＩＤ番号を容
易に読み取ることが出来、ウェーハの特性値とウェーハ
ＩＤ番号の対応と瞬時にとり、データ分析が容易とな
る。
４ａ，４ｂとウェーハＩＤ番号に対応する溝または溝設
置予定場所をまたぐ配線５を設ける。 【効果】 ダミーチップのバッドを有効チップのバッド
と同じ配置とすることで、既存のプローブカード及びテ
スターで、特性チェックと同時にウェーハＩＤ番号を容
易に読み取ることが出来、ウェーハの特性値とウェーハ
ＩＤ番号の対応と瞬時にとり、データ分析が容易とな
る。
Description
【０００１】
【産業上の利用分野】この発明は半導体集積装置に関
し、特に拡散工程におけるウェーハＩＤマークのつけ方
に関する。
し、特に拡散工程におけるウェーハＩＤマークのつけ方
に関する。
【０００２】
【従来の技術】従来、この種のウェーハＩＤのつけ方
は、図４に示すように、ウェーハ１の端にレーザーマー
キングによりたとえば英文字，数字等目視で読める文字
をマーキングしたり、図４に示すように、バーコード７
をマーキングしたりしていた。
は、図４に示すように、ウェーハ１の端にレーザーマー
キングによりたとえば英文字，数字等目視で読める文字
をマーキングしたり、図４に示すように、バーコード７
をマーキングしたりしていた。
【０００３】
【発明が解決しようとする課題】ところで、上記の従来
のウェーハＩＤマークは、完成したＩＣの電気的特性チ
ェック結果とＩＤ番号との対応をとるには、ウェーハＩ
Ｄマークが英数字では、目視でウェーハＩＤ番号をチェ
ックしたり、テスターにバーコード読み取り装置を付加
しなければならないという欠点があった。
のウェーハＩＤマークは、完成したＩＣの電気的特性チ
ェック結果とＩＤ番号との対応をとるには、ウェーハＩ
Ｄマークが英数字では、目視でウェーハＩＤ番号をチェ
ックしたり、テスターにバーコード読み取り装置を付加
しなければならないという欠点があった。
【０００４】
【課題を解決するための手段】そこで、この発明のウェ
ーハＩＤマーク構造は、ウェーハに設けたダミーチップ
上のビット構成された溝設置予定場所と、前記溝設置予
定場所に設けられ、ウェーハＩＤ番号に対応した溝と、
前記溝設置予定場所をまたいでそれぞれに薄膜形成した
配線と、前記配線の一端にそれぞれ設けたバッドと、他
端にそれぞれもしくは共通に設けたバッドとでなり、前
記配線は溝部における段差にもとづく断線もしくは断線
容易となっていることを特徴とする。
ーハＩＤマーク構造は、ウェーハに設けたダミーチップ
上のビット構成された溝設置予定場所と、前記溝設置予
定場所に設けられ、ウェーハＩＤ番号に対応した溝と、
前記溝設置予定場所をまたいでそれぞれに薄膜形成した
配線と、前記配線の一端にそれぞれ設けたバッドと、他
端にそれぞれもしくは共通に設けたバッドとでなり、前
記配線は溝部における段差にもとづく断線もしくは断線
容易となっていることを特徴とする。
【０００５】また、前記配線の一端側及び他端側のバッ
ドの位置を有効チップのバッドの位置と同じ配置とする
こともできる。
ドの位置を有効チップのバッドの位置と同じ配置とする
こともできる。
【０００６】上記のウェーハＩＤマークの製法として
は、ウェーハ内のダミーチップ部の所定場所にビット構
成された溝設置予定場所をウェーハＩＤ番号に対応して
選択して、レーザーにより溝を刻む工程と、一端にそれ
ぞれバッドを有し他端にそれぞれもしくは共通にバッド
を有する配線を前記溝設置予定場所をまたいで薄膜形成
する工事が、有効チップの配線と同時に行われる工程と
を有することを特徴とする。
は、ウェーハ内のダミーチップ部の所定場所にビット構
成された溝設置予定場所をウェーハＩＤ番号に対応して
選択して、レーザーにより溝を刻む工程と、一端にそれ
ぞれバッドを有し他端にそれぞれもしくは共通にバッド
を有する配線を前記溝設置予定場所をまたいで薄膜形成
する工事が、有効チップの配線と同時に行われる工程と
を有することを特徴とする。
【０００７】
【作用】上記のウェーハＩＤマーク構造によると、ダミ
ーチップのボンディングバッドを利用して電気的に断線
の有無を確認することで、溝の有無を確認できる。な
お、溝において配線が当初完全に断線していない場合で
も断線容易となっているので、電気測定時の通電で自然
に、または測定前に切断のための通電をすることにより
断線して、電気的に溝の有無を確認できる。
ーチップのボンディングバッドを利用して電気的に断線
の有無を確認することで、溝の有無を確認できる。な
お、溝において配線が当初完全に断線していない場合で
も断線容易となっているので、電気測定時の通電で自然
に、または測定前に切断のための通電をすることにより
断線して、電気的に溝の有無を確認できる。
【０００８】またダミーチップのバッド位置を有効チッ
プのバッドの位置と同じ配置にしておけば、有効チップ
の電気的特性検査を行うとき、同じプローブカードでチ
ェックすることができるのでＩＤ番号と特性検査結果と
を電気的に同じ工程、同じ設備でとり込むことができ
る。
プのバッドの位置と同じ配置にしておけば、有効チップ
の電気的特性検査を行うとき、同じプローブカードでチ
ェックすることができるのでＩＤ番号と特性検査結果と
を電気的に同じ工程、同じ設備でとり込むことができ
る。
【０００９】上記の製造方法によれば、溝の有無でビッ
ト構成されたウェーハＩＤはレーザーにより刻むもので
あるので材料ウェーハ投入時に刻めば製造工程中は従来
同様、目視（また拡大目視）にて確認できるとともに、
有効チップが配線された以後の工程においては、電気的
にウェーハＩＤ番号を確認できる。
ト構成されたウェーハＩＤはレーザーにより刻むもので
あるので材料ウェーハ投入時に刻めば製造工程中は従来
同様、目視（また拡大目視）にて確認できるとともに、
有効チップが配線された以後の工程においては、電気的
にウェーハＩＤ番号を確認できる。
【００１０】しかも、ダミーチップの配線は、ＩＤ番号
の異なるウェーハに対して、同じものであるから特別手
間も要しない。
の異なるウェーハに対して、同じものであるから特別手
間も要しない。
【００１１】
【実施例】以下、この発明について図面を参照して説明
する。
する。
【００１２】図１は本発明の実施例のウェーハ１であ
り、２はダミーチップ，３は有効チップである。図２
は、本発明のウェーハＩＤマークの一実施例であり、２
はダミーチップ，３は有効チップ，４ａは一方のパッ
ド，４ｂは他方のバッド，４ｃは有効チップ３のバッ
ド，５は配線，６ａは溝設置予定場所，６ｂは溝であ
る。
り、２はダミーチップ，３は有効チップである。図２
は、本発明のウェーハＩＤマークの一実施例であり、２
はダミーチップ，３は有効チップ，４ａは一方のパッ
ド，４ｂは他方のバッド，４ｃは有効チップ３のバッ
ド，５は配線，６ａは溝設置予定場所，６ｂは溝であ
る。
【００１３】次に、ダミーチップ２に書き込んだウェー
ハＩＤマークに付いて、製法をともなって説明する。
ハＩＤマークに付いて、製法をともなって説明する。
【００１４】材料ウェーハ投入時、あるいは、最初のパ
ターン形成後、ダミーチップ２の所定の部分の溝設置予
定場所６ａ，６ａのウェーハＩＤ番号に対応した所に、
レーザーにて溝６ｂ，６ｂを設ける。
ターン形成後、ダミーチップ２の所定の部分の溝設置予
定場所６ａ，６ａのウェーハＩＤ番号に対応した所に、
レーザーにて溝６ｂ，６ｂを設ける。
【００１５】有効チップ３の形成のための工事を進め、
有効チップ３の配線工事または電極形成と同時に、ダミ
ーチップ２も配線工事を行う。
有効チップ３の配線工事または電極形成と同時に、ダミ
ーチップ２も配線工事を行う。
【００１６】配線５はそれぞれ、溝配置予定溝場所６ａ
をまたぎ、一端にそれぞれ、バッド４ａを有し、他端に
は共通にバッド４ｂを有している。
をまたぎ、一端にそれぞれ、バッド４ａを有し、他端に
は共通にバッド４ｂを有している。
【００１７】上記のような配線を薄膜形成すれば、溝６
ｂをまたぐ配線５は断線し（もしくは断線容易にな
り）、溝のない所の配線５はつながっている。
ｂをまたぐ配線５は断線し（もしくは断線容易にな
り）、溝のない所の配線５はつながっている。
【００１８】したがって、一端側のバッド４ａと他端側
バッド４ｂとの間を電気的に測定すれば、溝６ｂの有無
を確認することができる。
バッド４ｂとの間を電気的に測定すれば、溝６ｂの有無
を確認することができる。
【００１９】さらに、本実施例においては、ダミーチッ
プ２のバッド４ａ，４ｂの配置を、有無チップ３のバッ
ド４ｃの配置と同じにしたので、有効チップ３の電気的
特性検査を行う工程において、同じプローブカード等、
同じ設備で同時に、ＩＤ番号と対応した特性データを取
り込むことができる。
プ２のバッド４ａ，４ｂの配置を、有無チップ３のバッ
ド４ｃの配置と同じにしたので、有効チップ３の電気的
特性検査を行う工程において、同じプローブカード等、
同じ設備で同時に、ＩＤ番号と対応した特性データを取
り込むことができる。
【００２０】なお、当初溝６ｂをまたぐ配線が完全に断
線していなくても、溝のため段差にもとづく断線容易な
構造となっているので、測定前に通電して容易に断線と
することができる。
線していなくても、溝のため段差にもとづく断線容易な
構造となっているので、測定前に通電して容易に断線と
することができる。
【００２１】
【発明の効果】以上説明したように、この発明によれ
ば、有効チップの特性検査時、容易にテスターでウェー
ハＩＤ番号を読み取ることができるため、ウェーハの特
性データとウェーハＩＤの対応が瞬時にとれ、かつ分析
が容易にできるという効果がある。
ば、有効チップの特性検査時、容易にテスターでウェー
ハＩＤ番号を読み取ることができるため、ウェーハの特
性データとウェーハＩＤの対応が瞬時にとれ、かつ分析
が容易にできるという効果がある。
【図１】 この発明のウェーハＩＤマークをつけたウェ
ーハの平面図である。
ーハの平面図である。
【図２】 この発明のウェーハＩＤマークをつけたチッ
プの平面図である。
プの平面図である。
【図３】 従来のウェーハＩＤマークをつけたウェーハ
の平面図である。
の平面図である。
【図４】 従来の他のウェーハＩＤマークをつけたウェ
ーハの平面図である。
ーハの平面図である。
１ ウェーハ ２ ダミーチップ ３ 有効チップ ４ａ，４ｂ，４ｃ バッド ５ 配線 ６ａ 溝設置予定場所 ６ｂ 溝
Claims (3)
- 【請求項１】ウェーハに設けたダミーチップ上のビット
構成された溝設置予定場所と、 前記溝設置予定場所に設けられ、ウェーハＩＤ番号に対
応した溝と、 前記溝設置予定場所をまたいでそれぞれに薄膜形成した
配線と、 前記配線の一端にそれぞれ設けたパッドと、他端にそれ
ぞれもしくは共通に設けたバッドとでなり、 前記配線は溝部における段差にもとづく断線もしくは断
線容易となっていることを特徴とするウェーハＩＤマー
クの構造。 - 【請求項２】前記一端側バッド及び他端側バッドのダミ
ーチップ上の配置を、有効チップのバッドの配置に合わ
せたことを特徴とする請求項１のウェーハＩＤマークの
構造。 - 【請求項３】ウェーハ内のダミーチップ部の所定場所に
ビット構成された溝設置場所をウェーハＩＤ番号に対応
して選択してレーザーにより溝を刻む工程と、 一端にそれぞれバッドを有し、他端にそれぞれもしくは
共通にバッドを有する配線を前記溝設置予定場所をまた
いで薄膜形成する工事が、有効チップの配線もしくは電
極形成と同時に行われる工程とを有することを特徴とす
るウェーハＩＤマークの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3344364A JPH05175089A (ja) | 1991-12-26 | 1991-12-26 | ウェーハｉｄマーク構造及びその製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3344364A JPH05175089A (ja) | 1991-12-26 | 1991-12-26 | ウェーハｉｄマーク構造及びその製法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05175089A true JPH05175089A (ja) | 1993-07-13 |
Family
ID=18368668
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3344364A Pending JPH05175089A (ja) | 1991-12-26 | 1991-12-26 | ウェーハｉｄマーク構造及びその製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05175089A (ja) |
-
1991
- 1991-12-26 JP JP3344364A patent/JPH05175089A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6531709B1 (en) | Semiconductor wafer and fabrication method of a semiconductor chip | |
| EP0178227A2 (en) | Integrated circuit semiconductor device formed on a wafer | |
| JPH10116866A (ja) | 半導体装置及び、この半導体装置とプローブカードとの位置決め方法 | |
| JP2001215256A (ja) | プリント回路基板によるチップテスト装置 | |
| JPH05175089A (ja) | ウェーハｉｄマーク構造及びその製法 | |
| CN1233841A (zh) | 测试在一个晶片上的多个存储器芯片的装置 | |
| JP2009122087A (ja) | プローブカード及びプローブシステム並びに電子デバイスの位置合わせ方法 | |
| JPS6171691A (ja) | 分割用プリント基板の分割溝配設もれ検出方法 | |
| JP4632659B2 (ja) | 半導体装置の製造方法 | |
| JPH0845800A (ja) | 半導体ウエハおよびその識別方法 | |
| JP4830402B2 (ja) | 半導体装置の製造方法 | |
| KR100531956B1 (ko) | 메모리에서 각 층별 특성을 파악할 수 있는 다층 패드 | |
| JPS61131549A (ja) | 半導体回路パツケ−ジ | |
| JP4060973B2 (ja) | Ｌｃｄコントローラｉｃ | |
| JPH08124978A (ja) | プローバ装置 | |
| JPS6365635A (ja) | フイルムキヤリアテ−プ搭載集積回路 | |
| JPH10339943A (ja) | 半導体装置の製造方法 | |
| JPH04171709A (ja) | 半導体装置 | |
| JPS61263116A (ja) | 半導体装置 | |
| JP2001358144A (ja) | 半導体装置およびその製造方法 | |
| JPH04286140A (ja) | 半導体装置の製造方法 | |
| JPS63288009A (ja) | ウエハとウエハ処理工程管理方法 | |
| JPH0193139A (ja) | 半導体装置 | |
| JPH0582702A (ja) | 半導体パツケージ | |
| JPH02299216A (ja) | 半導体装置 |